CN109561569B - 印刷布线板 - Google Patents

印刷布线板 Download PDF

Info

Publication number
CN109561569B
CN109561569B CN201811119032.8A CN201811119032A CN109561569B CN 109561569 B CN109561569 B CN 109561569B CN 201811119032 A CN201811119032 A CN 201811119032A CN 109561569 B CN109561569 B CN 109561569B
Authority
CN
China
Prior art keywords
layer
conductor
build
resin insulation
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811119032.8A
Other languages
English (en)
Other versions
CN109561569A (zh
Inventor
坂本一
泽田曜志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN109561569A publication Critical patent/CN109561569A/zh
Application granted granted Critical
Publication of CN109561569B publication Critical patent/CN109561569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种印刷布线板，其提供一种连接可靠性高的印刷布线板。实施方式的印刷布线板具有第1增层(50F)、形成在第1增层(50F)上的第2增层(60)、以及形成在第2增层(60)上的第3增层(70)。并且，形成于第1增层(50F)的第1通路导体(156F)的直径(c1)大于形成于第2增层(60)的第2通路导体(56)的直径(c2)，形成于第2增层(60)的第2通路导体(56)的直径(c2)大于形成于第3增层(70)的第3通路导体(376F)的直径(c3)。

Description

印刷布线板
技术领域
本发明涉及具有第1增层、第2增层和第3增层的印刷布线板。
背景技术
专利文献1中公开了一种布线基板，该布线基板含有基础布线基板和形成在基础布线基板上的再布线部。
现有技术文献
专利文献
专利文献1：日本特开2014-154800号公报
发明内容
专利文献1的课题
专利文献1的布线基板由基础布线基板和基础布线基板上的再布线部形成。并且，形成于基础布线基板的导通孔VH1、VH2、VH3的直径为20μm～60μm，形成于再布线部的导通孔VH4、VH5、VH6的直径为10μm～20μm。在专利文献1的布线基板中，基础布线基板与再布线部直接连接。因此认为，专利文献1的布线基板在受到热冲击等冲击时，应力集中在基础布线基板与再布线部的界面处。专利文献1中，基础布线基板内的导通孔的直径与再布线部内的导通孔的直径大不相同。因此，形成于再布线部的导通孔与基础布线基板间的连接可靠性预计会降低。
用于解决课题的手段
本发明的印刷布线板含有第1增层、第2增层以及第3增层，该第1增层具有第1树脂绝缘层、上述第1树脂绝缘层上的第1导体层、以及贯穿上述第1树脂绝缘层且与上述第1导体层连接的第1通路导体，该第2增层具有形成在上述第1增层上的第2树脂绝缘层、上述第2树脂绝缘层上的第2导体层、以及贯穿上述第2树脂绝缘层且与上述第2导体层连接的第2通路导体，该第3增层具有形成在上述第2增层上的第3树脂绝缘层、上述第3树脂绝缘层上的第3导体层、以及贯穿上述第3树脂绝缘层且与上述第3导体层连接的第3通路导体。并且，上述第1通路导体在上述第1导体层与上述第1通路导体之间的界面处具有第1通路导体的直径，上述第2通路导体在上述第2导体层与上述第2通路导体之间的界面处具有第2通路导体的直径，上述第3通路导体在上述第3导体层与上述第3通路导体之间的界面处具有第3通路导体的直径，上述第1通路导体的直径大于上述第2通路导体的直径，上述第2通路导体的直径大于上述第3通路导体的直径。
实施方式的效果
本发明的实施方式的印刷布线板具有第1增层、形成在第1增层上的第2增层、以及形成在第2增层上的第3增层。并且，在各增层中形成的通路导体的直径依第1增层、第2增层、第3增层的顺序减小。这样，在实施方式中，通路导体的直径阶段性地减小。通路导体的直径缓慢减小。因此认为，实施方式的印刷布线板即使受到冲击，在第1增层与第2增层之间的界面处以及第2增层与第3增层之间的界面处，应力也会分散。可认为应力的大小依第1增层、第2增层、第3增层的顺序缓慢变化。因此，根据实施方式的印刷布线板，据信第1增层与第2增层之间的界面处的连接可靠性不容易降低。据信第2增层与第3增层之间的界面处的连接可靠性不容易降低。
附图说明
图1是本发明的实施方式的印刷布线板的截面图。
图2是实施方式的印刷布线板的放大图。
具体实施方式
实施方式
图1示出实施方式的印刷布线板10的截面。
印刷布线板10具有：芯基板30，其具有第1面F以及第1面F相反侧的第2面S；上侧的增层Bu1，其形成在芯基板30的第1面F上；以及下侧的增层Bu2，其形成在芯基板30的第2面S上。
印刷布线板10可以进一步具有：第1阻焊剂层90F，其形成在上侧的增层Bu1上；以及第2阻焊剂层90S，其形成在下侧的增层Bu2上。
上侧的增层Bu1由形成在芯基板30的第1面F上的第1增层50F、形成在第1增层50F上的第2增层60、以及形成在第2增层60上的第3增层70形成。
芯基板30具有：核心层20，其具有第1面F、以及第1面F相反侧的第2面S；形成在核心层20的第1面F上的第5导体层34F；以及形成在核心层20的第2面S上的第6导体层34S。芯基板进一步具有贯穿核心层20的通孔导体36。第5导体层34F与第6导体层34S藉由通孔导体36连接。
第1增层50F具有：形成在芯基板30的第1面F和第5导体层34F上的第1树脂绝缘层150F、形成在第1树脂绝缘层150F上的第1导体层158F、以及贯穿第1树脂绝缘层150F且与第1导体层158F连接的第1通路导体156F。第1导体层158F具有形成在第1通路导体156F的正上方的第1通路连接盘156FL。第1通路连接盘156FL形成在第1通路导体156F的正上方和第1通路导体156F的周围。第1通路连接盘156FL与第1通路导体156F同时形成、两者一体地形成。第1通路导体156F形成在贯穿第1树脂绝缘层150F的第1通路导体156F用的开口156FO内。第1树脂绝缘层150F的数目与第1导体层158F的数目优选为2以上。能够减小上侧的增层Bu1的翘曲。能够抑制上侧的增层Bu1内的应力的集中。在图1的示例中，第1树脂绝缘层150F的数目与第1导体层158F的数目为2以上。第1树脂绝缘层150F的数目为6、第1导体层158F的数目为6。第1树脂绝缘层150F与第1导体层158F交替地层积。第1树脂绝缘层150F的数目为2以上的情况下，第1通路导体156F形成在各第1树脂绝缘层150F内。将第1树脂绝缘层150F夹在中间的导体层由第1通路导体156F连接。
第1树脂绝缘层的数目为2以上的情况下，第1增层50F具有形成在芯基板30的正上方的第1树脂绝缘层(芯基板上的第1树脂绝缘层)150FB和除此以外的第1树脂绝缘层(上侧的第1树脂绝缘层)150FU。上侧的第1树脂绝缘层150FU被第1导体层158F夹在中间、芯基板上的第1树脂绝缘层150FB被第1导体层158F和第5导体层34F夹在中间。贯穿上侧的第1树脂绝缘层150FU的第1通路导体156F将相邻的第1导体层158F连接。贯穿芯基板上的第1树脂绝缘层150FB的第1通路导体156F将第1导体层158F与第5导体层34F连接。
第2增层60具有：形成在形成第1增层50F的第1树脂绝缘层150F和第1导体层158F上的第2树脂绝缘层50、形成在第2树脂绝缘层50上的第2导体层58、以及贯穿第2树脂绝缘层50且与第2导体层58连接的第2通路导体56。第2导体层58具有形成在第2通路导体56的正上方的第2通路连接盘56L。第2通路连接盘56L形成在第2通路导体56的正上方和第2通路导体56的周围。第2通路导体56与第2通路连接盘56L同时形成、两者一体地形成。第2通路导体56形成在贯穿第2树脂绝缘层50的第2通路导体56用的开口56O内。第1导体层158F和第2导体层58通过第2通路导体56连接。
第2增层60被第1增层50F和第3增层70夹在中间。第2增层60直接层积在第1增层50F上。形成第2增层60的第2树脂绝缘层50的数目优选为1。形成第2增层60的第2导体层58的数目优选为1。这种情况下，第1导体层158F和第2导体层58由第2通路导体56直接连接。能够使上侧的增层Bu1的厚度变薄。能够减小上侧的增层Bu1内的应力。
第3增层70具有：形成在形成第2增层60的第2树脂绝缘层50和第2导体层58上的第3树脂绝缘层170F、形成在第3树脂绝缘层170F上的第3导体层178F、以及贯穿第3树脂绝缘层170F且与第3导体层178F连接的第3通路导体376F。第3导体层178F具有形成在第3通路导体376F的正上方的第3通路连接盘376FL。第3通路连接盘376FL形成在第3通路导体376F的正上方和第3通路导体376F的周围。第3通路导体376F与第3通路连接盘376FL同时形成、两者一体地形成。第3通路导体376F形成在贯穿第3树脂绝缘层170F的第3通路导体376F用的开口376FO内。第3树脂绝缘层170F的数目与第3导体层178F的数目优选为2以上。能够减小上侧的增层Bu1的翘曲。能够抑制上侧的增层Bu1内的应力的集中。图1的示例中，第3树脂绝缘层170F的数目与第3导体层178F的数目为2以上。第3树脂绝缘层170F的数目为6、第3导体层178F的数目为6。第3树脂绝缘层170F与第3导体层178F交替地层积。第3树脂绝缘层170F的数目为2以上的情况下，第3通路导体376F形成于各第3树脂绝缘层170F。将第3树脂绝缘层170F夹在中间的导体层由第3通路导体376F连接。第3增层70直接层积在第2增层60上。
第3树脂绝缘层的数目为2以上的情况下，第3增层70具有形成在第2增层60的正上方的第3树脂绝缘层(第2增层上的第3树脂绝缘层)170FB和除此以外的第3树脂绝缘层(上侧的第3树脂绝缘层)170FU。上侧的第3树脂绝缘层170FU被第3导体层178F夹在中间，第2增层上的第3树脂绝缘层170FB被第3导体层178F和第2导体层58夹在中间。贯穿上侧的第3树脂绝缘层170FU的第3通路导体376F将相邻的第3导体层178F连接。贯穿第2增层上的第3树脂绝缘层170FB的第3通路导体376F将第2导体层58与第3导体层178F连接。
在第3增层70上形成第1阻焊剂层90F。第1阻焊剂层90F具有露出第3导体层178F的第1开口92F。
印刷布线板10在从第1阻焊剂层90F的第1开口92F露出的第3导体层178F上具有金属柱98F。在金属柱98F上安装IC芯片等电子部件。在金属柱98F的上表面形成有由Ni/Pd/Au构成的金属膜94F。
下侧的增层50S具有：形成在芯基板30的第2面S和第6导体层34S上的第4树脂绝缘层150S、形成在第4树脂绝缘层150S上的第4导体层158S、以及贯穿第4树脂绝缘层150S且与第4导体层158S连接的第4通路导体156S。第4树脂绝缘层150S的数目与第4导体层158S的数目优选为2以上。能够减小下侧的增层Bu2的翘曲。能够抑制下侧的增层Bu2内的应力的集中。在图1的示例中，第4树脂绝缘层150S的数目与第4导体层158S的数目为2以上。第4树脂绝缘层150S的数目为6、第4导体层158S的数目为6。形成第1增层50F的树脂绝缘层(第1树脂绝缘层)150F的数目与形成下侧的增层Bu2的树脂绝缘层(第4树脂绝缘层)150S的数目相同。形成第1增层50F的导体层(第1导体层)158F的数目与形成下侧的增层Bu2的导体层(第4导体层)158S的数目相同。第4树脂绝缘层150S与第4导体层158S交替地层积。第4树脂绝缘层150S的数目为2以上的情况下，第4通路导体156S形成于各第4树脂绝缘层150S。将第4树脂绝缘层150S夹在中间的导体层由第4通路导体156S连接。
在下侧的增层Bu2上形成具有第2开口92S的第2阻焊剂层90S。从第2开口92S露出的第4导体层158S形成用于与母板连接的第2焊盘93S。在第2焊盘93S的表面形成有金属膜94S。
在制造印刷布线板10时，对印刷布线板进行加压。对印刷布线板10进行加热。通过这些处理，例如印刷布线板10具有残余应力。在实施方式中，在第1增层50F上形成第2增层60。此后，在第2增层60上形成第3增层70。因此，第1增层50F比第2增层60承受更多的处理。并且，第2增层60比第3增层70承受更多的处理。因此认为，蓄积在第1增层50F内的残余应力的大小大于蓄积在第2增层60内的残余应力的大小。认为蓄积在第2增层60内的残余应力的大小大于蓄积在第3增层70内的残余应力的大小。
并且认为，残余应力通过热等释放。此时预计应力从第1增层50F朝向第3增层70释放。据信这是由于残余应力从第1增层50F朝向第3增层70减小。
据信，若将第3增层70直接层积在第1增层50F上，则第1增层50F内的残余应力直接传递至形成第3增层70的通路导体、导体层、树脂绝缘层。因此预计形成第3增层70的通路导体、导体层、树脂绝缘层承受较大的应力。与之相对，在实施方式的印刷布线板10中，第3增层70隔着第2增层60层积在第1增层50F上。因此，第2增层60起到缓冲层的作用。在实施方式中，第1增层50F内的残余应力传递至第2增层60。并且，该应力由第2增层60缓和。其后，该应力传递至形成第3增层70的通路导体、导体层、树脂绝缘层。根据实施方式，传递至形成第3增层70的通路导体、导体层、树脂绝缘层的应力的大小减小。第3增层70的可靠性不容易降低。
图2是上侧的增层Bu1的放大图。
第1导体层158F由2个以上的第1导体电路158F1形成。第1导体电路158F1的厚度为厚度b1。第2导体层58由2个以上的第2导体电路581形成。第2导体电路581的厚度为厚度b2。第3导体层178F由2个以上的第3导体电路178F1形成。第3导体电路178F1的厚度为厚度b3。第1导体电路158F1的厚度b1大于第2导体电路581的厚度b2。第2导体电路581的厚度b2大于第3导体电路178F1的厚度b3。厚度b3在厚度b1、厚度b2、厚度b3中最小。若导体层的厚度薄，则导体层的强度减小。另外，即使导体电路内的应力的大小相同，每单位截面积的应力的大小也根据导体电路的厚度而不同。因此，若第1增层50F内的应力传递至第3增层70，则每单位截面积的第1导体电路158F1内的应力的大小与每单位截面积的第3导体电路178F1内的应力的大小不同。厚度b3小于厚度b1。第3导体电路178F1内的每单位截面积的应力的大小大于第1导体电路1581F内的每单位截面积的应力的大小。形成在上侧的增层Bu1内的导体层中发生不良状况时，容易产生第3导体层178F的断线。但是，由于实施方式的印刷布线板10具有第2增层60，因而能够由第2增层60缓和应力。能够抑制第3导体层178F的断线的发生。
厚度b1与厚度b2之比(b1/b2)为1.5以上、3.5以下。比(b1/b2)优选为2以上。厚度b2与厚度b3之比(b2/b3)为1.5以上、3以下。比(b2/b3)优选为2以上。能够抑制第3导体层178F的断线的发生。
厚度b3为2μm以上、5μm以下。厚度b3优选为2μm以上、3μm以下。厚度b2为4μm以上、8μm以下。厚度b2优选为5μm以上、7μm以下。厚度b1为10μm以上、18μm以下。厚度b1优选为13μm以上、17μm以下。能够抑制第3导体层178F的断线的发生。
在实施方式的印刷布线板10中，导体层的厚度从第1增层50F朝向第3增层70逐级地变薄。应力逐级地减小。导体层的厚度缓慢地变薄。应力缓慢地减小。能够有效地抑制第3导体层178F的断线的发生。
如图2所示，第1通路导体156F在第1通路连接盘156FL与第1通路导体156F之间的界面处具有第1通路导体156F的直径c1。第1通路连接盘156FL与第1通路导体156F之间的界面和第1树脂绝缘层150F与第1导体层158F之间的界面一致。
如图2所示，第2通路导体56在第2通路连接盘56L与第2通路导体56之间的界面处具有第2通路导体56的直径c2。第2通路连接盘56L与第2通路导体56之间的界面和第2树脂绝缘层50与第2导体层58之间的界面一致。
如图2所示，第3通路导体376F在第3通路连接盘376FL与第3通路导体376F之间的界面处具有第3通路导体376F的直径c3。第3通路连接盘376FL与第3通路导体376F之间的界面和第3树脂绝缘层170F与第3导体层178F之间的界面一致。
直径c1大于直径c2。直径c2大于直径c3。直径c3在直径c1、直径c2和直径c3中最小。
第1通路导体156F形成在第5导体层34F或第1导体层158F上。第1通路导体156F形成在达到第5导体层34的开口或达到第1导体层158F的开口内。第2通路导体56形成在第1导体层158F上。第2通路导体56形成在达到第1导体层158F的开口内。第3通路导体376F形成在第2导体层58或第3导体层178F上。第3通路导体376F形成在达到第2导体层58的开口或达到第3导体层178F的开口内。
若通路导体的直径小，则通路导体与导体层之间的接合强度减小。第1通路导体156F与第5导体层34F之间的接合强度大于第2通路导体56与第1导体层158F之间的接合强度。第1通路导体156F与第1导体层158F之间的接合强度大于第2通路导体56与第1导体层158F之间的接合强度。第2通路导体56与第1导体层158F之间的接合强度大于第3通路导体376F与第2导体层58之间的接合强度。第2通路导体56与第1导体层158F之间的接合强度大于第3通路导体376F与第3导体层178F之间的接合强度。因此，第3通路导体376F与第2导体层58之间的连接可靠性容易降低。第3通路导体376F与第3导体层178F之间的连接可靠性容易降低。另外，即使通路导体内的应力的大小相同，每单位截面积的应力的大小也根据通路导体的直径而不同。因此，若第1增层50F内的应力传递至第3增层70，则每单位截面积的第1通路导体156F内的应力的大小与每单位截面积的第3通路导体376F内的应力的大小不同。直径c3小于直径c1。第3通路导体376F内的每单位截面积的应力的大小大于第1通路导体156F内的每单位截面积的应力的大小。形成在上侧的增层Bu1内的通路导体中发生不良状况时，第3通路导体376F与第2导体层58之间的连接可靠性容易降低。第3通路导体376F与第3导体层178F之间的连接可靠性容易降低。但是，由于实施方式的印刷布线板10具有第2增层60，因而能够由第2增层60缓和应力。第3通路导体376F与第2导体层58之间的连接可靠性不容易降低。第3通路导体376F与第3导体层178F之间的连接可靠性不容易降低。
直径c1与直径c2之比(c1/c2)为1.5以上、2.5以下。比(c1/c2)优选为2.0以上。直径c2与直径c3之比(c2/c3)为2以上、3以下。比(c2/c3)优选为2.2以上、2.7以下。优选比(c1/c2)为2.5、比(c2/c3)为2.5。能够提高第3通路导体376F与第2导体层58之间的连接可靠性。能够提高第3通路导体376F与第3导体层178F之间的连接可靠性。
直径c1为40μm以上、60μm以下。直径c2为20μm以上、30μm以下。直径c3为5μm以上、15μm以下。能够提高第3通路导体376F与第2导体层58之间的连接可靠性。能够提高第3通路导体376F与第3导体层178F之间的连接可靠性。
在实施方式的印刷布线板10中，通路导体的直径从第1增层50F朝向第3增层70逐级地减小。应力逐级地减小。通路导体的直径缓慢地减小。应力缓慢地减小。能够有效地抑制由于第3通路导体376F所带来的不良状况。
如图2所示，第1树脂绝缘层150F具有厚度a1。如图2所示，厚度a1为相邻的第1导体层158F之间的距离。
如图2所示，第2树脂绝缘层50具有厚度a2。如图2所示，厚度a2为第1导体层158F与第2导体层58之间的距离。
如图2所示，第3树脂绝缘层170F具有厚度a3。如图2所示，厚度a3为相邻的第3导体层178F之间的距离。
厚度a1大于厚度a2。厚度a2大于厚度a3。厚度a3在厚度a1、厚度a2和厚度a3中最小。
若树脂绝缘层的厚度小，则树脂绝缘层的强度减小。第1树脂绝缘层150F的强度大于第2树脂绝缘层50的强度。第2树脂绝缘层50的强度大于第3树脂绝缘层170F的强度。因此，第3树脂绝缘层170F的绝缘电阻容易降低。另外，即使树脂绝缘层内的应力的大小相同，每单位截面积的应力的大小也根据树脂绝缘层的厚度而不同。因此，若第1增层50F内的应力传递至第3增层70，则每单位截面积的第1树脂绝缘层150F内的应力的大小与每单位截面积的第3树脂绝缘层170F内的应力的大小不同。厚度a3小于厚度a1。第3树脂绝缘层170F内的每单位截面积的应力的大小大于第1树脂绝缘层150F内的每单位截面积的应力的大小。
在形成于上侧的增层Bu1内的树脂绝缘层发生不良状况时，第3树脂绝缘层170F的绝缘电阻容易降低。但是，由于实施方式的印刷布线板10具有第2增层60，因而能够由第2增层60缓和应力。第3树脂绝缘层170F的绝缘电阻不容易降低。
厚度a1与厚度a2之比(a1/a2)为2以上、3以下。比(a1/a2)优选为2.5以上。厚度a2与厚度a3之比(a2/a3)为1.25以上、2以下。比(a2/a3)优选为1.3以上。优选比(a1/a2)为2.5、比(a2/a3)为1.3。能够提高第3通路导体376F与第2导体层58之间的连接可靠性。能够提高第3通路导体376F与第3导体层178F之间的连接可靠性。能够提高第3树脂绝缘层170F的绝缘电阻。
厚度a1为20μm以上、30μm以下。厚度a2为7.5μm以上、12.5μm以下。厚度a3为5μm以上、10μm以下。能够提高第3树脂绝缘层170F的绝缘电阻。
在实施方式的印刷布线板10中，树脂绝缘层的厚度从第1增层50F朝向第3增层70逐级地减小。应力逐级地减小。树脂绝缘层的厚度缓慢地变薄。应力缓慢地减小。能够有效地抑制第3树脂绝缘层170F的绝缘电阻的降低。
第1通路导体156F贯穿第1树脂绝缘层150F。因此，第1通路导体156F的长度与第1树脂绝缘层150F的厚度a1大致一致。
第2通路导体56贯穿第2树脂绝缘层50。因此，第2通路导体56的长度与第2树脂绝缘层50的厚度a2大致一致。
第3通路导体376F贯穿第3树脂绝缘层170F。因此，第3通路导体376F的长度与第3树脂绝缘层170F的厚度a3大致一致。
通路导体的直径依第1通路导体156F、第2通路导体56、第3通路导体376F的顺序减小。因此，第3通路导体376F容易受到应力的影响。但是，第3通路导体376F的长度在三者中最小。因此，能够减小由应力所致的第3通路导体376F的损害。
以下示出图2所示的尺寸示例。
厚度b1为15μm、厚度b2为6μm、厚度b3为2.5μm。
直径c1为50μm、直径c2为25μm、直径c3为10μm。
厚度a1为25μm、厚度a2为10μm、厚度a3为7.5μm。
形成第3增层70的第3导体层178F由2个以上的第3导体电路178F1与相邻的第3导体电路178F1间的间隔SP形成。第3导体电路178F1具有宽度L，宽L为2μm以上、4μm以下。间隔SP具有宽度S1，宽S1为2μm以上、4μm以下。在图1中示出了间隔SP和宽度S1、L。
形成下侧的增层Bu2的树脂绝缘层的数目与形成第1增层50F的树脂绝缘层的数目相同。形成下侧的增层Bu2的导体层的数目与形成第1增层50F的导体层的数目相同。
形成下侧的增层Bu2的树脂绝缘层的厚度与形成第1增层50F的树脂绝缘层的厚度相同。形成下侧的增层Bu2的导体层的厚度与形成第1增层50F的导体层的厚度相同。形成下侧的增层Bu2的通路导体的直径与形成第1增层50F的通路导体的直径相同。
形成下侧的增层Bu2的树脂绝缘层与形成第1增层50F的树脂绝缘层由相同材料形成。
符号说明
50F 第1增层
50 第2树脂绝缘层
56 第2通路导体
58 第2导体层
60 第2增层
70 第3增层
150F 第1树脂绝缘层
156F 第1通路导体
158F 第1导体层
170F 第3树脂绝缘层
178F 第3导体层
376F 第3通路导体
Bu1 上侧的增层
Bu2 下侧的增层

Claims (6)

1.一种印刷布线板，其是含有第1增层、第2增层以及第3增层的印刷布线板，
所述第1增层具有：第1树脂绝缘层、所述第1树脂绝缘层上的第1导体层、以及贯穿所述第1树脂绝缘层且与所述第1导体层连接的第1通路导体，
所述第2增层具有：形成在所述第1增层上的第2树脂绝缘层、所述第2树脂绝缘层上的第2导体层、以及贯穿所述第2树脂绝缘层且与所述第2导体层连接的第2通路导体，
所述第3增层具有：形成在所述第2增层上的第3树脂绝缘层、所述第3树脂绝缘层上的第3导体层、以及贯穿所述第3树脂绝缘层且与所述第3导体层连接的第3通路导体，
其中，
所述第1通路导体在所述第1导体层与所述第1通路导体之间的界面处具有第1通路导体的直径，所述第2通路导体在所述第2导体层与所述第2通路导体之间的界面处具有第2通路导体的直径，所述第3通路导体在所述第3导体层与所述第3通路导体之间的界面处具有第3通路导体的直径，所述第1通路导体的直径大于所述第2通路导体的直径，所述第2通路导体的直径大于所述第3通路导体的直径，
所述第1导体层的厚度与所述第2导体层的厚度之比为1.5以上3.5以下，所述第2导体层的厚度与所述第3导体层的厚度之比为1.5以上3以下，
所述第1导体层的厚度为10μm以上、18μm以下，所述第2导体层的厚度为4μm以上、8μm以下，所述第3导体层的厚度为2μm以上、5μm以下，
所述第1树脂绝缘层的厚度大于所述第2树脂绝缘层的厚度，所述第2树脂绝缘层的厚度大于所述第3树脂绝缘层的厚度。
2.一种印刷布线板，其是含有第1增层、第2增层以及第3增层的印刷布线板，
所述第1增层具有：第1树脂绝缘层、所述第1树脂绝缘层上的第1导体层、以及贯穿所述第1树脂绝缘层且与所述第1导体层连接的第1通路导体，
所述第2增层具有：形成在所述第1增层上的第2树脂绝缘层、所述第2树脂绝缘层上的第2导体层、以及贯穿所述第2树脂绝缘层且与所述第2导体层连接的第2通路导体，
所述第3增层具有：形成在所述第2增层上的第3树脂绝缘层、所述第3树脂绝缘层上的第3导体层、以及贯穿所述第3树脂绝缘层且与所述第3导体层连接的第3通路导体，
其中，
所述第1通路导体在所述第1导体层与所述第1通路导体之间的界面处具有第1通路导体的直径，所述第2通路导体在所述第2导体层与所述第2通路导体之间的界面处具有第2通路导体的直径，所述第3通路导体在所述第3导体层与所述第3通路导体之间的界面处具有第3通路导体的直径，所述第1通路导体的直径大于所述第2通路导体的直径，所述第2通路导体的直径大于所述第3通路导体的直径，
所述第1导体层的厚度大于所述第2导体层的厚度，所述第2导体层的厚度大于所述第3导体层的厚度，
所述第2树脂绝缘层的数目与所述第2导体层的数目分别为1，
所述第1树脂绝缘层的厚度大于所述第2树脂绝缘层的厚度，所述第2树脂绝缘层的厚度大于所述第3树脂绝缘层的厚度。
3.如权利要求1或2所述的印刷布线板，其中，所述第1树脂绝缘层的数目、所述第1导体层的数目、所述第3树脂绝缘层的数目、以及所述第3导体层的数目分别为2以上。
4.如权利要求3所述的印刷布线板，其中，该印刷布线板进一步具有芯基板和下侧的增层，所述芯基板具有第1面和所述第1面相反侧的第2面，所述下侧的增层形成在所述芯基板的所述第2面上；所述第1增层形成在所述第1面上，所述下侧的增层具有第4树脂绝缘层、所述第4树脂绝缘层上的第4导体层、以及贯穿所述第4树脂绝缘层且与所述第4导体层连接的第4通路导体，所述第4通路导体在所述第4导体层与所述第4通路导体之间的界面处具有第4通路导体的直径，所述第1通路导体的直径与所述第4通路导体的直径相等，所述第1导体层的厚度与所述第4导体层的厚度相等，所述第1树脂绝缘层的厚度与所述第4树脂绝缘层的厚度相等，所述第1导体层的数目与所述第4导体层的数目相等，所述第1树脂绝缘层的数目与所述第4树脂绝缘层的数目相等，所述下侧的增层仅由第4树脂绝缘层、所述第4导体层、以及所述第4通路导体形成。
5.如权利要求4所述的印刷布线板，其中，由所述第1增层、所述第2增层、以及所述第3增层形成上侧的增层，在所述上侧的增层上安装电子部件，所述下侧的增层被搭载在母板上。
6.如权利要求5所述的印刷布线板，其中，所述上侧的增层进一步具有用于安装所述电子部件的金属柱。
CN201811119032.8A 2017-09-27 2018-09-25 印刷布线板 Active CN109561569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017185960A JP2019062092A (ja) 2017-09-27 2017-09-27 プリント配線板
JP2017-185960 2017-09-27

Publications (2)

Publication Number Publication Date
CN109561569A CN109561569A (zh) 2019-04-02
CN109561569B true CN109561569B (zh) 2023-12-29

Family

ID=65808195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811119032.8A Active CN109561569B (zh) 2017-09-27 2018-09-25 印刷布线板

Country Status (3)

Country Link
US (1) US20190098752A1 (zh)
JP (1) JP2019062092A (zh)
CN (1) CN109561569B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY202414A (en) 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
US11398419B2 (en) * 2020-07-16 2022-07-26 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP2022037582A (ja) * 2020-08-25 2022-03-09 キヤノン株式会社 多層基板および撮像素子ユニット

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771771A (zh) * 2004-02-04 2006-05-10 揖斐电株式会社 多层印刷电路板
JP2008091737A (ja) * 2006-10-04 2008-04-17 Ngk Spark Plug Co Ltd 多層樹脂配線基板
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN104284511A (zh) * 2013-07-12 2015-01-14 揖斐电株式会社 印刷布线板
JP2016012657A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板
JP2016092164A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6244138B2 (ja) * 2013-08-20 2017-12-06 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20150046615A (ko) * 2013-10-22 2015-04-30 삼성전기주식회사 다층 인쇄회로기판
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771771A (zh) * 2004-02-04 2006-05-10 揖斐电株式会社 多层印刷电路板
JP2008091737A (ja) * 2006-10-04 2008-04-17 Ngk Spark Plug Co Ltd 多層樹脂配線基板
JP2010010329A (ja) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN104284511A (zh) * 2013-07-12 2015-01-14 揖斐电株式会社 印刷布线板
JP2016012657A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板
JP2016092164A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
CN109561569A (zh) 2019-04-02
US20190098752A1 (en) 2019-03-28
JP2019062092A (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
CN109561569B (zh) 印刷布线板
US7985663B2 (en) Method for manufacturing a semiconductor device
KR101496920B1 (ko) 반도체 장치
KR101194549B1 (ko) 인쇄회로기판의 제조방법
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
TWI618199B (zh) 佈線基板
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
US10804191B2 (en) Printed wiring board
US8243462B2 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
US20070141758A1 (en) Method of manufacturing mounting substrate
US7479704B2 (en) Substrate improving immobilization of ball pads for BGA packages
US11309238B2 (en) Layout structure of a flexible circuit board
US20080066954A1 (en) Printed circuit board for package and manufacturing method thereof
US20150068793A1 (en) Printed circuit board and method of manufacturing the same
JP2006080356A (ja) 半導体装置及びその製造方法
KR20100123415A (ko) 인쇄회로기판
JP6936584B2 (ja) 電子デバイス及びその製造方法
JP2019197797A (ja) プリント配線板
JP2019186284A (ja) プリント配線板
JP3379477B2 (ja) 配線基板、半導体実装装置および電子機器
KR101097544B1 (ko) 반도체 패키지 및 그 제조방법
JP2019186283A (ja) プリント配線板
KR101001638B1 (ko) 반도체 패키지
TWI420989B (zh) 印刷電路板及其製造方法
US20050029011A1 (en) Circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant