JP4707283B2 - 半導体チップ - Google Patents
半導体チップ Download PDFInfo
- Publication number
- JP4707283B2 JP4707283B2 JP2001261177A JP2001261177A JP4707283B2 JP 4707283 B2 JP4707283 B2 JP 4707283B2 JP 2001261177 A JP2001261177 A JP 2001261177A JP 2001261177 A JP2001261177 A JP 2001261177A JP 4707283 B2 JP4707283 B2 JP 4707283B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- insulating layer
- die pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子上に直接配線を配設して成る半導体チップに関するものである。
【０００２】
【従来の技術】
半導体チップの技術分野においては、更なる高密度化を図るために、小型化チップの開発が進められている。そのような技術の一つに、チップサイズパッケージ（ＣＳＰ）がある。このＣＳＰにおいては、半導体チップの一面側に形成された半田ボールを介して、半導体チップとプリント基板とを接続する構造が採用されている。
【０００３】
ところで、半導体チップに使用されるシリコンウエハの線熱膨張率は３ｐｐｍ／℃程度であるのに対し、プリント基板に通常使用されるガラスエポキシ基板の線熱膨張率は１５ｐｐｍ／℃程度である。このため、実装後に半導体チップが作動して熱サイクルを繰り返し受けると、半導体チップとプリント基板との接合部分に、両者の線熱膨張率の相違に起因する応力が生じる。この熱応力により、半導体チップおよびプリント基板の接続パッドと半田ボールとの間に剥離が生じてしまう場合がある。
【０００４】
この問題を解決するために、ウエハの表面に柔軟性のある樹脂絶縁層を備えた構造が提案されている。このものは、図１２に示すように、ウエハ１２０Ａの電極パッド１２２側の表面に、絶縁層３５０が形成され、該絶縁層３５０にバイアホール２６０及び導体回路２５８が形成されている。更に、絶縁層３５０の上層に例えばエポキシ樹脂等からなる樹脂絶縁層４５０が形成され、この樹脂絶縁層４５０に、導体回路２５８に接続される銅めっきポスト３６０が形成され、この銅めっきポスト３６０上に半田ボール１７６が形成されている。そして、半田ボール１７６を介してプリント配線板３１０のパッド３１２に接続される。このような構造では、絶縁層４５０と銅めっきポスト３６０とによって、シリコンからなるＩＣチップ１２０と樹脂から成るプリント基板３１０との線熱膨張率差から生じる応力を吸収することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、銅めっきポスト３６０は、金属である銅をめっき充填してなるので、外部から加わった応力を内部へ吸収することがない。このため、ウエハ１２０Ａとプリント基板３１０との線熱膨張率差により、銅めっきポスト３６０へ図１２中の上下方向の力が加わった際に、銅めっきポスト３６０の側壁からの応力が水平方向に働き、樹脂絶縁層４５０にクラックを生じさせ、また、銅めっきポスト３６０と導体回路２５８との間で剥離が生じることがあった。
【０００６】
また、銅めっきポスト３６０からの応力によりウエハ１２０Ａ上に形成された半導体回路に障害を与えることがあった。
【０００７】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、クラックを防止でき、接続信頼性を確保できる半導体チップを提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために請求項１は、ダイパッドを有する半導体素子上に、層間絶縁層が設けられ、該層間絶縁層上に絶縁層が設けられ、層間絶縁層を介して該ダイパッドに接続する銅めっきから成るバイアホール導体が形成され、該層間絶縁層上にバイアホール導体と接続する導体回路が形成され、該導体回路に接続する絶縁層に形成された柱状の導電ポストからなる接続部により外部基板へ接続される半導体チップにおいて、
前記接続部が、ダイパッドから外側に向かって配置され、
前記半導体素子のダイパッド上に、該ダイパッドを被覆する絶縁層の開口を介し、層間絶縁層のバイアホール導体へ接続するための該ダイパッドよりも大径の仲介層が形成され、
前記仲介層は、前記ダイパッドを被覆して界面の密着性を高める第１薄膜層と、
該第１薄膜層上に形成される電解めっき用リードとなる第２薄膜層と、
該第２薄膜層上に電解銅めっきにより厚付けされる厚付け膜と、からなることを技術的特徴とする。
【００１０】
本発明では、接続部（銅めっきポスト）が、ダイパッドから外側に向かって配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストの側壁からの応力が水平方向に働いても、複数の銅めっきポストの応力が干渉したり、また、中央部分に集中することがない。更に、銅めっきポストに発生する応力を外側（側方）へ逃がすことができる。このため、層間絶縁層にクラック、導体回路に剥離を発生させることがなくなる。
【００１１】
請求項３は、請求項１又は請求項２において、前記半導体チップは、チップ中央領域の８０％〜９５％に半導体回路が配置され、前記接続部が前記中央領域の外側に配置されていることを技術的特徴とする。
【００１２】
請求項３では、接続部（銅めっきポスト）が半導体回路の外側に配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストからの応力によりウエハ上に形成された半導体回路に障害を与えることがない。
【００１３】
なお、導電ポストの配設される層間絶縁層は、無機フィラーを含むことが望ましい。このため、半導体チップが作動して熱サイクルを繰り返し受けた場合でも、層間絶縁層の伸縮を外部基板と同程度、または、更に小さくすることができ、生じる応力が小さくできる。これにより、層間絶縁層のクラックを防止でき、接続信頼性を確保することができる。
【００１４】
上記無機フィラーとしては、特に限定されるものではないが、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等が挙げられる。これらの化合物は、単独で用いてもよく、２種以上を併用してもよい。
【００１５】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられる。
【００１６】
上記カリウム化合物としては、例えば、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、例えば、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、例えば、シリカ、ゼオライト等が挙げられる。
【００１７】
上記無機フィラーの形状としては、特に限定されるものではないが、例えば、球状、楕円球状、多面体状等が挙げられる。このなかでは、先端が尖っているとクラックが発生しやすいことから、球状、楕円球状等が望ましい。
【００１８】
上記無機フィラーの大きさは、最も長い部分の長さ（または直径）が０．１〜５．０μｍの範囲のものが望ましい。０．１μｍ未満では、層間絶縁層が熱膨張した際に発生する内部応力を緩和するのが難しく、熱膨張率が調整できず、５．０μｍを超えると、層間絶縁層自体が硬く脆くなり、また、光硬化や熱硬化を行う際に、無機フィラーが樹脂同士の反応を阻害し、その結果、クラックが発生しやすくなってしまう。このような点から、無機フィラーは、透明のものがより好ましい。
【００１９】
上記無機フィラーとして、ＳｉＯ2を配合する際には、その配合量は、３〜５０重量％の範囲が好ましい。３重量％未満では、層間絶縁層の熱膨張係数が低下せず、一方、５０重量％を超えると解像度が落ちて開口部に異常をきたす。より好ましくは、５〜４０重量％である。
また、層間絶縁層中の無機フィラーの含有割合は、５〜４０重量％が好ましい。無機フィラーを上記含有割合で用いることにより、効果的に層間絶縁層の線膨張係数を低下させることができ、熱膨張により発生する応力を効果的に緩和することができる。
【００２０】
また、導電ポストの配設される層間絶縁層には、エラストマーからなる樹脂を配合することが望ましい。エラストマー自身が柔軟性、反発弾性に富んでいるため、層間絶縁層が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラックを防止することができる。また、上記エラストマー成分は、上記層間絶縁層の硬化後に海島構造となるようにミクロ相分離していることが望ましい。海島構造とすることにより、その応力に起因するクラック、剥離を防止することができる。
【００２１】
本発明で使用されるエラストマーとしては、例えば、天然ゴム、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が挙げられる。特に、応力を充分に緩和することができるのは、熱硬化性樹脂からなるエラストマーである。
上記熱硬化性樹脂からなるエラストマーとしては、例えば、ポリエステル系エラストマー、スチレン系エラストマー、塩化ビニル系エラストマー、フッ素系エラストマー、アミド系エラストマー、オレフィン系エラストマー等が挙げられる。
【００２２】
上記エラストマー成分の形状としては、特に限定されるものではないが、応力を吸収したり、緩和したりする効果に優れることから、球状、楕円球状等が望ましい。
上記エラストマー成分の大きさは、特に限定されるものではないが、最も長い部分の長さ（または直径）が０．５〜１．５μｍの範囲のものが望ましい。上記エラストマー成分の大きさが０．５μｍ未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じ易くなり、１．５μｍを超えると、解像度が落ちるからである。
【００２３】
本発明のプリント配線板において、上記エラストマー成分は、上記層間絶縁層の硬化後に海鳥構造となるようにミクロ相分離していることが望ましい。エラストマー成分をこのように分散させることが、エラストマー成分により応力を吸収したり、緩和したりする効果を得るうえで、最も適しているからである。上記海鳥構造とは、エラストマー成分以外の層間絶縁樹脂組成物からなる「海」の中に、エラストマー成分が「島」状に分散している状態をいう。
【００２４】
上記層間絶縁層中のエラストマー成分の含有割合は、１〜２０重量％が望ましい。上記含有割合が１重量％未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じやすくなり、２０重量％を超えると、解像度が落ちるからである。
【００２５】
本発明のプリント配線板を構成する層間絶縁層は、上記無機フィラー、エラストマーのほかに、例えば、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との複合体等を含有してもよい。このような樹脂層としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー等からなる組成物を重合、硬化させたもの等が挙げられる。
【００２６】
上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類のアクリル酸またはメタクリル酸のエステルなどが挙げられ、市販品としては、日本化薬社製のＲ−６０４、ＰＭ２、ＰＭ２１などが挙げられる。
【００２７】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルを、アクリル酸やメタクリル酸などと反応させたエポキシ樹脂などが挙げられる。
【００２８】
次に、本発明の層間絶縁樹脂組成物について説明する。
本発明の層間絶縁樹脂組成物は、層間絶縁層用樹脂を含むペースト中に無機フィラー及びエラストマーが配合されてなる。
【００２９】
無機フィラーとしては、上述したものを用いることができる。また、その配合量は、形成された層間絶縁層中の含有割合が、５〜２０重量％となる量が好ましい。
【００３０】
上記エラストマー成分としては、上述したものを用いることができる。また、その配合量は、層間絶縁樹脂組成物中の含有割合が、５〜１０重量％となる量が好ましい。
【００３１】
本発明の層間絶縁樹脂組成物は、上記無機フィラーやエラストマーのほかに、上記したノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体であることが望ましく、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されていることが望ましい。
【００３２】
上記イミダゾール硬化剤としては特に限定されるものではないが、２５℃で液状であるイミダゾール硬化剤を用いることが望ましい。粉末では均一混練が難しく、液状の方が均一に混練できるからである。
このような液状イミダゾール硬化剤としては、例えば、１−ベンジル−２−メチルイミダゾール（四国化成社製、１Ｂ２ＭＺ）、１−シアノエチル−２−エチル−４−メチルイミダゾール（四国化成社製、２Ｅ４ＭＺ−ＣＮ）、４−メチルー２−エチルイミダゾール（四国化成社製、２Ｅ４ＭＺ）などが挙げられる。
【００３３】
上記グリコールエーテル系溶剤としては、例えば、下記の一般式（１）に示す化学構造を有するものが望ましく、具体的には、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）およびトリエチレングリコールジメチルエーテル（ＤＭＴＧ）から選ばれる少なくとも１種を用いることがより望ましい。これらの溶剤は、３０〜５０℃程度の加温により重合開始剤であるベンゾフェノン、ミヒラーケトン、エチルアミノベンゾフェノンを完全に溶解させることができるからである。
ＣＨ3Ｏ−（ＣＨ2ＣＨ2Ｏ）ｎ−ＣＨ3・・・・（１）
（上記式中、ｎは１〜５の整数である。）
【００３４】
この層間絶縁層を構成する樹脂または樹脂の複合体の線膨張係数は、６０×１０-6〜８０×１０-6Ｋ-1と高いが、この層中に上記無機フィラーを含有させることにより、線膨張係数を４０〜５０×１０-6Ｋ-1程度まで低下させることができる。
【００３５】
請求項４では、請求項１〜請求項３において、前記半導体素子のダイパッド上に、層間絶縁層のバイアホールへ接続するためのトランジション層が形成され、該トランジション層は、少なくとも２層以上であることを技術的特徴とする。
【００３６】
本発明で定義されるトランジション層について説明する。
トランジション層は、半導体素子であるＩＣチップと導体層と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。
【００３７】
ＩＣチップのダイパッドにトランジション層を設ける理由は次の通りである。ＩＣチップのダイパッドは、２０〜６０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。このため、ＩＣチップのダイパッド上に２０μｍよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。
【００３８】
場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００３９】
ＩＣチップの全面に蒸着、スパッタリング、無電解めっきなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
【００４０】
第１薄膜層により、ダイパッドの被覆を行い、トランジション層とＩＣチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、銅、クロム、ニッケル、チタンを用いることが、金属との密着性やよく、また、界面への湿分の侵入を防ぐために望ましい。また、ダイパッドが銅から成る場合は、第１薄膜層には銅が最適である。
【００４１】
第１薄膜層上に、第２薄膜層を設けることもできる。その金属としてはニッケル、銅、金、銀などがある。特に、ダイパッドが銅からなる場合は、第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。電気特性、経済性、また、ダイパッドが銅からなり、後程で形成される厚付け層は主に銅であることから、第２薄膜層には銅を用いるとよい。
【００４２】
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５．０μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５．０μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。特に、ダイパッドが銅からなる場合は、銅が最適である。
【００４３】
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、トランジション層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
【００４４】
その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのダイパッド上にトランジション層を形成させる。
【００４５】
また、上記トランジション層の製造方法以外にも、ＩＣチップ上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのダイパッド上にトランジション層を形成させることもできる。
【００４６】
【発明の実施の形態】
以下、本発明の実施例について図を参照して説明する。
先ず、本発明の第１実施例に係る半導体チップを構成するチップサイズパッケージ（ＣＳＰ）１０の構成について図９および図１０を参照して説明する。図９は、チップサイズパッケージ１０の断面を示し、図１０は、図９に示すチップサイズパッケージ１０をドータボード等の外部基板２１０に取り付けた状態を示している。
図９に示すようにチップサイズパッケージ１０は、ＩＣチップ２０上に層間樹脂絶縁層５０、層間樹脂絶縁層１５０が配設されてなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、銅めっきポスト１６０が形成されている。
【００４７】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の銅めっきポスト１６０には、図１０に示すように、外部基板２１０等と接続するための半田ボール７６が設けられている。
【００４８】
図９のＸ−Ｘ横断面を図１１（Ａ）に示す。ＩＣチップ２０の中央８０％の図中の領域２０Ｃ内にＣＰＵ、メモリー等を構成する半導体回路が配置されている。第１実施例のチップサイズパッケージ１０では、銅めっきポスト１６０が、ダイパッド３８から外側に向かって配置されている。このため、ウエハ２０と外部基板２１０との線熱膨張率差により、銅めっきポスト１６０へ上下方向の力が加わった際に、銅めっきポスト１６０の側壁からの応力が水平方向に働いても、図１２を参照して上述したチップサイズパッケージのように、複数の銅めっきポスト３６０間で応力が干渉したり、また、チップサイズパッケージ中央部分に集中することがない。更に、銅めっきポスト１６０に発生する応力を外側（側方）へ逃がすことができる。このため、層間絶縁層１５０にクラック、導体回路５８に剥離を発生させることがなくなる。
【００４９】
また、銅めっきポスト１６０が半導体回路が配置されている領域２０Ｃの外側に配置されているため、ウエハ２０とプリント基板２１０との線熱膨張率差により、銅めっきポスト１６０へ上下方向の力が加わった際に、銅めっきポスト１６０からの応力によりウエハ２０上に形成された半導体回路に障害を与えることがない。なお、半導体チップは、チップ中央領域の８０％〜９５％に半導体回路が配置されているのが好適である。
【００５０】
図９の平面図を図１１（Ｂ）に示す。第１実施例のチップサイズパッケージ１０では、半田ボール７６を小さなＩＣチップ２０の上方から外側に外れた位置に配置してあるため、半田ボール７６相互の絶縁距離が長くなり、短絡等が発生しなくなり接続信頼性が向上する。
【００５１】
本実施例のチップサイズパッケージ１０では、層間樹脂絶縁層１５０は、無機フィラーが含有され、線熱膨張係数が、１０ｐｐｍ／℃と外部基板２１０の絶縁層３５０より小さくなるように調整されている。ドータボード等の外部基板２１０は、板状に形成された厚さ８００μｍのガラス布基材エポキシ樹脂であって、その線熱膨張係数は１５ｐｐｍ／℃である。また、ＩＣチップ２０は、シリコンからなり線熱膨張係数は３ｐｐｍ／℃である。第１実施例のチップサイズパッケージ１０では、線熱膨張係数が外部基板２１０の線熱膨張係数より小さく、また、ＩＣチップ２０よりも大きな層間樹脂絶縁層１５０が備えられているため、外部基板２１０とＩＣチップ２０との線熱膨張係数差により発生する応力差を吸収し、チップサイズパッケージ１０と外部基板２１０とを介在する半田ボール７６に大きな応力を加えない。このため、熱サイクルを繰り返し受けた場合でも、半田ボール７６の剥離等が発生することがない。
【００５２】
更に、層間樹脂絶縁層１５０に無機フィラーを含有し、線熱膨張係数が小さくなるように調整されている。熱サイクルを繰り返し受けた場合でも、層間樹脂絶縁層１５０の伸縮が抑制され、生じる応力が小さくて済む。これにより、層間樹脂絶縁層１５０でのクラックの発生を防止でき、接続信頼性を高めることができる。
【００５３】
また、本実施例のチップサイズパッケージ１０では、層間樹脂絶縁層１５０に無機フィラーと共にエラストマーからなる樹脂を配合されている。エラストマー自身が柔軟性、反発弾性に富んでいるため、層間樹脂絶縁層１５０が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラック、剥離を防止することができる。上記エラストマー成分は、上記層間絶縁層の硬化後に海島構造となるようにミクロ相分離していおり、その応力に起因するクラック、剥離を防止することができる。
【００５４】
また、本実施例のチップサイズパッケージ１０では、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層３８によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００５５】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００５６】
引き続き、図９に示すチップサイズパッケージ１０の製造方法について図１〜図９を参照して説明する。
先ず、ＩＣチップ２０の製造工程について説明する。本発明の第１実施例に係る半導体素子（ＩＣチップ）の構成について、半導体素子２０の断面を示す図３（Ａ）、及び、平面図を示す図４（Ｂ）を参照して説明する。
【００５７】
図３（Ｂ）に示すように半導体素子２０の上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、保護膜２４が被覆され、該ダイパッド２２には、保護膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなるトランジション層３８が形成されている。トランジション層３８は、薄膜層３３と厚付け層３７とからなる。いいかえると、２層以上の金属層で形成されている。
【００５８】
引き続き、図３（Ｂ）を参照して上述した半導体素子の製造方法について、図１〜図４を参照して説明する。
【００５９】
（１）先ず、図１（Ａ）に示すシリコンウエハー２０Ａに、定法により配線２１及びダイパッド２２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、保護膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１（Ｃ）参照）。
【００６０】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図２（Ａ）参照）。その厚みは、０．００１〜２．０μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から、選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。第１実施例では、薄膜層３３は、スパッタによってクロムで形成されている。クロムは、金属との密着性がよく、湿分の侵入を抑えることができる。また、クロム層の上に銅をスパッタで施してもよい。クロム、銅の２層を真空チャンバー内で連続して形成してもよい。このとき、クロム０．０５−０．１μｍ、銅０．５μｍ程度の厚みである。
【００６１】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。トランジション層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、レジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図２（Ｂ）参照）。形成されるメッキの種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第１実施例では、銅を用いる。その厚みは１〜２０μｍの範囲で行うのがよい。
【００６２】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図２（Ｃ）参照）。
【００６３】
（６）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００６４】
（７）最後に、トランジション層３８が形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割して半導体素子２０を形成する（図３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参照）。その後、必要に応じて、分割された半導体素子２０の動作確認や電気検査を行なってもよい。半導体素子２０は、ダイパッド２２よりも大きなトランジション層３８が形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００６５】
上述した第１実施例では、薄膜層３３がクロムにより形成されたが、薄膜層３３をチタンにより形成することもできる。チタンは、蒸着かスパッタによって施される。チタンは、金属との密着性がよく、湿分の侵入を抑えることができる。
【００６６】
上述した第１実施例では、薄膜層３３がクロムにより形成されたが、薄膜層をスズ、亜鉛、コバルトにより形成することもできる。更に、薄膜層をニッケルにより形成することもできる。ニッケルはスパッタにより形成する。ニッケルは、金属との密着性がよく、湿分の侵入を抑えることができる。なお、薄膜層の上に、更に銅を積層してもよい。
【００６７】
Ｂ．チップサイズパッケージの製造工程
引き続き、図９を参照して上述したチップサイズパッケージの製造方法について、図５〜図８を参照して説明する。
【００６８】
（１）先ず、図５（Ａ）に示す前述した第１実施例および第２改変例の製造工程によって、トランジション層３８が配設されたＩＣチップ２０に、後述する硬化性樹脂フィルムを張り付けることにより、層間樹脂絶縁層５０を設ける（図５（Ｂ）参照）。
【００６９】
（２）引き続き、波長１０．４μｍのＣＯ2ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図５（Ｃ）参照）。液温６０℃の過マンガン酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸などの酸化剤を用いて樹脂残さを除去したが、酸素プラズマなどやコロナ処理を用いてデスミア処理を行うことも可能である。
【００７０】
（３）次に、過マンガン酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図５（Ｄ）参照）。粗化面は、０．０５〜５μｍの間が望ましい。
【００７１】
（４）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける。金属層５２は、無電解めっきによって形成させた。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設けた（図６（Ａ）参照）。その一例として、
３４℃の液温度で４０分間浸漬させた。
【００７２】
めっきの代わりに、日本真空技術株式会社製のＳＶ―４５４０を用い、Ｎｉ−Ｃｕ合金をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ−Ｃｕ合金５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されたＮｉ−Ｃｕ合金層５２の厚さは０．２μｍである。
【００７３】
（５）上記処理を終えたＩＣチップ２０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、以下の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図６（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００７４】
【００７５】
（６）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図６（Ｃ）参照）。
【００７６】
（７）次に、バイアホール６０が設けられた層間樹脂絶縁層５０上に、後述する硬化性樹脂フィルムを積層する。この後、温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、硬化させることによって層間樹脂絶縁層１５０を形成する（図６（Ｄ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００７７】
本実施例の層間樹脂絶縁層１５０は、前述したように無機フィラーを含むため、線膨張係数が小さく、また、エラストマーを含むため応力を吸収することができる。
【００７８】
（８）次いで、例えば、ＣＯ2ガスレーザによって、パルスエネルギー２．０〜１０．０ｍＪ、パルス幅１〜１００μｓ、パルス間隔０．５ｍｓ以上、ショット数３〜５０の条件で、層間樹脂絶縁層１５０から導体回路５８に至る銅めっきポスト用開口１４８を形成する（図７（Ａ）参照）。この後、銅めっきポスト用開口１４８内に残留する樹脂をデスミア処理により除去する。ここでは、デスミア処理により樹脂残さを除去したが、過マンガン酸などの酸化剤を用いて樹脂残さを除去することも可能である。
【００７９】
（９）次に、（３）と同様にして、過マンガン酸で層間樹脂絶縁層１５０の表面および銅めっきポスト用開口１４８を粗化し、粗化面１５０α、１４８αを形成する（図７（Ｂ）参照）。粗化面は、０．０５〜５μｍの間が望ましい。
【００８０】
（１０）粗化面１５０α、１４８αが形成された層間樹脂絶縁層１５０および銅めっきポスト用開口１４８の表面に、無電解めっきにより銅めっき膜１５２を形成する（図７（Ｃ）参照）。予め層間樹脂絶縁層１５０および銅めっきポスト用開口１４８の表層にパラジウム触媒（アトテック製）などを付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層１５２を設けた。その一例として、
３４℃の液温度で４０分間浸漬させた。
【００８１】
（１１）次に、この銅めっき膜１５２上に、例えばスピンコートにより市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト１５４を設ける。次に、以下の条件で電解めっきを施して、電解銅めっき１５６を形成する（図７（Ｄ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００８２】
【００８３】
（１２）めっきレジスト１５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層１５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層１５２と電解銅めっき１５６からなる銅めっきポスト１６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面１６０αを形成する（図８（Ａ）参照）。
【００８４】
（１３）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。
【００８５】
（１４）次に、層間樹脂絶縁層１５０上に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図８（Ｂ）参照）。また、市販のソルダーレジストを用いてもよい。
【００８６】
（１５）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成したＩＣチップ２０を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、銅めっきポスト１６０に半田パッド７５を形成する（図８（Ｃ）参照）。
【００８７】
（１６）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田ボール７６を形成する。これにより、半田ボール７６を有するチップサイズパッケージ１０を得ることができる（図９参照）。
【００８８】
半田ボール、半田ペーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕなどを用いることができる。もちろん、放射線の低α線タイプの半田ペーストを用いてもよい。
【００８９】
上述した実施例では、層間樹脂絶縁層５０、１５０に硬化性樹脂フィルムを用いた。この樹脂フィルムには、難溶性樹脂（例えば、無機フィラー）、可溶性粒子（例えば、エラストマー）、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００９０】
本発明の製造方法において使用する樹脂は、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００９１】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
ここで、無機フィラーを配合することで、層間樹脂絶縁層の線膨張係数を小さくすることができる。
【００９２】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００９３】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００９４】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００９５】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。さらに、ゴム等のエラストマーを配合することで、層間樹脂絶縁層が応力を吸収することができる。
【００９６】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００９７】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００９８】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００９９】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【０１００】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【０１０１】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【０１０２】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【０１０３】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【０１０４】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【０１０５】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【０１０６】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【０１０７】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りチップサイズパッケージの性能を向上させることができる。
【０１０８】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【０１０９】
【発明の効果】
本発明では、接続部（銅めっきポスト）が、ダイパッドから外側に向かって配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストの側壁からの応力が水平方向に働いても、複数の銅めっきポストの応力が干渉したり、また、中央部分に集中することがない。更に、銅めっきポストに発生する応力を外側（側方）へ逃がすことができる。このため、層間絶縁層にクラック、導体回路に剥離を発生させることがなくなる。
【０１１０】
請求項３では、接続部（銅めっきポスト）が半導体回路の外側に配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストからの応力によりウエハ上に形成された半導体回路に障害を与えることがない。
【０１１１】
請求項４では、導体素子であるＩＣチップと導体層と直接接続を取るために設けられた中間の仲介層であるトランジション層が、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせる。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図３】（Ａ）、（Ｂ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図４】（Ａ）は、本発明の第１実施例に係るシリコンウエハーの平面図であり、（Ｂ）は、個片化された半導体素子の平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図９】本発明の第１実施例に係るチップサイズパッケージの断面図である。
【図１０】本発明の第１実施例に係るチップサイズパッケージを外部基板に取り付けた状態の断面図である。
【図１１】（Ａ）は図９に示すチップサイズパッケージのＸ−Ｘ横断面図であり、（Ｂ）は図９に示すチップサイズパッケージの平面図である。
【図１２】従来のチップサイズパッケージの断面図である。
【符号の説明】
２０ ＩＣチップ（半導体素子）
２０Ａ ウエハ
２０Ｃ 領域
２２ ダイパッド
２４ 保護膜
３３ 薄膜層
３６ 薄膜層
３７ 厚付け層
３８ トランジション層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７６ 半田ボール（接続部）
１５０ 層間樹脂絶縁層
１６０ 銅めっきポスト
２１０ 外部基板
【発明の属する技術分野】
本発明は、半導体素子上に直接配線を配設して成る半導体チップに関するものである。
【０００２】
【従来の技術】
半導体チップの技術分野においては、更なる高密度化を図るために、小型化チップの開発が進められている。そのような技術の一つに、チップサイズパッケージ（ＣＳＰ）がある。このＣＳＰにおいては、半導体チップの一面側に形成された半田ボールを介して、半導体チップとプリント基板とを接続する構造が採用されている。
【０００３】
ところで、半導体チップに使用されるシリコンウエハの線熱膨張率は３ｐｐｍ／℃程度であるのに対し、プリント基板に通常使用されるガラスエポキシ基板の線熱膨張率は１５ｐｐｍ／℃程度である。このため、実装後に半導体チップが作動して熱サイクルを繰り返し受けると、半導体チップとプリント基板との接合部分に、両者の線熱膨張率の相違に起因する応力が生じる。この熱応力により、半導体チップおよびプリント基板の接続パッドと半田ボールとの間に剥離が生じてしまう場合がある。
【０００４】
この問題を解決するために、ウエハの表面に柔軟性のある樹脂絶縁層を備えた構造が提案されている。このものは、図１２に示すように、ウエハ１２０Ａの電極パッド１２２側の表面に、絶縁層３５０が形成され、該絶縁層３５０にバイアホール２６０及び導体回路２５８が形成されている。更に、絶縁層３５０の上層に例えばエポキシ樹脂等からなる樹脂絶縁層４５０が形成され、この樹脂絶縁層４５０に、導体回路２５８に接続される銅めっきポスト３６０が形成され、この銅めっきポスト３６０上に半田ボール１７６が形成されている。そして、半田ボール１７６を介してプリント配線板３１０のパッド３１２に接続される。このような構造では、絶縁層４５０と銅めっきポスト３６０とによって、シリコンからなるＩＣチップ１２０と樹脂から成るプリント基板３１０との線熱膨張率差から生じる応力を吸収することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、銅めっきポスト３６０は、金属である銅をめっき充填してなるので、外部から加わった応力を内部へ吸収することがない。このため、ウエハ１２０Ａとプリント基板３１０との線熱膨張率差により、銅めっきポスト３６０へ図１２中の上下方向の力が加わった際に、銅めっきポスト３６０の側壁からの応力が水平方向に働き、樹脂絶縁層４５０にクラックを生じさせ、また、銅めっきポスト３６０と導体回路２５８との間で剥離が生じることがあった。
【０００６】
また、銅めっきポスト３６０からの応力によりウエハ１２０Ａ上に形成された半導体回路に障害を与えることがあった。
【０００７】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、クラックを防止でき、接続信頼性を確保できる半導体チップを提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために請求項１は、ダイパッドを有する半導体素子上に、層間絶縁層が設けられ、該層間絶縁層上に絶縁層が設けられ、層間絶縁層を介して該ダイパッドに接続する銅めっきから成るバイアホール導体が形成され、該層間絶縁層上にバイアホール導体と接続する導体回路が形成され、該導体回路に接続する絶縁層に形成された柱状の導電ポストからなる接続部により外部基板へ接続される半導体チップにおいて、
前記接続部が、ダイパッドから外側に向かって配置され、
前記半導体素子のダイパッド上に、該ダイパッドを被覆する絶縁層の開口を介し、層間絶縁層のバイアホール導体へ接続するための該ダイパッドよりも大径の仲介層が形成され、
前記仲介層は、前記ダイパッドを被覆して界面の密着性を高める第１薄膜層と、
該第１薄膜層上に形成される電解めっき用リードとなる第２薄膜層と、
該第２薄膜層上に電解銅めっきにより厚付けされる厚付け膜と、からなることを技術的特徴とする。
【００１０】
本発明では、接続部（銅めっきポスト）が、ダイパッドから外側に向かって配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストの側壁からの応力が水平方向に働いても、複数の銅めっきポストの応力が干渉したり、また、中央部分に集中することがない。更に、銅めっきポストに発生する応力を外側（側方）へ逃がすことができる。このため、層間絶縁層にクラック、導体回路に剥離を発生させることがなくなる。
【００１１】
請求項３は、請求項１又は請求項２において、前記半導体チップは、チップ中央領域の８０％〜９５％に半導体回路が配置され、前記接続部が前記中央領域の外側に配置されていることを技術的特徴とする。
【００１２】
請求項３では、接続部（銅めっきポスト）が半導体回路の外側に配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストからの応力によりウエハ上に形成された半導体回路に障害を与えることがない。
【００１３】
なお、導電ポストの配設される層間絶縁層は、無機フィラーを含むことが望ましい。このため、半導体チップが作動して熱サイクルを繰り返し受けた場合でも、層間絶縁層の伸縮を外部基板と同程度、または、更に小さくすることができ、生じる応力が小さくできる。これにより、層間絶縁層のクラックを防止でき、接続信頼性を確保することができる。
【００１４】
上記無機フィラーとしては、特に限定されるものではないが、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等が挙げられる。これらの化合物は、単独で用いてもよく、２種以上を併用してもよい。
【００１５】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられる。
【００１６】
上記カリウム化合物としては、例えば、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、例えば、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、例えば、シリカ、ゼオライト等が挙げられる。
【００１７】
上記無機フィラーの形状としては、特に限定されるものではないが、例えば、球状、楕円球状、多面体状等が挙げられる。このなかでは、先端が尖っているとクラックが発生しやすいことから、球状、楕円球状等が望ましい。
【００１８】
上記無機フィラーの大きさは、最も長い部分の長さ（または直径）が０．１〜５．０μｍの範囲のものが望ましい。０．１μｍ未満では、層間絶縁層が熱膨張した際に発生する内部応力を緩和するのが難しく、熱膨張率が調整できず、５．０μｍを超えると、層間絶縁層自体が硬く脆くなり、また、光硬化や熱硬化を行う際に、無機フィラーが樹脂同士の反応を阻害し、その結果、クラックが発生しやすくなってしまう。このような点から、無機フィラーは、透明のものがより好ましい。
【００１９】
上記無機フィラーとして、ＳｉＯ2を配合する際には、その配合量は、３〜５０重量％の範囲が好ましい。３重量％未満では、層間絶縁層の熱膨張係数が低下せず、一方、５０重量％を超えると解像度が落ちて開口部に異常をきたす。より好ましくは、５〜４０重量％である。
また、層間絶縁層中の無機フィラーの含有割合は、５〜４０重量％が好ましい。無機フィラーを上記含有割合で用いることにより、効果的に層間絶縁層の線膨張係数を低下させることができ、熱膨張により発生する応力を効果的に緩和することができる。
【００２０】
また、導電ポストの配設される層間絶縁層には、エラストマーからなる樹脂を配合することが望ましい。エラストマー自身が柔軟性、反発弾性に富んでいるため、層間絶縁層が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラックを防止することができる。また、上記エラストマー成分は、上記層間絶縁層の硬化後に海島構造となるようにミクロ相分離していることが望ましい。海島構造とすることにより、その応力に起因するクラック、剥離を防止することができる。
【００２１】
本発明で使用されるエラストマーとしては、例えば、天然ゴム、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が挙げられる。特に、応力を充分に緩和することができるのは、熱硬化性樹脂からなるエラストマーである。
上記熱硬化性樹脂からなるエラストマーとしては、例えば、ポリエステル系エラストマー、スチレン系エラストマー、塩化ビニル系エラストマー、フッ素系エラストマー、アミド系エラストマー、オレフィン系エラストマー等が挙げられる。
【００２２】
上記エラストマー成分の形状としては、特に限定されるものではないが、応力を吸収したり、緩和したりする効果に優れることから、球状、楕円球状等が望ましい。
上記エラストマー成分の大きさは、特に限定されるものではないが、最も長い部分の長さ（または直径）が０．５〜１．５μｍの範囲のものが望ましい。上記エラストマー成分の大きさが０．５μｍ未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じ易くなり、１．５μｍを超えると、解像度が落ちるからである。
【００２３】
本発明のプリント配線板において、上記エラストマー成分は、上記層間絶縁層の硬化後に海鳥構造となるようにミクロ相分離していることが望ましい。エラストマー成分をこのように分散させることが、エラストマー成分により応力を吸収したり、緩和したりする効果を得るうえで、最も適しているからである。上記海鳥構造とは、エラストマー成分以外の層間絶縁樹脂組成物からなる「海」の中に、エラストマー成分が「島」状に分散している状態をいう。
【００２４】
上記層間絶縁層中のエラストマー成分の含有割合は、１〜２０重量％が望ましい。上記含有割合が１重量％未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じやすくなり、２０重量％を超えると、解像度が落ちるからである。
【００２５】
本発明のプリント配線板を構成する層間絶縁層は、上記無機フィラー、エラストマーのほかに、例えば、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との複合体等を含有してもよい。このような樹脂層としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー等からなる組成物を重合、硬化させたもの等が挙げられる。
【００２６】
上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類のアクリル酸またはメタクリル酸のエステルなどが挙げられ、市販品としては、日本化薬社製のＲ−６０４、ＰＭ２、ＰＭ２１などが挙げられる。
【００２７】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルを、アクリル酸やメタクリル酸などと反応させたエポキシ樹脂などが挙げられる。
【００２８】
次に、本発明の層間絶縁樹脂組成物について説明する。
本発明の層間絶縁樹脂組成物は、層間絶縁層用樹脂を含むペースト中に無機フィラー及びエラストマーが配合されてなる。
【００２９】
無機フィラーとしては、上述したものを用いることができる。また、その配合量は、形成された層間絶縁層中の含有割合が、５〜２０重量％となる量が好ましい。
【００３０】
上記エラストマー成分としては、上述したものを用いることができる。また、その配合量は、層間絶縁樹脂組成物中の含有割合が、５〜１０重量％となる量が好ましい。
【００３１】
本発明の層間絶縁樹脂組成物は、上記無機フィラーやエラストマーのほかに、上記したノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体であることが望ましく、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されていることが望ましい。
【００３２】
上記イミダゾール硬化剤としては特に限定されるものではないが、２５℃で液状であるイミダゾール硬化剤を用いることが望ましい。粉末では均一混練が難しく、液状の方が均一に混練できるからである。
このような液状イミダゾール硬化剤としては、例えば、１−ベンジル−２−メチルイミダゾール（四国化成社製、１Ｂ２ＭＺ）、１−シアノエチル−２−エチル−４−メチルイミダゾール（四国化成社製、２Ｅ４ＭＺ−ＣＮ）、４−メチルー２−エチルイミダゾール（四国化成社製、２Ｅ４ＭＺ）などが挙げられる。
【００３３】
上記グリコールエーテル系溶剤としては、例えば、下記の一般式（１）に示す化学構造を有するものが望ましく、具体的には、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）およびトリエチレングリコールジメチルエーテル（ＤＭＴＧ）から選ばれる少なくとも１種を用いることがより望ましい。これらの溶剤は、３０〜５０℃程度の加温により重合開始剤であるベンゾフェノン、ミヒラーケトン、エチルアミノベンゾフェノンを完全に溶解させることができるからである。
ＣＨ3Ｏ−（ＣＨ2ＣＨ2Ｏ）ｎ−ＣＨ3・・・・（１）
（上記式中、ｎは１〜５の整数である。）
【００３４】
この層間絶縁層を構成する樹脂または樹脂の複合体の線膨張係数は、６０×１０-6〜８０×１０-6Ｋ-1と高いが、この層中に上記無機フィラーを含有させることにより、線膨張係数を４０〜５０×１０-6Ｋ-1程度まで低下させることができる。
【００３５】
請求項４では、請求項１〜請求項３において、前記半導体素子のダイパッド上に、層間絶縁層のバイアホールへ接続するためのトランジション層が形成され、該トランジション層は、少なくとも２層以上であることを技術的特徴とする。
【００３６】
本発明で定義されるトランジション層について説明する。
トランジション層は、半導体素子であるＩＣチップと導体層と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。
【００３７】
ＩＣチップのダイパッドにトランジション層を設ける理由は次の通りである。ＩＣチップのダイパッドは、２０〜６０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。このため、ＩＣチップのダイパッド上に２０μｍよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。
【００３８】
場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００３９】
ＩＣチップの全面に蒸着、スパッタリング、無電解めっきなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
【００４０】
第１薄膜層により、ダイパッドの被覆を行い、トランジション層とＩＣチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、銅、クロム、ニッケル、チタンを用いることが、金属との密着性やよく、また、界面への湿分の侵入を防ぐために望ましい。また、ダイパッドが銅から成る場合は、第１薄膜層には銅が最適である。
【００４１】
第１薄膜層上に、第２薄膜層を設けることもできる。その金属としてはニッケル、銅、金、銀などがある。特に、ダイパッドが銅からなる場合は、第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。電気特性、経済性、また、ダイパッドが銅からなり、後程で形成される厚付け層は主に銅であることから、第２薄膜層には銅を用いるとよい。
【００４２】
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５．０μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５．０μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。特に、ダイパッドが銅からなる場合は、銅が最適である。
【００４３】
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、トランジション層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
【００４４】
その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのダイパッド上にトランジション層を形成させる。
【００４５】
また、上記トランジション層の製造方法以外にも、ＩＣチップ上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのダイパッド上にトランジション層を形成させることもできる。
【００４６】
【発明の実施の形態】
以下、本発明の実施例について図を参照して説明する。
先ず、本発明の第１実施例に係る半導体チップを構成するチップサイズパッケージ（ＣＳＰ）１０の構成について図９および図１０を参照して説明する。図９は、チップサイズパッケージ１０の断面を示し、図１０は、図９に示すチップサイズパッケージ１０をドータボード等の外部基板２１０に取り付けた状態を示している。
図９に示すようにチップサイズパッケージ１０は、ＩＣチップ２０上に層間樹脂絶縁層５０、層間樹脂絶縁層１５０が配設されてなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、銅めっきポスト１６０が形成されている。
【００４７】
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の銅めっきポスト１６０には、図１０に示すように、外部基板２１０等と接続するための半田ボール７６が設けられている。
【００４８】
図９のＸ−Ｘ横断面を図１１（Ａ）に示す。ＩＣチップ２０の中央８０％の図中の領域２０Ｃ内にＣＰＵ、メモリー等を構成する半導体回路が配置されている。第１実施例のチップサイズパッケージ１０では、銅めっきポスト１６０が、ダイパッド３８から外側に向かって配置されている。このため、ウエハ２０と外部基板２１０との線熱膨張率差により、銅めっきポスト１６０へ上下方向の力が加わった際に、銅めっきポスト１６０の側壁からの応力が水平方向に働いても、図１２を参照して上述したチップサイズパッケージのように、複数の銅めっきポスト３６０間で応力が干渉したり、また、チップサイズパッケージ中央部分に集中することがない。更に、銅めっきポスト１６０に発生する応力を外側（側方）へ逃がすことができる。このため、層間絶縁層１５０にクラック、導体回路５８に剥離を発生させることがなくなる。
【００４９】
また、銅めっきポスト１６０が半導体回路が配置されている領域２０Ｃの外側に配置されているため、ウエハ２０とプリント基板２１０との線熱膨張率差により、銅めっきポスト１６０へ上下方向の力が加わった際に、銅めっきポスト１６０からの応力によりウエハ２０上に形成された半導体回路に障害を与えることがない。なお、半導体チップは、チップ中央領域の８０％〜９５％に半導体回路が配置されているのが好適である。
【００５０】
図９の平面図を図１１（Ｂ）に示す。第１実施例のチップサイズパッケージ１０では、半田ボール７６を小さなＩＣチップ２０の上方から外側に外れた位置に配置してあるため、半田ボール７６相互の絶縁距離が長くなり、短絡等が発生しなくなり接続信頼性が向上する。
【００５１】
本実施例のチップサイズパッケージ１０では、層間樹脂絶縁層１５０は、無機フィラーが含有され、線熱膨張係数が、１０ｐｐｍ／℃と外部基板２１０の絶縁層３５０より小さくなるように調整されている。ドータボード等の外部基板２１０は、板状に形成された厚さ８００μｍのガラス布基材エポキシ樹脂であって、その線熱膨張係数は１５ｐｐｍ／℃である。また、ＩＣチップ２０は、シリコンからなり線熱膨張係数は３ｐｐｍ／℃である。第１実施例のチップサイズパッケージ１０では、線熱膨張係数が外部基板２１０の線熱膨張係数より小さく、また、ＩＣチップ２０よりも大きな層間樹脂絶縁層１５０が備えられているため、外部基板２１０とＩＣチップ２０との線熱膨張係数差により発生する応力差を吸収し、チップサイズパッケージ１０と外部基板２１０とを介在する半田ボール７６に大きな応力を加えない。このため、熱サイクルを繰り返し受けた場合でも、半田ボール７６の剥離等が発生することがない。
【００５２】
更に、層間樹脂絶縁層１５０に無機フィラーを含有し、線熱膨張係数が小さくなるように調整されている。熱サイクルを繰り返し受けた場合でも、層間樹脂絶縁層１５０の伸縮が抑制され、生じる応力が小さくて済む。これにより、層間樹脂絶縁層１５０でのクラックの発生を防止でき、接続信頼性を高めることができる。
【００５３】
また、本実施例のチップサイズパッケージ１０では、層間樹脂絶縁層１５０に無機フィラーと共にエラストマーからなる樹脂を配合されている。エラストマー自身が柔軟性、反発弾性に富んでいるため、層間樹脂絶縁層１５０が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラック、剥離を防止することができる。上記エラストマー成分は、上記層間絶縁層の硬化後に海島構造となるようにミクロ相分離していおり、その応力に起因するクラック、剥離を防止することができる。
【００５４】
また、本実施例のチップサイズパッケージ１０では、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層３８によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００５５】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００５６】
引き続き、図９に示すチップサイズパッケージ１０の製造方法について図１〜図９を参照して説明する。
先ず、ＩＣチップ２０の製造工程について説明する。本発明の第１実施例に係る半導体素子（ＩＣチップ）の構成について、半導体素子２０の断面を示す図３（Ａ）、及び、平面図を示す図４（Ｂ）を参照して説明する。
【００５７】
図３（Ｂ）に示すように半導体素子２０の上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、保護膜２４が被覆され、該ダイパッド２２には、保護膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなるトランジション層３８が形成されている。トランジション層３８は、薄膜層３３と厚付け層３７とからなる。いいかえると、２層以上の金属層で形成されている。
【００５８】
引き続き、図３（Ｂ）を参照して上述した半導体素子の製造方法について、図１〜図４を参照して説明する。
【００５９】
（１）先ず、図１（Ａ）に示すシリコンウエハー２０Ａに、定法により配線２１及びダイパッド２２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、保護膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１（Ｃ）参照）。
【００６０】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図２（Ａ）参照）。その厚みは、０．００１〜２．０μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から、選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。第１実施例では、薄膜層３３は、スパッタによってクロムで形成されている。クロムは、金属との密着性がよく、湿分の侵入を抑えることができる。また、クロム層の上に銅をスパッタで施してもよい。クロム、銅の２層を真空チャンバー内で連続して形成してもよい。このとき、クロム０．０５−０．１μｍ、銅０．５μｍ程度の厚みである。
【００６１】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。トランジション層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、レジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図２（Ｂ）参照）。形成されるメッキの種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第１実施例では、銅を用いる。その厚みは１〜２０μｍの範囲で行うのがよい。
【００６２】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図２（Ｃ）参照）。
【００６３】
（６）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００６４】
（７）最後に、トランジション層３８が形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割して半導体素子２０を形成する（図３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参照）。その後、必要に応じて、分割された半導体素子２０の動作確認や電気検査を行なってもよい。半導体素子２０は、ダイパッド２２よりも大きなトランジション層３８が形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００６５】
上述した第１実施例では、薄膜層３３がクロムにより形成されたが、薄膜層３３をチタンにより形成することもできる。チタンは、蒸着かスパッタによって施される。チタンは、金属との密着性がよく、湿分の侵入を抑えることができる。
【００６６】
上述した第１実施例では、薄膜層３３がクロムにより形成されたが、薄膜層をスズ、亜鉛、コバルトにより形成することもできる。更に、薄膜層をニッケルにより形成することもできる。ニッケルはスパッタにより形成する。ニッケルは、金属との密着性がよく、湿分の侵入を抑えることができる。なお、薄膜層の上に、更に銅を積層してもよい。
【００６７】
Ｂ．チップサイズパッケージの製造工程
引き続き、図９を参照して上述したチップサイズパッケージの製造方法について、図５〜図８を参照して説明する。
【００６８】
（１）先ず、図５（Ａ）に示す前述した第１実施例および第２改変例の製造工程によって、トランジション層３８が配設されたＩＣチップ２０に、後述する硬化性樹脂フィルムを張り付けることにより、層間樹脂絶縁層５０を設ける（図５（Ｂ）参照）。
【００６９】
（２）引き続き、波長１０．４μｍのＣＯ2ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径６０μｍのバイアホール用開口４８を設ける（図５（Ｃ）参照）。液温６０℃の過マンガン酸を用いて、開口４８内の樹脂残りを除去する。ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸などの酸化剤を用いて樹脂残さを除去したが、酸素プラズマなどやコロナ処理を用いてデスミア処理を行うことも可能である。
【００７０】
（３）次に、過マンガン酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図５（Ｄ）参照）。粗化面は、０．０５〜５μｍの間が望ましい。
【００７１】
（４）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける。金属層５２は、無電解めっきによって形成させた。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設けた（図６（Ａ）参照）。その一例として、
【００７２】
めっきの代わりに、日本真空技術株式会社製のＳＶ―４５４０を用い、Ｎｉ−Ｃｕ合金をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ−Ｃｕ合金５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されたＮｉ−Ｃｕ合金層５２の厚さは０．２μｍである。
【００７３】
（５）上記処理を終えたＩＣチップ２０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、以下の条件で電解めっきを施して、厚さ１５μｍの電解めっき膜５６を形成する（図６（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００７４】
（６）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図６（Ｃ）参照）。
【００７６】
（７）次に、バイアホール６０が設けられた層間樹脂絶縁層５０上に、後述する硬化性樹脂フィルムを積層する。この後、温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、硬化させることによって層間樹脂絶縁層１５０を形成する（図６（Ｄ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００７７】
本実施例の層間樹脂絶縁層１５０は、前述したように無機フィラーを含むため、線膨張係数が小さく、また、エラストマーを含むため応力を吸収することができる。
【００７８】
（８）次いで、例えば、ＣＯ2ガスレーザによって、パルスエネルギー２．０〜１０．０ｍＪ、パルス幅１〜１００μｓ、パルス間隔０．５ｍｓ以上、ショット数３〜５０の条件で、層間樹脂絶縁層１５０から導体回路５８に至る銅めっきポスト用開口１４８を形成する（図７（Ａ）参照）。この後、銅めっきポスト用開口１４８内に残留する樹脂をデスミア処理により除去する。ここでは、デスミア処理により樹脂残さを除去したが、過マンガン酸などの酸化剤を用いて樹脂残さを除去することも可能である。
【００７９】
（９）次に、（３）と同様にして、過マンガン酸で層間樹脂絶縁層１５０の表面および銅めっきポスト用開口１４８を粗化し、粗化面１５０α、１４８αを形成する（図７（Ｂ）参照）。粗化面は、０．０５〜５μｍの間が望ましい。
【００８０】
（１０）粗化面１５０α、１４８αが形成された層間樹脂絶縁層１５０および銅めっきポスト用開口１４８の表面に、無電解めっきにより銅めっき膜１５２を形成する（図７（Ｃ）参照）。予め層間樹脂絶縁層１５０および銅めっきポスト用開口１４８の表層にパラジウム触媒（アトテック製）などを付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層１５２を設けた。その一例として、
【００８１】
（１１）次に、この銅めっき膜１５２上に、例えばスピンコートにより市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト１５４を設ける。次に、以下の条件で電解めっきを施して、電解銅めっき１５６を形成する（図７（Ｄ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００８２】
（１２）めっきレジスト１５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層１５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層１５２と電解銅めっき１５６からなる銅めっきポスト１６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面１６０αを形成する（図８（Ａ）参照）。
【００８４】
（１３）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。
【００８５】
（１４）次に、層間樹脂絶縁層１５０上に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図８（Ｂ）参照）。また、市販のソルダーレジストを用いてもよい。
【００８６】
（１５）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成したＩＣチップ２０を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、銅めっきポスト１６０に半田パッド７５を形成する（図８（Ｃ）参照）。
【００８７】
（１６）この後、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田ボール７６を形成する。これにより、半田ボール７６を有するチップサイズパッケージ１０を得ることができる（図９参照）。
【００８８】
半田ボール、半田ペーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕなどを用いることができる。もちろん、放射線の低α線タイプの半田ペーストを用いてもよい。
【００８９】
上述した実施例では、層間樹脂絶縁層５０、１５０に硬化性樹脂フィルムを用いた。この樹脂フィルムには、難溶性樹脂（例えば、無機フィラー）、可溶性粒子（例えば、エラストマー）、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００９０】
本発明の製造方法において使用する樹脂は、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００９１】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
ここで、無機フィラーを配合することで、層間樹脂絶縁層の線膨張係数を小さくすることができる。
【００９２】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００９３】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００９４】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００９５】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。さらに、ゴム等のエラストマーを配合することで、層間樹脂絶縁層が応力を吸収することができる。
【００９６】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００９７】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００９８】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００９９】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【０１００】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【０１０１】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【０１０２】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【０１０３】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【０１０４】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【０１０５】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【０１０６】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【０１０７】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りチップサイズパッケージの性能を向上させることができる。
【０１０８】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【０１０９】
【発明の効果】
本発明では、接続部（銅めっきポスト）が、ダイパッドから外側に向かって配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストの側壁からの応力が水平方向に働いても、複数の銅めっきポストの応力が干渉したり、また、中央部分に集中することがない。更に、銅めっきポストに発生する応力を外側（側方）へ逃がすことができる。このため、層間絶縁層にクラック、導体回路に剥離を発生させることがなくなる。
【０１１０】
請求項３では、接続部（銅めっきポスト）が半導体回路の外側に配置されているため、ウエハとプリント基板との線熱膨張率差により、銅めっきポストへ上下方向の力が加わった際に、銅めっきポストからの応力によりウエハ上に形成された半導体回路に障害を与えることがない。
【０１１１】
請求項４では、導体素子であるＩＣチップと導体層と直接接続を取るために設けられた中間の仲介層であるトランジション層が、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせる。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図３】（Ａ）、（Ｂ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図４】（Ａ）は、本発明の第１実施例に係るシリコンウエハーの平面図であり、（Ｂ）は、個片化された半導体素子の平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図９】本発明の第１実施例に係るチップサイズパッケージの断面図である。
【図１０】本発明の第１実施例に係るチップサイズパッケージを外部基板に取り付けた状態の断面図である。
【図１１】（Ａ）は図９に示すチップサイズパッケージのＸ−Ｘ横断面図であり、（Ｂ）は図９に示すチップサイズパッケージの平面図である。
【図１２】従来のチップサイズパッケージの断面図である。
【符号の説明】
２０ ＩＣチップ（半導体素子）
２０Ａ ウエハ
２０Ｃ 領域
２２ ダイパッド
２４ 保護膜
３３ 薄膜層
３６ 薄膜層
３７ 厚付け層
３８ トランジション層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７６ 半田ボール（接続部）
１５０ 層間樹脂絶縁層
１６０ 銅めっきポスト
２１０ 外部基板
Claims (2)
- ダイパッドを有する半導体素子上に、層間絶縁層が設けられ、該層間絶縁層上に絶縁層が設けられ、層間絶縁層を介して該ダイパッドに接続する銅めっきから成るバイアホール導体が形成され、該層間絶縁層上にバイアホール導体と接続する導体回路が形成され、該導体回路に接続する絶縁層に形成された柱状の導電ポストからなる接続部により外部基板へ接続される半導体チップにおいて、
前記接続部が、ダイパッドから外側に向かって配置され、
前記半導体素子のダイパッド上に、該ダイパッドを被覆する絶縁層の開口を介し、層間絶縁層のバイアホール導体へ接続するための該ダイパッドよりも大径の仲介層が形成され、
前記仲介層は、前記ダイパッドを被覆して界面の密着性を高める第１薄膜層と、
該第１薄膜層上に形成される電解めっき用リードとなる第２薄膜層と、
該第２薄膜層上に電解銅めっきにより厚付けされる厚付け膜と、からなることを特徴とする半導体チップ。 - 前記半導体チップは、チップ中央側の８０％〜９５％の領域に前記バイアホール導体が配置され、前記接続部が前記チップ中央側の８０％〜９５％領域の外側に配置されていることを特徴とする請求項１に記載の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261177A JP4707283B2 (ja) | 2001-08-30 | 2001-08-30 | 半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261177A JP4707283B2 (ja) | 2001-08-30 | 2001-08-30 | 半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068934A JP2003068934A (ja) | 2003-03-07 |
| JP4707283B2 true JP4707283B2 (ja) | 2011-06-22 |
Family
ID=19088258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001261177A Expired - Fee Related JP4707283B2 (ja) | 2001-08-30 | 2001-08-30 | 半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4707283B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894999B2 (ja) * | 2005-11-25 | 2012-03-14 | セイコーエプソン株式会社 | 半導体装置 |
| US8981548B2 (en) | 2007-05-25 | 2015-03-17 | Stats Chippac Ltd. | Integrated circuit package system with relief |
| JP5048420B2 (ja) | 2007-08-17 | 2012-10-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US8970046B2 (en) * | 2011-07-18 | 2015-03-03 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of forming the same |
| KR101936788B1 (ko) * | 2011-07-18 | 2019-01-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP6668771B2 (ja) * | 2016-01-18 | 2020-03-18 | 株式会社村田製作所 | 電子部品 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
| JP2000299406A (ja) * | 1999-04-15 | 2000-10-24 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2001144211A (ja) * | 1999-11-16 | 2001-05-25 | Ibiden Co Ltd | 半導体チップ及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3393800B2 (ja) * | 1997-11-05 | 2003-04-07 | 新光電気工業株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-08-30 JP JP2001261177A patent/JP4707283B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
| JP2000299406A (ja) * | 1999-04-15 | 2000-10-24 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2001144211A (ja) * | 1999-11-16 | 2001-05-25 | Ibiden Co Ltd | 半導体チップ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003068934A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850261B2 (ja) | 半導体チップ | |
| JP4854845B2 (ja) | 多層プリント配線板 | |
| JP4270769B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4869488B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4248157B2 (ja) | 多層プリント配線板 | |
| JP4137389B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4771608B2 (ja) | プリント配線板 | |
| JP4243922B2 (ja) | 多層プリント配線板 | |
| JP4475836B2 (ja) | 半導体素子の製造方法 | |
| JP4707283B2 (ja) | 半導体チップ | |
| JP4854846B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4957638B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP3850262B2 (ja) | 半導体チップ | |
| JP4618919B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4854847B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4108270B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP3850259B2 (ja) | 半導体チップ | |
| JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2003078006A (ja) | 半導体チップおよびその製造方法 | |
| JP4549366B2 (ja) | 多層プリント配線板 | |
| JP4321978B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |