KR20160137546A - 전도성 특징부들이 동일 평면상에 있는 가요성 회로 및 그것을 제조하는 방법 - Google Patents

전도성 특징부들이 동일 평면상에 있는 가요성 회로 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20160137546A
KR20160137546A KR1020167026334A KR20167026334A KR20160137546A KR 20160137546 A KR20160137546 A KR 20160137546A KR 1020167026334 A KR1020167026334 A KR 1020167026334A KR 20167026334 A KR20167026334 A KR 20167026334A KR 20160137546 A KR20160137546 A KR 20160137546A
Authority
KR
South Korea
Prior art keywords
substrate
conductive
flexible
conductive metal
metal layer
Prior art date
Application number
KR1020167026334A
Other languages
English (en)
Inventor
라비 팔라니스와미
알레잔드로 알딘 2세 아그카올리 나라그
동수 이
도미니크 엠 트라바쏘
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20160137546A publication Critical patent/KR20160137546A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

LED가 장착될 수 있는 동일 평면상에 있는 집적 전도성 특징부들을 갖는 가요성 LED 조립체, 및 그러한 LED 조립체를 제조하는 방법이 기술된다. 가요성 LED 조립체는 가요성 중합체 기재, 제1 전도성 특징부, 제2 전도성 특징부 및 LED를 포함한다. 제1 전도성 특징부는 가요성 기재 내에 그리고 가요성 기재의 표면 상에 모두 배치된다. 제2 전도성 특징부는 가요성 기재 내에 그리고 가요성 기재의 표면 상에 모두 배치된다. 제1 전도성 특징부와 제2 전도성 특징부는 그 사이의 홈에 의해 분리된다. LED는 제1 전도성 특징부 및 제2 전도성 특징부 모두 상에 장착되고, 제1 전도성 특징부와 제2 전도성 특징부는 사실상 서로 동일 평면상에 있다.

Description

전도성 특징부들이 동일 평면상에 있는 가요성 회로 및 그것을 제조하는 방법{FLEXIBLE CIRCUITS WITH COPLANAR CONDUCTIVE FEATURES AND METHODS OF MAKING SAME}
본 발명은 LED가 장착될 수 있는 동일 평면상에 있는 집적 전도성 특징부들을 갖는 가요성 LED 조립체, 그러한 LED 조립체를 제조하는 방법에 관한 것이다.
가요성 회로 및 조립체는 프린터, 컴퓨터, 모니터 등과 같은 전자 장비의 다양한 응용에서 접속기로서 흔히 이용된다. 그러한 회로는 가요성 및 공간 절감 모두에서 종래에 이용되는 경성 회로 기판을 능가하는 이점을 제공한다.
LED가 가요성 회로 및 조립체에 부착되면, 부착 기법이 활용될 수 있다. 더 적은 부착 재료(그리고, 그에 따른 더 낮은 비용)를 요구하기 때문에 매력적인 공융 접합(eutectic bonding)을 포함해서, 다양한 입방체(die) 부착 기법이 예컨대, 플립 칩 입방체(flip chip die)를 위해 이용되고 있다. 이러한 유형의 접합은 일반적으로 금과 주석의 금속간 접합에 의해 이루어진다. 그러나, 접합 공정의 장점에도 불구하고, 그것은 공통의 LED가 부착되는 인접한 도체들 사이의 고도의 동일 평면성을 요구한다. 이것이 본 발명의 해결 과제이다.
한 양태에서, 본 발명은 가요성 LED 조립체에 관한 것이다. 가요성 LED 조립체는 가요성 중합체 기재, 제1 전도성 특징부, 제2 전도성 특징부 및 LED를 포함한다. 제1 전도성 특징부는 가요성 기재 내에 그리고 가요성 기재의 표면 상에 또한 모두 배치된다. 제2 전도성 특징부는 가요성 기재 내에 그리고 가요성 기재의 표면 상에 또한 모두 배치된다. 제1 전도성 특징부와 제2 전도성 특징부는 그 사이의 홈에 의해 분리된다. LED는 제1 전도성 특징부 및 제2 전도성 특징부 모두 상에 장착되고, 제1 전도성 특징부와 제2 전도성 특징부는 사실상 서로 동일 평면상에 있다.
다른 한 양태에서, 본 발명은 가요성 LED 조립체를 제조하는 방법에 관한 것이다. 방법은, 제1 기재를 제공하는 단계; 기재의 제1 표면 상에 전도성 금속층을 도포하는 단계; 기재의 제1 표면과 접촉하는 표면의 반대쪽에 있는 전도성 금속층의 표면의 제1 영역들, 및 기재의 제2 표면의 제2 영역들에 레지스트(resist)를 도포하는 단계 - 제1 영역들과 제2 영역들은 측면으로 상이한 표면의 영역들임 -; 포토레지스트(photo-resist)에 의해 덮이지 않은 전도성 금속층의 영역들을 전도성 금속층의 단지 얇은 층만 그러한 영역들에 잔류할 때까지 에칭하는 단계; 기재의 제2 표면의 제2 영역들을 영역들이 전도성 금속층을 노출할 때까지 밀링(milling)하여 기재 내에 바이어(via)들을 생성하는 단계; 제1 영역들 및 제2 영역들에서 레지스트를 제거하는 단계; 전도성 금속층과 동등한 금속인 전도성 금속으로 바이어들을 채우는 단계; 및 앞서 에칭된 영역들에 잔류하는 전도성 금속층의 얇은 층을 제거하는 단계를 포함한다.
또다른 한 양태에서, 본 발명은 가요성 LED 조립체를 제조하는 제2 방법에 관한 것이다. 방법은, 제1 기재를 제공하는 단계; 기재의 제1 표면 상에 전도성 금속층을 도포하는 단계; 기재의 제1 표면과 접촉하는 표면의 반대쪽에 있는 전도성 금속층의 표면 전체, 및 기재의 제2 표면의 전체 표면에 필름 층(film layer)을 도포하는 단계; 전도성 금속층 표면 및 기재의 제2 표면 모두 상의 필름 층의 부분들을 제거하는 단계; 필름 층이 제거된 영역들에서 전도성 금속층의 영역들 위에 추가적 금속 재료를 도포하는 단계; 필름이 제거된 기재의 영역들을 영역들이 전도성 금속층을 노출할 때까지 에칭하여 기재 내에 바이어들을 생성하는 단계; 전도성 금속층 상에 잔류하는 필름을 제거하는 단계; 전도성 금속층과 동등한 금속인 전도성 금속으로 바이어들을 채우는 단계; 및 필름 아래에 배치되어 있는 전도성 금속층의 부분을 바이어들 내의 전도성 금속이 노출될 때까지 에칭하는 단계를 포함한다.
다른 한 양태에서, 본 발명은 물품에 관한 것이다. 물품은 제1 주 표면(major surface) 및 제2 주 표면을 갖는 가요성 유전 중합체를 포함한다. 제1 주 표면은 그 위에 전도성 층을 갖는다. 가요성 유전 중합체 층은 제2 주 표면으로부터 제1 주 표면까지 연장하는 2개의 바이어를 더 포함한다. 2개의 바이어는 전도성 재료를 함유한다. 전도성 층은 발광 반도체 장치를 지지하고 전도성 층에 전기적으로 접속시키도록 구성되는 전기적으로 분리된 제1 부분 및 제2 부분을 포함한다. 최종적으로, 제1 부분과 제2 부분은 사실상 서로 동일 평면상에 있다.
도 1은 본 발명에 따른 가요성 LED 조립체의 횡단면도이다.
도 2는 본 발명에 따른 가요성 LED 조립체의 횡단면도이다.
도 3은 본 발명에 따른 가요성 LED 조립체를 제조하는 방법의 흐름도이다.
도 4는 본 발명에 따른 가요성 LED 조립체를 제조하는 방법의 흐름도이다.
도 5는 본 발명에 따른 가요성 LED 조립체의 횡단면도이다.
도 6은 본 발명에 따른 물품의 횡단면도이다.
도면들은 반드시 축척에 따르는 것은 아니다. 도면들에서 사용되는 유사한 숫자들은 유사한 구성요소들을 지칭한다. 그러나, 주어진 도면에서 구성요소를 지칭하기 위한 숫자의 사용은 동일한 숫자가 붙여진 다른 한 도면에서의 구성요소를 제한하려는 것이 아님을 알 것이다.
아래의 양호한 실시 형태들의 상세한 설명에서, 첨부 도면들에 대한 참조가 이루어지며, 도면들은 본 발명이 실시될 수 있는 구체적 실시 형태들을 예시한다. 예시된 실시 형태들은 본 발명에 따른 모든 실시 형태들을 빠짐 없이 예시하려는 것이 아니다. 다른 실시 형태들이 활용될 수 있고, 본 발명의 범위를 벗어남이 없이 구조적 또는 논리적 변화가 이루어질 수 있음을 알아야 한다. 다음의 상세한 설명은, 그러므로, 제한적 의미로 이루어진 것이 아니고, 본 발명의 범위는 첨부된 청구범위에 의해 정해진다.
달리 나타내지 않는 한, 이 명세서 및 청구범위에서 사용되는 특징부 크기, 양, 및 물리적 특성을 표현하는 모든 숫자들은 모든 경우에 용어 "약"에 의해 수식되는 것으로서 이해되어야 한다. 따라서, 달리 나타내지 않는 한, 전술한 명세서 및 첨부된 청구범위에서 언급하는 수치적 매개변수들은 명세서에서 개시하는 교훈을 활용하는 당업자가 얻고자 원하는 특성에 따라 변할 수 있는 근사치이다.
이 명세서 및 첨부된 청구범위에서 사용될 때, 단수형 관사 "a" "an" 및 "the"는, 내용이 명백하게 달리 나타내지 않는 한, 복수형을 갖는 실시 형태들을 포괄한다. 이 명세서 및 첨부된 청구범위에서 사용될 때, 용어 "또는"은, 내용이 명백하게 달리 나타내지 않는 한, 일반적으로 "및/또는"을 포함하는 의미로 이용된다.
"하위" "상위" "아래" "밑" "위" 및 "상"이 이 명세서에서 사용된다면, 제한되는 것은 아니지만 포함하여, 공간 관련 용어들은 요소(들)의 다른 것에 대한 공간 관계를 기술하는 쉬운 서술로 활용된다. 그러한 공간 관련 용어들은, 도면들에 묘사되고 명세서에서 기술되는 특정한 방위 외에, 사용 또는 작동에서의 장치의 다양한 방위들을 포괄한다. 예를 들어, 도면들에 묘사된 한 객체가 뒤집히거나 또는 젖혀지면, 다른 요소들의 밑 또는 아래라고 미리 기술된 부분들은 그러한 다른 요소들의 위가 될 것이다.
명세서에서 사용될 때, 예를 들어 요소, 구성요소 또는 층이 다른 한 요소, 구성요소 또는 층과 "일치하는 경계면"을 형성하거나, 또는 "상에 있거나", "접속되거나", "연결되거나", "위에 적층되거나" 또는 "접촉하는" 것으로서 기술되면, 그것이 바로 위에 있거나, 직접 접속되거나, 직접 연결되거나, 직접 적층되거나, 직접 접촉하거나, 또는 개입하는 요소들, 구성요소들 또는 층들이 예를 들어 특정한 요소, 구성요소 또는 층 위에 있거나, 접속되거나, 연결되거나 또는 접촉할 수 있다. 예를 들어 요소, 구성요소 또는 층이 다른 한 요소 바로 "위에 있거나", "직접 접속되거나", "직접 연결되거나", 또는 "직접 접촉하는" 것으로 언급되면, 예를 들어 어떤 개입하는 요소들, 구성요소들 또는 층들도 없다.
명세서에서 사용될 때, 용어 "동일 평면상에 있는"은 2개의 요소들의 평면들이 서로 0 마이크로미터 내지 2 마이크로미터 내에 있음을 의미한다.
도 1은 본 발명에 따른 가요성 LED 조립체(100)의 횡단면도이다. 가요성 LED 조립체(100)는 가요성 중합체 기재(102)를 포함한다. 어떤 실시 형태들에서는, 가요성 중합체 기재는 폴리이미드로 이루어질 수 있다. 다른 실시 형태들에서, 가요성 중합체 기재는, 폴리에틸렌 테레프탈레이트 (PET), 액정 중합체, 폴리카보네이트, 폴리에테르 에테르 케톤, 또는 열가소성 중합체를 포함하지만, 제한되지는 않는, 어떤 다른 수의 적절한 가요성 중합체들로든 이루어질 수 있다. 양호한 실시 형태들에서, 가요성 중합체는 유전체일 것이다.
가요성 LED 조립체(100)는 가요성 기재(102) 내에 그리고 가요성 기재의 표면(103) 상에 배치되는 제1 전도성 특징부(104)를 더 포함한다. 가요성 LED 조립체는 가요성 기재(102) 내에 그리고 가요성 기재의 표면(103) 상에 모두 배치되는 제2 전도성 특징부(106)도 포함한다. 제1 전도성 특징부와 제2 전도성 특징부는 일반적으로 동일한 유형의 적절한 전도성 금속으로 제조될 것이다. 양호한 실시 형태에서, 제1 및 제2 전도성 특징부(104 및 106)는 동으로 구성된다. 제1 전도성 특징부와 제2 전도성 특징부는 그 사이에 배치된 홈(105)에 의해 분리된다. LED(108)는 제1 전도성 특징부(104) 및 제2 전도성 특징부(106) 모두 상에 장착된다. 매우 중요하게도, 제1 전도성 특징부와 제2 전도성 특징부는 사실상 서로 동일 평면상에 있다(예컨대, 도 1에 예시된 평면(107)을 참고하라).
한 실시 형태에서, 제1 전도성 특징부(104)는, 가요성 기재(103)의 표면 위로 제1 높이(109)까지 연장하는 부분(110), 및 가요성 기재의 표면 위로 제2 높이(111)까지 연장하는 부분(112)을 갖는다. 예시된 바와 같이, 제2 높이(111)는 제1 높이(109)보다 사실상 더 높다. 제2 높이는 일반적으로 표면(103) 위로 약 30 마이크로미터 내지 약 200 마이크로미터일 수 있다. 제1 높이는 일반적으로 약 0 마이크로미터(즉 표면 위로 전혀 또는 거의 전혀 연장하지 않음) 내지 약 10 마이크로미터의 높이일 수 있다.
마찬가지로, 제2 전도성 특징부(106)는, 가요성 기재(103)의 표면 위로 제3 높이(113)까지 연장하는 부분(114)은 물론이고, 가요성 기재 위로 제4 높이(115)까지 연장하는 부분(116)도 갖는다. 제4 높이는 제3 높이보다 사실상 더 높다. 일반적으로, 제2 전도성 특징부의 제3 높이(113)는 제1 전도성 특징부의 제1 높이(109)와 동일하거나 또는 거의 동일하다. 그래서, 제3 높이는 일반적으로 약 0 마이크로미터(즉 표면 위로 전혀 또는 거의 전혀 연장하지 않음) 내지 약 10 마이크로미터의 높이일 수 있다. 제2 전도성 특징부의 제4 높이(115)는 일반적으로 제1 전도성 특징부의 제2 높이(111)와 동일하거나 또는 거의 동일할 수 있다. 그래서, 제4 높이는 일반적으로 표면(103) 위로 약 30 마이크로미터 내지 약 200 마이크로미터일 수 있다.
다른 한 실시 형태에서, 가요성 LED 조립체는 그것의 표면에 걸쳐 변화하는 높이를 갖지 않을 수 있다. 도 2는 가요성 LED 조립체(200)에 의해 그러한 실시 형태를 예시한다. 이러한 특수한 실시 형태에서, 제1 전도성 특징부(104)는 그것의 상면(121)의 전체에 걸쳐 일정한 높이(120)를 갖는다. 제1 전도성 특징부(104)의 높이(120)는 약 10 마이크로미터 내지 약 50 마이크로미터일 수 있다. 마찬가지로, 제2 전도성 특징부(106)는 그것의 상면(높이가 표면(103)으로부터 측정되는)의 전체에 걸쳐 일정한 높이(122)를 갖는다. 제2 전도성 특징부(122)의 높이는, 양호한 실시 형태들에서, 제1 전도성 특징부(120)의 높이와 동일할 것이다. 도 2는 가요성 LED 조립체에게도 해당할 수 있는 하나의 잠재적 특징부도 예시한다. 제1 전도성 특징부 및 제2 전도성 특징부의 표면(121, 123)의 적어도 일부 상에 반사 코팅(130)이 코팅 또는 다른 방식으로 제공될 수 있다. 도 1에서, 그러한 코팅은 부분(112 및 116)의 측면 및 상면에서 발견될 수도 있다. 한 특수한 실시 형태에서, 반사 코팅은 백색 솔더 마스크(white solder mask)일 수 있다. 대안적으로, 기재(102)는 반사 재료로 제조되고 반사 특성을 가질 수 있다. 백색 폴리이미드 기재가 그러한 특성이 있는 적절한 재료일 수 있다.
도 1 및 도 2의 LED 조립체(100 및 200)에서 예시된 LED(108)는 어떤 적절한 LED 구조일 수 있다. 어떤 실시 형태들에서는, LED는 플립 칩 구조(flip chip construction)(그것의 단순화 형태가 도면들에 예시됨)일 수 있다. 다른 실시 형태들에서, LED는 가로 입방체(lateral die)일 수 있다. 더 일반적으로, LED(108)는 어떤 적합한 유형의 발광 반도체 장치일 수 있다. LED(108)는 적절한 접합 공정을 이용하여 제1 전도성 특징부(104) 및 제2 전도성 특징부(106)에 부착될 수 있다. 그러나, 제1 전도성 특징부와 제2 전도성 특징부의 동일 평면성의 이점은 LED가 제1 전도성 특징부 및 제2 전도성 특징부에 공융 접합되는 경우에 가장 강하게 느껴진다. 동일 평면상에 있는 성질은 LED 칩 접합 금속 패드와 전도성 특징부들 사이의 전기 접촉을 최적화하여 더 낮은 전기 저항을 허용한다. 그것은 2개의 요소들 사이의 물리적 접촉을 더 최적화하여 더 양호한 열전달을 허용한다.
이제, 상술된 것들과 같은 가요성 LED 조립체를 제조하는 방법이 더 상세하게 기술될 것이다. 가요성 LED 조립체를 제조하는 한 방법의 흐름도가 도 3에 제공된다. 방법은 제1 기재(300)를 제공하는 제1 단계를 포함한다. 기재는 폴리이미드 기재, 또는 상술한 다른 가요성 중합체 기재들과 같은 가요성 중합체 기재일 수 있다. 다음 단계에서, 전도성 금속층(310)이 기재의 제1 표면(305) 상에 코팅된다. 전도성 금속층(310)은, 어떤 실시 형태들에서는, 스퍼터링 및 플래시 도금 공정(sputtering and flash plating process)을 이용하여 도포될 수 있다.
그 후, 레지스트(320)가 기재의 제1 표면(305)과 접촉하는 표면(325)의 반대쪽에 있는 표면(315)의 제1 영역(322)에 도포된다. 레지스트는 포토레지스트와 같은 어떤 적절한 레지스트일 수 있다. 레지스트(320)는 기재의 제2 표면(335)의 제2 영역(324)에도 도포된다. 어떤 실시 형태들에서는, 도 3에 예시된 바와 같이, 제1 영역(322)과 제2 영역(324)은 측면으로 상이한 표면의 영역들(즉, 필름 스택(film stack)의 가로 폭을 따라 동일한 거리에 공존하지 않는 영역들)이다.
다음에, 레지스트(320)에 의해 덮이지 않은 전도성 금속층(310)의 영역들은 전도성 금속층(310)의 단지 얇은 층만 그러한 영역들에 잔류할 때까지 에칭된다(예컨대 영역(326)을 참고하라). 레지스트(320)가 포토레지스트이면, 에칭은 포토리소그래피 공정에 의해 달성될 수 있다. 그 후, 기재의 제2 표면(335)의 제2 영역(328)이 금속층(310)이 노출될 때까지 밀링되어, 기재(300) 내에 바이어(340)를 생성한다. 밀링 단계는 화학적 밀링 공정을 이용하여 수행될 수 있다. 이제, 제1 영역(322) 및 제2 영역(324)에서 레지스트(320)가 제거될 수 있다. 다음에, 바이어(340)가 전도성 금속층(310)과 동등한 금속(예컨대 동)인 전도성 금속(350)으로 채워질 수 있다. 최종적으로, 앞서 에칭된 영역들(영역(322)들 사이의 영역들)에 잔류하는 전도성 금속층의 얇은 층이 제거된다. 이러한 얇은 층은 얇은 층을 플래시 에칭하는 것을 비롯한 다수의 적절한 방법에 의해 제거될 수 있다. 이제, 전도성 금속층(310) 및 바이어들 내에 채워진 전도성 금속(350)은 그것들이 서로 접촉하면 일반적인 도체로서 작용한다. 최종 구조에서, 이러한 방법을 이용하는 결과로서, 원래 마스킹된 금속층(310)의 부분들(즉 영역(322)들)은 최종 구조에서 서로 동일 평면상에 있다. 최종 단계로서, LED(360)가 2개의 인접한 도체 상에 배치될 수 있다.
도 4는 가요성 LED 조립체를 제조하는 대안적 방법의 흐름도를 예시한다. 방법은 제1 기재(400)를 제공하는 단계를 포함한다. 다시 말해서, 기재는 폴리이미드, 또는 가요성 중합체 기재(102)와 관련해서 기술된 다른 재료들 중 어느 것과 같은 가요성 중합체 층일 수 있다. 다음에, 전도성 금속층(410)이 기재의 제1 표면 상에 도포된다. 전도성 금속층은 각각이 따로따로 도포되는 서브레이어(sublayer)(410a 및 410b)를 포함할 수 있다. 예를 들어, 제1 전도성 금속 서브레이어(410a)가 기재(400)의 표면 상에 스퍼터 코팅될 수 있고, 그 후 전도성 금속 서브레이어(410b)가 서브레이어(410a)의 상면에 플래시 도금될 수 있다. 이러한 조합은, 그러나, 기재(410)의 제1 표면(405) 상에 전도성 금속층(410)을 도포하는 하나의 단계로서 이해될 수 있다.
다음에, 필름 층(420a)이 기재의 제1 표면(405)과 접촉하는 표면(425)의 반대쪽에 있는 전도성 금속층의 표면(415) 전체에 도포된다. 필름 층(420b)은 기재의 제2 표면(435) 전체에도 도포된다(기재의 제2 표면은 제1 표면의 반대쪽에 있음). 그 후, 기재의 전도성 금속층 표면(415) 및 제2 표면(435) 모두 상의 필름 층(420a 및 420b)의 부분들이 제거된다. 다음에, 추가적 금속 재료(430)가 필름 층이 제거되어 있는 전도성 금속층(410)의 영역들 위에 도포된다. 이러한 영역들은 영역(432)들로서 예시된다.
그 후, 필름(420b)이 제거되어 있는 기재(400)의 영역들은 영역들이 전도성 금속층(410)을 노출할 때까지 에칭되어, 기재(400) 내에 바이어(440)를 생성한다. 다음에, 전도성 금속 상에 잔류하는 필름(420a)이 제거되고, 기재(400) 상에 잔류하는 필름(420b)이 제거된다. 그 후, 바이어(440)가 전도성 금속층(410a 및 410b)(일괄적으로 410)과 동등한 금속인 전도성 금속(450)으로 채워진다. 한 실시 형태에서, 금속층(410)을 위해, 그리고 바이어(440)를 채우기 위해 이용되는 전도성 금속은 동이다. 다음에, 필름 아래에 배치되어 있는 전도성 금속층(412)의 부분은 바이어(440) 내의 전도성 금속이 노출될 때까지 에칭된다. 이러한 에칭 공정은 한 실시 형태에서 플래시 에칭 공정일 수 있다. 임의의 최종 단계로서, LED(460)가 바이어(440) 내에 노출된 전도성 금속에 부착될 수 있다. 상술된 물품에서처럼, LED(460)는 플립 칩 또는 가로 입방체일 수 있다. 공융 접합이 완료되면, LED는 배선 접합에 의해 바이어 내의 전도성 금속에도 부착될 수 있다.
도 5는 LED(560)가 배선 접합(570)에 의해 전기적으로 접속된 가요성 LED 조립체(500)를 예시한다. 이것은 도 1 및 도 2에 예시된 플립 칩 구조에 대한 대안을 제공한다.
대안적 양태에서, 본 발명은, 어떤 LED도 부착되어 있지 않은, 단순하게 물품이라고 이해될 수 있다. 도 6은 그러한 물품(600)을 예시한다. 물품(600)은 전도성 층(610)이 위에 있는 제1 주 표면(603)을 갖는 가요성 유전 중합체 기재(602)를 포함한다. 기재(602)는 기재(102)와 관련해서 상술된 재료들로 이루어질 수 있다. 가요성 유전 기재는 제2 주 표면(605)을 더 가질 수 있다. 추가적으로, 가요성 유전 층은 전도성 재료를 함유하는(그리고, 전도성 층(610)과 동일한 재료, 예컨대 동일 수 있는) 2개의 바이어(640)를 가질 수 있다. 전도성 층은 전기적으로 분리된 제1 및 제2 부분(610a 및 610b)을 포함할 수 있으며, 분리된 부분들은 발광 반도체 장치를 지지하고 전도성 층(610) 및 바이어(640) 내의 전도성 재료와 전기적으로 접속시키도록 구성된다. 제1 및 제2 부분(610a 및 610b)은 사실상 서로 동일 평면상에 있을 수 있다(평면(607)을 참고하라).
다른 실시 형태들에서, 바이어(640) 내의 전도성 재료가 기재(602)와 동일 평면상에 있고, 플립 칩 입방체가 전도성 재료에 접속하고 기재(602)와 동일한 높이로 배치되게 할 수 있도록, 바이어(640) 내의 전도성 재료는 단지 최종 구조에서 존재하는 전도성 재료만일 수 있다.
다음은 본 발명의 예시적 실시 형태들의 목록이다.
실시 형태 1은 가요성 LED 조립체이고, 가요성 LED 조립체는;
가요성 중합체 기재;
가요성 기재 내에 그리고 가요성 기재의 표면 상에 모두 배치되는 제1 전도성 특징부;
가요성 기재 내에 그리고 가요성 기재의 표면 상에 모두 배치되는 제2 전도성 특징부 - 제1 전도성 특징부와 제2 전도성 특징부는 그 사이의 홈에 의해 분리됨 -; 및
제1 전도성 특징부 및 제2 전도성 특징부 모두 상에 장착되는 LED - 제1 전도성 특징부와 제2 전도성 특징부는 사실상 서로 동일 평면상에 있음 - 를 포함한다.
실시 형태 2는 실시 형태 1의 가요성 LED 조립체이고, 가요성 중합체 기재는 폴리이미드를 포함한다.
실시 형태 3은 실시 형태 1의 가요성 LED 조립체이고, 가요성 중합체 기재는 PET, 액정 중합체, 폴리카보네이트, 폴리에테르 에테르 케톤, 또는 열가소성 중합체를 포함한다.
실시 형태 4는 실시 형태 1의 가요성 LED 조립체이고, 제1 전도성 특징부 및 제2 전도성 특징부는 동을 포함한다.
실시 형태 5는 실시 형태 1의 가요성 LED 조립체이고, 제1 전도성 특징부는, 가요성 기재의 표면 위로 제1 높이까지 연장하는 부분, 및 가요성 기재의 표면 위로 제2 높이까지 연장하는 부분을 가지며, 제2 높이는 제1 높이보다 사실상 더 높다.
실시 형태 6은 실시 형태 5의 가요성 LED 조립체이고, 제2 높이는 약 30 마이크로미터 내지 약 200 마이크로미터이다.
실시 형태 7은 실시 형태 5의 가요성 LED 조립체이고, 제1 높이는 약 0 마이크로미터 내지 약 10 마이크로미터이다.
실시 형태 8은 실시 형태 5의 가요성 LED 조립체이고, 제2 전도성 특징부는, 가요성 기재의 표면 위로 제3 높이까지 연장하는 부분, 및 가요성 기재의 표면 위로 제4 높이까지 연장하는 부분을 가지며, 제4 높이는 제3 높이보다 사실상 더 높다.
실시 형태 9는 실시 형태 8의 가요성 LED 조립체이고, 제2 전도성 특징부의 제3 높이는 제1 전도성 특징부의 제1 높이와 동일하거나 또는 거의 동일하다.
실시 형태 10은 실시 형태 8의 가요성 LED 조립체이고, 제2 전도성 특징부의 제4 높이는 제1 전도성 특징부의 제2 높이와 동일하거나 또는 거의 동일하다.
실시 형태 11은 실시 형태 10의 가요성 LED 조립체이고, 제1 전도성 특징부 및 제2 전도성 특징부의 표면의 적어도 일부 상의 반사 코팅을 더 포함한다.
실시 형태 12는 실시 형태 1의 가요성 LED 조립체이고, 제1 전도성 특징부는 그것의 상면의 전체에 걸쳐 일정한 높이를 갖는다.
실시 형태 13은 실시 형태 12의 가요성 LED 조립체이고, 제1 전도성 특징부는 약 10 마이크로미터 내지 약 50 마이크로미터의 일정한 높이를 갖는다.
실시 형태 14는 실시 형태 12의 가요성 LED 조립체이고, 제2 전도성 특징부는 그것의 상면의 전체에 걸쳐 일정한 높이를 가지며, 제2 전도성 특징부의 높이는 제1 전도성 특징부의 높이와 동일하거나 또는 거의 동일하다.
실시 형태 15는 실시 형태 1의 가요성 LED 조립체이고, LED는 플립 칩을 포함한다.
실시 형태 16은 실시 형태 1의 가요성 LED 조립체이고, LED는 가로 입방체를 포함한다.
실시 형태 17은 실시 형태 1의 가요성 LED 조립체이고, LED는 제1 전도성 특징부 및 제2 전도성 특징부에 공융 접합된다.
실시 형태 18은 실시 형태 1의 가요성 LED 조립체이고, 가요성 중합체 기재는 유전체를 포함한다.
실시 형태 19는 가요성 LED 조립체를 제조하는 방법이고, 방법은:
제1 기재를 제공하는 단계,
기재의 제1 표면 상에 전도성 금속층을 도포하는 단계,
기재의 제1 표면과 접촉하는 표면의 반대쪽에 있는 전도성 금속층의 표면의 제1 영역들, 및 기재의 제2 표면의 제2 영역들에 레지스트를 도포하는 단계 - 제1 영역들과 제2 영역들은 측면으로 상이한 표면의 영역들임 -,
포토레지스트에 의해 덮이지 않은 전도성 금속층의 영역들을 전도성 금속층의 단지 얇은 층만 그러한 영역들에 잔류할 때까지 에칭하는 단계,
기재의 제2 표면의 제2 영역들을 영역들이 전도성 금속층을 노출할 때까지 밀링하여 기재 내에 바이어들을 생성하는 단계,
제1 영역들 및 제2 영역들에서 레지스트를 제거하는 단계,
전도성 금속층과 동등한 금속인 전도성 금속으로 바이어들을 채우는 단계, 및
앞서 에칭된 영역들에 잔류하는 전도성 금속층의 얇은 층을 제거하는 단계를 포함한다.
실시 형태 20은 실시 형태 19의 방법이고, 제1 기재는 폴리이미드를 포함한다.
실시 형태 21은 실시 형태 19의 방법이고, 전도성 금속층은 동을 포함한다.
실시 형태 22는 실시 형태 19의 방법이고, 제1 표면의 제1 영역들에 도포되는 레지스트는 포토레지스트이고, 및 에칭 단계는 포토리소그래피 공정을 포함한다.
실시 형태 23은 실시 형태 19의 방법이고, 제2 영역들을 밀링하는 단계는 화학적 밀링 단계를 포함한다.
실시 형태 24는 실시 형태 19의 방법이고, 얇은 층을 제거하는 단계는 얇은 층을 플래시 에칭하는 단계를 포함한다.
실시 형태 25는 실시 형태 19의 방법이고, 원래 마스킹된 금속층의 부분들은 최종 구조에서 서로 동일 평면상에 있다.
실시 형태 26은 실시 형태 19의 방법이고, 전도성 금속층은 스퍼터링 및 플래시 도금 공정을 이용하여 도포된다.
실시 형태 27은 가요성 LED 조립체를 제조하는 방법이고, 방법은:
제1 기재를 제공하는 단계,
기재의 제1 표면 상에 전도성 금속층을 도포하는 단계,
기재의 제1 표면과 접촉하는 표면의 반대쪽에 있는 전도성 금속층의 표면 전체, 및 기재의 제2 표면 전체에 필름 층을 도포하는 단계 - 제2 표면은 제1 표면의 반대쪽임 -,
전도성 금속층 표면 및 기재의 제2 표면 모두 상에서 필름 층의 부분들을 제거하는 단계,
필름 층이 제거된 영역들에서 전도성 금속층의 영역들 위에 추가적 금속 재료를 도포하는 단계,
필름이 제거된 기재의 영역들을 영역들이 전도성 금속층을 노출할 때까지 에칭하여 기재 내에 바이어들을 생성하는 단계,
전도성 금속층 상에 잔류하는 필름을 제거하는 단계,
전도성 금속층과 동등한 금속인 전도성 금속으로 바이어들을 채우는 단계, 및
필름 아래에 배치되어 있는 전도성 금속층의 부분을 바이어들 내의 전도성 금속이 노출될 때까지 에칭하는 단계를 포함한다.
실시 형태 28은 실시 형태 27의 방법이고, 전도성 금속층은 스퍼터링 및 플래시 도금 공정을 이용하여 도포된다.
실시 형태 29는 실시 형태 27의 방법이고, 전도성 금속층, 추가적 금속 재료, 및 바이어 내에 도포되는 전도성 금속은 동을 포함한다.
실시 형태 30은 실시 형태 27의 방법이고, 필름 아래에 배치되어 있는 전도성 금속층의 부분을 에칭하는 단계는 플래시 에칭 공정을 포함한다.
실시 형태 31은 실시 형태 27의 방법이고, 기재는 폴리이미드를 포함한다.
실시 형태 32는 실시 형태 27의 방법이고, 바이어들 내의 노출된 전도성 금속에 LED를 부착하는 단계를 더 포함한다.
실시 형태 33은 실시 형태 32의 방법이고, LED는 플립 칩을 포함한다.
실시 형태 34는 실시 형태 32의 방법이고, LED는 가로 입방체를 포함한다.
실시 형태 35는 실시 형태 32의 방법이고, LED는 배선 접합에 의해 전도성 금속에 부착된다.
실시 형태 36은 물품이고, 물품은:
제1 주 표면 - 그 위에 전도성 층을 가짐 -을 갖고 제2 주 표면을 갖는 가요성 유전 중합체 기재를 포함하며, 가요성 유전 중합체 층은 제2 주 표면으로부터 제1 주 표면까지 연장하는 2개의 바이어를 갖고, 2개의 바이어는 전도성 재료를 함유하며, 전도성 층은 발광 반도체 장치를 지지하고 전도성 층에 전기적으로 접속시키도록 구성되는 전기적으로 분리된 제1 부분 및 제2 부분을 포함하고, 제1 부분과 제2 부분은 사실상 서로 동일 평면상에 있다.
구체적 실시 형태들이 이 명세서에서 예시 및 기술되어 있을지라도, 이 기술분야에서 통상의 기술을 가진 자들은, 본 발명의 범주로부터 벗어남이 없이, 다양한 대안적 및/또는 동등한 구현이 도시 및 기술된 구체적 실시 형태들을 대체할 수 있음을 알 것이다. 이 출원은 이 명세서에서 설명한 구체적 실시 형태들의 어떤 개조 또는 변화든 포함할 것을 의도한다. 그러므로, 본 발명은 오직 청구범위 및 그것의 등가물에 의해서만 한정됨을 의도한다.

Claims (10)

  1. 가요성 LED 조립체로서,
    가요성 중합체 기재;
    가요성 기재 내에 그리고 가요성 기재의 표면 상에 모두 배치되는 제1 전도성 특징부;
    가요성 기재 내에 그리고 가요성 기재의 표면 상에 모두 배치되는 제2 전도성 특징부 - 제1 전도성 특징부와 제2 전도성 특징부는 그 사이의 홈에 의해 분리됨 -; 및
    제1 전도성 특징부 및 제2 전도성 특징부 모두 상에 장착되는 LED - 제1 전도성 특징부와 제2 전도성 특징부는 사실상 서로 동일 평면상에 있음 - 를 포함하는, 가요성 LED 조립체.
  2. 제1항에 있어서, 제1 전도성 특징부는, 가요성 기재의 표면 위로 제1 높이까지 연장하는 부분, 및 가요성 기재의 표면 위로 제2 높이까지 연장하는 부분을 갖고, 제2 높이는 제1 높이보다 사실상 더 높은, 가요성 LED 조립체.
  3. 제2항에 있어서, 제2 높이는 약 30 마이크로미터 내지 약 200 마이크로미터인, 가요성 LED 조립체.
  4. 제2항에 있어서, 제1 높이는 약 0 마이크로미터 내지 약 10 마이크로미터인, 가요성 LED 조립체.
  5. 제2항에 있어서, 제2 전도성 특징부는, 가요성 기재의 표면 위로 제3 높이까지 연장하는 부분, 및 가요성 기재의 표면 위로 제4 높이까지 연장하는 부분을 갖고, 제4 높이는 제3 높이보다 사실상 더 높은, 가요성 LED 조립체.
  6. 제1항에 있어서, 제1 전도성 특징부는 그것의 상면의 전체에 걸쳐 일정한 높이를 갖는, 가요성 LED 조립체.
  7. 제6항에 있어서, 제2 전도성 특징부는 그것의 상면의 전체에 걸쳐 일정한 높이를 갖고, 제2 전도성 특징부의 높이는 제1 전도성 특징부의 높이와 동일하거나 또는 거의 동일한, 가요성 LED 조립체.
  8. 가요성 LED 조립체를 제조하는 방법으로서,
    제1 기재를 제공하는 단계,
    기재의 제1 표면 상에 전도성 금속층을 도포하는 단계,
    기재의 제1 표면과 접촉하는 표면의 반대쪽에 있는 전도성 금속층의 표면의 제1 영역들, 및 기재의 제2 표면의 제2 영역들에 레지스트(resist)를 도포하는 단계 - 제1 영역들과 제2 영역들은 측면으로 상이한 표면의 영역들임 -,
    포토레지스트(photo-resist)에 의해 덮이지 않은 전도성 금속층의 영역들을 전도성 금속층의 단지 얇은 층만 그러한 영역들에 잔류할 때까지 에칭하는 단계,
    기재의 제2 표면의 제2 영역들을 영역들이 전도성 금속층을 노출할 때까지 밀링(milling)하여 기재 내에 바이어(via)들을 생성하는 단계,
    제1 영역들 및 제2 영역들에서 레지스트를 제거하는 단계,
    전도성 금속층과 동등한 금속인 전도성 금속으로 바이어들을 채우는 단계, 및
    앞서 에칭된 영역들에 잔류하는 전도성 금속층의 얇은 층을 제거하는 단계를 포함하는, 방법.
  9. 가요성 LED 조립체를 제조하는 방법으로서,
    제1 기재를 제공하는 단계,
    기재의 제1 표면 상에 전도성 금속층을 도포하는 단계,
    기재의 제1 표면과 접촉하는 표면의 반대쪽에 있는 전도성 금속층의 표면 전체, 및 기재의 제2 표면 전체에 필름 층(film layer)을 도포하는 단계 - 제2 표면은 제1 표면의 반대쪽임 -,
    전도성 금속층 표면 및 기재의 제2 표면 모두 상에서 필름 층의 부분들을 제거하는 단계,
    필름 층이 제거된 영역들에서 전도성 금속층의 영역들 위에 추가적 금속 재료를 도포하는 단계,
    필름이 제거된 기재의 영역들을 영역들이 전도성 금속층을 노출할 때까지 에칭하여 기재 내에 바이어들을 생성하는 단계,
    전도성 금속층 상에 잔류하는 필름을 제거하는 단계,
    전도성 금속층과 동등한 금속인 전도성 금속으로 바이어들을 채우는 단계, 및
    필름 아래에 배치되어 있는 전도성 금속층의 부분을 바이어들 내의 전도성 금속이 노출될 때까지 에칭하는 단계를 포함하는, 방법.
  10. 물품으로서,
    제1 주 표면(major surface) - 그 위에 전도성 층을 가짐 -을 갖고 제2 주 표면을 갖는 가요성 유전 중합체 기재를 포함하며, 가요성 유전 중합체 층은 제2 주 표면으로부터 제1 주 표면까지 연장하는 2개의 바이어를 갖고, 2개의 바이어는 전도성 재료를 함유하며, 전도성 층은 발광 반도체 장치를 지지하고 전도성 층에 전기적으로 접속시키도록 구성되는 전기적으로 분리된 제1 부분 및 제2 부분을 포함하고, 제1 부분과 제2 부분은 사실상 서로 동일 평면상에 있는, 물품.
KR1020167026334A 2014-03-25 2015-03-17 전도성 특징부들이 동일 평면상에 있는 가요성 회로 및 그것을 제조하는 방법 KR20160137546A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461970092P 2014-03-25 2014-03-25
US61/970,092 2014-03-25
PCT/US2015/021023 WO2015148185A1 (en) 2014-03-25 2015-03-17 Flexible circuits with coplanar conductive features and methods of making same

Publications (1)

Publication Number Publication Date
KR20160137546A true KR20160137546A (ko) 2016-11-30

Family

ID=54196235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026334A KR20160137546A (ko) 2014-03-25 2015-03-17 전도성 특징부들이 동일 평면상에 있는 가요성 회로 및 그것을 제조하는 방법

Country Status (7)

Country Link
US (1) US10014456B2 (ko)
EP (1) EP3123530A4 (ko)
JP (1) JP2017509159A (ko)
KR (1) KR20160137546A (ko)
CN (1) CN106104820B (ko)
SG (1) SG11201607935WA (ko)
WO (1) WO2015148185A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017040478A1 (en) * 2015-09-02 2017-03-09 3M Innovative Properties Company Flexible circuits for mounting light emitting semiconductor device
CN108702844B (zh) * 2016-02-18 2021-11-26 3M创新有限公司 用于安装发光装置的多层构造
KR102641336B1 (ko) * 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
CN110828647B (zh) * 2019-11-20 2020-12-18 深圳市乐的美光电股份有限公司 一种柔性led灯串的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049978A (en) 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
JP3743716B2 (ja) 2002-01-11 2006-02-08 松下電器産業株式会社 フレキシブル配線基板及び半導体素子の実装方法
US6933051B2 (en) * 2002-08-17 2005-08-23 3M Innovative Properties Company Flexible electrically conductive film
US7012017B2 (en) 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
US20060131700A1 (en) * 2004-12-22 2006-06-22 David Moses M Flexible electronic circuit articles and methods of making thereof
CN101151741B (zh) * 2005-03-30 2010-06-23 皇家飞利浦电子股份有限公司 柔性led阵列
US7491636B2 (en) 2005-07-19 2009-02-17 Micron Technology, Inc. Methods for forming flexible column die interconnects and resulting structures
US20070120089A1 (en) 2005-11-28 2007-05-31 3M Innovative Properties Company Polymer etchant and method of using same
TWI307178B (en) * 2006-03-24 2009-03-01 Advanced Optoelectronic Tech Package structure of led
US8322882B2 (en) 2010-09-22 2012-12-04 Bridgelux, Inc. Flexible distributed LED-based light source and method for making the same
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
JP2012151191A (ja) 2011-01-17 2012-08-09 Ibiden Co Ltd Ｌｅｄ用配線基板、発光モジュール、ｌｅｄ用配線基板の製造方法、及び発光モジュールの製造方法
KR101931395B1 (ko) 2011-02-18 2018-12-20 쓰리엠 이노베이티브 프로퍼티즈 컴파니 가요성 발광 반도체 디바이스
US9236547B2 (en) 2011-08-17 2016-01-12 3M Innovative Properties Company Two part flexible light emitting semiconductor device
TWI469387B (zh) * 2012-05-16 2015-01-11 Ligitek Electronics Co Ltd 發光模組
US9136441B2 (en) * 2013-03-15 2015-09-15 Grote Industries, Llc Flexible lighting device
KR102098245B1 (ko) * 2014-02-11 2020-04-07 삼성전자 주식회사 광원 패키지 및 그를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20170179351A1 (en) 2017-06-22
EP3123530A4 (en) 2017-08-16
CN106104820B (zh) 2019-04-26
US10014456B2 (en) 2018-07-03
EP3123530A1 (en) 2017-02-01
WO2015148185A1 (en) 2015-10-01
JP2017509159A (ja) 2017-03-30
SG11201607935WA (en) 2016-10-28
CN106104820A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
US11791256B2 (en) Package substrate and method of fabricating the same
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US11145565B2 (en) Method of fabricating a chip package module with improve heat dissipation effect
US20060134826A1 (en) Methods of forming semiconductor packages
CN104253092B (zh) 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法
US11569190B2 (en) Semiconductor structure and manufacturing method thereof
KR20170019408A (ko) Uv 차단성을 갖는 가요성 led 조립체
US20070075405A1 (en) System and method to control signal line capacitance
US10014456B2 (en) Flexible circuits with coplanar conductive features and methods of making same
US10438897B2 (en) Fiducial mark for chip bonding
US10020248B2 (en) Tape for electronic devices with reinforced lead crack
US10840188B2 (en) Semiconductor device
US20160225706A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US10580940B2 (en) Flexible circuits for mounting light emitting semiconductor device
US10090274B2 (en) Flip chip interconnection with reduced current density
KR101022922B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
CN208521923U (zh) 封装基板及包含该封装基板的集成电路封装体
KR101896225B1 (ko) 회로 기판 및 이의 제조 방법