KR101931395B1 - 가요성 발광 반도체 디바이스 - Google Patents

가요성 발광 반도체 디바이스 Download PDF

Info

Publication number
KR101931395B1
KR101931395B1 KR1020137024450A KR20137024450A KR101931395B1 KR 101931395 B1 KR101931395 B1 KR 101931395B1 KR 1020137024450 A KR1020137024450 A KR 1020137024450A KR 20137024450 A KR20137024450 A KR 20137024450A KR 101931395 B1 KR101931395 B1 KR 101931395B1
Authority
KR
South Korea
Prior art keywords
conductive
major surface
layer
conductive layer
cavity
Prior art date
Application number
KR1020137024450A
Other languages
English (en)
Other versions
KR20140004755A (ko
Inventor
라비 팔라니스와미
아로키아라즈 제수도스
알레잔드로 알드린 아그카오일리 2세 나라그
사잉 신 푸
퐁 리앙 탄
웨이 멩 피
앤드류 제이 아우더컬크
저스틴 에이 무니
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20140004755A publication Critical patent/KR20140004755A/ko
Application granted granted Critical
Publication of KR101931395B1 publication Critical patent/KR101931395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Optics & Photonics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

가요성 중합체성 유전체 층은 제1 및 제2 주 표면을 가진다. 제1 주 표면은 그 위에 전도성 층을 가진다. 유전체 층은 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 가진다. 전도성 층은 발광 반도체 디바이스를 지지하고 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 및 제2 부분을 포함한다.

Description

가요성 발광 반도체 디바이스 {FLEXIBLE LIGHT EMITTING SEMICONDUCTOR DEVICE}
본 발명은 가요성 고출력 발광 반도체 디바이스에 관한 것이다.
발광 다이오드(LED)와 레이저 다이오드를 포함하는 통상적인 발광 반도체(LES) 디바이스(LESD), 및 LESD를 수용하는 패키지는 몇몇의 단점을 갖는다. 고출력 LESD는 관리되어야 하는 상당 양의 열을 생성한다. 열 관리는 현재 발광 다이오드의 성능을 제한하는데 있어서 주요한 요인인 열 응력과 열 방출로부터 야기되는 문제점을 처리한다.
일반적으로, LES 디바이스는 통상적으로 디바이스 내부로부터 생성되는 열뿐만 아니라 외부 조명 응용의 경우 일광으로부터의 열의 축적에 의해 손상되기 쉽다. 과도한 열 축적은 LESD에 대한 캡슐화제와 같이 LES 디바이스 내에서 사용되는 물질의 열화를 야기할 수 있다. LESD가 또한 다른 전기 소자(component)를 포함할 수 있는 가요성-회로 라미네이트에 부착될 때, 열 방출 문제점은 상당히 증가한다.
추가로, 통상적인 LES 디바이스 및 패키지는 두꺼워지는 경향이 있으며, 이에 따라 작은 폼 팩터 응용에서 이의 사용이 제한된다. 따라서, 가요성 LES 디바이스 및 패키지의 열 방출 특성을 향상시킬 뿐만 아니라 작은 폼 팩터로 이들의 사용을 허용하기 위하여 이들의 설계를 개선시키는 지속적인 요구가 있다.
본 발명의 하나 이상의 태양은 견고한 가요성 LESD 구조물을 통하여 현재 및 미래의 고출력 LESD 구조물에 대한 비용-효율적인 열 관리 해결방법을 제공한다. 고출력 LESD 어레이의 작동을 위하여 상당 양의 열을 방출시키기 위한 능력이 필요하다. 본 발명의 하나 이상의 실시 형태에 따라서, 열 방출은 가요성 중합체성 유전 기판, 즉 유전 층을 갖는 시스템 내로 LESD를 통합시킴으로써 관리될 수 있다. 보다 나은 열 관리를 달성하기 위하여, LESD는, LESD와 열 전도성 층 사이의 절연체(유전체) 물질의 두께를 제어함으로써 또는 LESD와 열 전도성 층 사이에서 절연체 물질을 완전히 제거함으로써 이들이 열 전도성 층과 근접해 있거나 또는 직접 열 접촉(thermal contact)하도록 배치된다. 본 발명의 적어도 하나의 실시 형태에서, 예컨대, 캐비티(cavity)를 형성하도록 원하는 두께로 유전체 기판을 에칭함으로써, 또는 비아를 형성하도록 유전체 기판을 완전히 관통하는 개구를 생성함으로써, 제어된 제거가 수행된다.
적어도 하나의 태양에서, 본 발명은 제1 및 제2 주 표면을 가지는 가요성 중합체성 유전체 층을 포함하는 용품을 제공한다. 제1 주 표면은 그 위에 전도성 층을 가진다. 유전체 층은 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 가진다. 전도성 층은 발광 반도체 디바이스를 지지하고 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 및 제2 부분을 포함한다.
적어도 하나의 태양에서, 본 발명은 제1 및 제2 주 표면을 가지는 가요성 중합체성 유전체 층을 포함하는 용품을 제공한다. 제1 및 제2 주 표면 각각은 그 위에 전도성 층을 가진다. 제2 주 표면은 그 안에 적어도 하나의 캐비티를 가진다. 적어도 하나의 캐비티는 제2 주 표면 상의 전도성 층에 전기적으로 연결되어 있는 전도성 물질을 포함한다. 제1 주 표면 상의 전도성 층은 발광 반도체 디바이스를 지지하고 제1 주 표면 상의 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 및 제2 부분을 포함한다.
적어도 하나의 태양에서, 본 발명은 제1 전기 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 중합체성 유전체 층을 포함하는 가요성 용품을 제공한다. 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 뻗어 있는 적어도 하나의 캐비티를 가진다. 제1 전기 전도성 층은 캐비티와 실질적으로 정렬되어 있는 전기 전도성 특징부, 및 전기 전도성 특징부에 의해 지지되는 발광 반도체 디바이스를 포함하고 있다.
적어도 하나의 태양에서, 본 발명은 제1 전기 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 중합체성 유전체 층을 포함하는 가요성 용품을 제공한다. 유전체 층은 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 가진다. 제1 전기 전도성 층은 비아와 실질적으로 정렬되어 있는 전기 전도성 특징부, 및 전기 전도성 특징부에 의해 지지되는 발광 반도체 디바이스를 포함하고 있다.
적어도 하나의 태양에서, 본 발명은 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하는 용품을 제공한다. 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 적어도 하나의 캐비티 또는 비아를 가진다. 적어도 하나의 캐비티 또는 비아는 전도성 물질을 포함한다. 제1 전도성 층은 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 특징부, 및 전도성 특징부에 인접하여 배치된 전도성 패드를 포함하고 있다.
적어도 하나의 태양에서, 본 발명은 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하는 용품을 제공한다. 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 적어도 2개의 캐비티 또는 비아를 가진다. 2개의 캐비티 또는 비아는 전도성 물질을 포함한다. 제1 전도성 층은 각각의 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 패드를 포함하고 있다.
본 출원에서 사용되는 바와 같이,
"LES"는 발광 다이오드(들) 및 레이저 다이오드(들)을 포함하는 발광 반도체(들)을 의미하고,
"LESD"는 발광 다이오드 디바이스(들) 및 레이저 다이오드 디바이스(들)을 포함하는 발광 반도체 디바이스(들)을 의미한다. LESD는 베어(bare) LES 다이 구조, 완전 패키지된 LES 구조, 또는 베어 다이보다는 많으나 완전 LES 패키지를 위한 모든 구성요소보다는 적은 구성요소를 포함하는 중간(intermediate) LES 구조일 수 있으며, 따라서 용어 LES와 LESD는 상호 교환적으로 사용될 수 있고 상이한 LES 구조들 중 하나 또는 전부를 나타낼 수 있다. "가요성 LES 디바이스" 또는 "가요성 LESD"라는 용어는 전형적으로 베어 다이 발광 반도체, 패키지화된 LES 구조체, 또는 중간 LES 구조체를 포함하는 가요성 용품을 말한다. 본 발명의 실시 형태에서 사용하기에 적당할 수 있는 유형의 완성된 패키지화된 LES 구조체의 예는 Golden DRAGON LED(독일의 OSRAM Opto Semiconductors GmbH로부터 입수가능함); LUXION LED(미국의 Philips Lumileds Lighting Company로부터 입수가능함); 및 XLAMP LED(미국의 Cree, Inc.로부터 입수가능함)이다.
본 발명의 하나 이상의 실시 형태의 이점은 다음과 같다:
큰 표면적을 가지는 캐비티 또는 비아를 제공함으로써 가요성 기판의 x-y 방향(즉, 길이 및 폭 방향)에서의 우수한 열 방출.
원하는 응용에 따라 가요성 유전체 기판 상의 LESD가 직렬로, 병렬로, 또는 개별적으로 전기적으로 연결될 수 있다.
LESD가 전도성 물질 상에 본딩될 수 있어, 와이어 본딩을 필요로 하지 않고 LESD가 전기적으로 바이어스되게 할 수 있다.
와이어 본딩 문제를 극복하는 최종 패키징에서의 최소화된 수율 손실.
습식 화학, 엑시머 레이저 어블레이션, 및 플라즈마 에칭을 사용하여 유전체 층이 달성될 수 있다.
가요성 유전체 기판은 기판의 양 측면 상에 회로 패턴을 제조하는 것을 용이하게 해준다.
가요성 기판은 LESD 용품에 높은 가요성 및 굽힘성을 제공한다.
와이어 본드 프리 다이(wire bond free die)를 전도성 물질에 본딩하는 직접 다이 부착(direct die attach) 방법은 비교적 큰 접촉 면적으로 인해 향상된 열 방출을 제공한다.
레이저 리프트-오프(laser lift-off) 공정 동안, 가요성 LESD의 가요성 유전체 층이 응력 수용 층으로서 기능할 수 있고, 이 응력 수용 층이 다이의 반도체 층을 온전하게 유지시킨다.
가요성 LES 디바이스가 고출력 LESD에 대해 필요한 우수한 열 방출을 제공한다.
가요성 LES 디바이스는 단일의 가요성 절연층 상에 어레이로서 배선될 수 있다.
형성된 가요성 LES 디바이스는 단순 또는 복합 곡선으로 만곡될 수 있다.
LESD를 갖는 가요성 기판을 사용함에 따라 통상적인 서브마운트(submount)와 연계된 비용을 배제할 수 있다.
얻어진 가요성 LES 디바이스는 현재 및 장래의 고출력 LESD 구조체에 대한 강력하고 비용 효과적인 열 관리 해결 방안을 제공할 수 있다.
개별적인 LESD를 갖는 본 발명의 용품을 사용하는 것은 발광 디바이스의 전체적인 열 저항을 감소시킬 수 있다.
개별적인 LESD를 갖는 본 발명의 용품을 사용하는 것은, 예컨대, 개개의 결함있는 LESD가 비아 또는 캐비티로부터 쉽게 분리 및 제거되고 새로운 LESD로 교체될 수 있다는 점에서, 빠르고 비용 효과적인 수리를 가능하게 해줄 수 있다.
전도성 물질을 포함하는 본 발명의 비아 및 캐비티는 우수한 Z-축 열 전도성을 제공한다.
비아 및 캐비티의 크기 및 전도성 층의 표면적이 최적화된 열 저항 값을 제공하도록 조정될 수 있다.
다양한 LESD 전기 접점에 대응하도록 비아 및 캐비티가 설계될 수 있다.
LESD를 갖는 본 발명의 용품의 사용은 종래의 LED 서브마운트와 연관되어 있는 비용을 제거할 수 있다.
본 발명의 상기의 개요는 본 발명의 각각의 개시된 실시 형태 또는 모든 구현 형태를 설명하고자 하는 것은 아니다. 이어지는 도면 및 상세한 설명은 예시적인 실시예를 보다 상세하게 예시한다.
<도 1>
도 1은 본 발명의 일 태양에 따른 가요성 LESD의 예시적인 실시 형태에 대한 개략 단면도.
<도 2>
도 2는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 3>
도 3은 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 4>
도 4는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 5>
도 5는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 6>
도 6은 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 7>
도 7은 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 8>
도 8은 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 9>
도 9는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 10a 내지 도 10c>
도 10a 내지 도 10c는 본 발명의 가요성 LESD에 대한 기판을 제조하는 예시적인 공정의 개략 단면도.
<도 11a 내지 도 11d>
도 11a 내지 도 11d는 본 발명의 가요성 LESD를 제조하는 예시적인 공정의 개략 단면도.
<도 12>
도 12는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태의 개략 단면도.
<도 13a 내지 도 13e>
도 13a 내지 도 13e는 본 발명의 가요성 LESD를 제조하는 예시적인 공정의 개략 단면도.
<도 14>
도 14는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 15>
도 15는 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 16>
도 16은 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 17>
도 17은 본 발명의 일 태양에 따른 가요성 LESD의 다른 예시적인 실시 형태에 대한 개략 단면도.
<도 18a 및 도 18b>
도 18a 및 도 18b는 본 발명의 태양에 따른 가요성 LESD의 예시적인 실시 형태의 개략 단면도.
[발명의 상세한 설명]
하기의 설명에서는, 본 명세서의 일부를 형성하며 몇몇 특정 실시 형태가 예로서 도시되어 있는 첨부 도면을 참조한다. 일반적으로 유사한 도면부호는 다양한 실시 형태에서 유사한 특징부에 대해 사용된다. 달리 지시되지 않는 한, 이들 유사한 특징부는 동일한 물질을 포함할 수 있고, 동일한 속성을 가질 수 있으며, 동일하거나 또는 유사한 기능을 제공할 수 있다. 일 실시 형태에 대해 기재된 추가 또는 선택적 특징부는 또한 적절한 경우 명시적으로 언급되지 않을지라도 다른 실시 형태에 대한 추가 또는 선택적 특징부일 수 있다. 본 발명의 범주 또는 사상으로부터 벗어남이 없이 다른 실시 형태가 고려되고 이루어질 수 있음을 이해하여야 한다. 따라서, 하기의 상세한 설명은 제한적인 의미로 취해져서는 안 된다.
달리 나타내지 않는 한, 본 명세서 및 특허청구범위에서 사용된 특징부의 크기, 양 및 물리적 특성을 표현하는 모든 수는 모든 경우 용어 "약"에 의해 수식되는 것으로 이해되어야 한다. 따라서, 달리 언급하지 않는 한, 전술한 명세서 및 첨부된 특허청구범위에 개시된 수치 파라미터는 본 명세서에 개시된 교시 내용을 이용하여 당업자가 얻고자 하는 원하는 특성에 따라 달라질 수 있는 근사치이다. 종점(end point)에 의한 수치 범위의 사용은 그 범위 내의 모든 수 (예를 들어, 1 내지 5는 1, 1.5, 2, 2.75, 3, 3.80, 4 및 5를 포함함) 및 그 범위 내의 임의의 범위를 포함한다.
달리 나타내지 않는 한, 용어 "코트(coat)", "코팅(coating)", "코팅된(coated)", 등은 스프레이 코팅, 딥 코팅, 충만(flood) 코팅과 같은 특정 타입의 응용 방법으로 제한되지 않으며, 기상 증착(vapor deposition) 방법, 도금 방법, 코팅 방법 등과 같은 증착 방법을 포함하여, 기술된 물질에 대해 적합한 임의의 방법에 의해 증착되는 물질을 지칭할 수 있다. 추가적으로, "상부", "하부", "전면", "후면", "위", "아래" 등과 같은 방향성 용어가 기술되는 도면(들)의 배향에 관련하여 사용된다. 실시 형태의 소자들이 다수의 상이한 배향으로 배치될 수 있기 때문에, 방향적 용어는 예시의 목적으로 사용되며 제한하는 것이 아니다.
본 발명의 적어도 하나의 실시 형태가 도 1에 예시되어 있으며, 도 1은 적어도 하나의 만입부 또는 캐비티(510)를 가지는 가요성 중합체성 유전체 기판(512)을 나타내고 있다. 캐비티(510)는 처음에 벽 및 바닥(517)(도시된 구성에서, 천장으로 간주될 수 있음)에 의해 정의되지만, 그의 벽 및 바닥(517)에 적용되는 층 및 코팅에 의해 추가적으로 정의될 수 있다. (복수형 용어 "캐비티 벽" 이 본 명세서에서 사용될지라도, 이 용어는 또한 원뿔형 또는 원뿔대 형상을 갖는 것들과 같은 단일의 연속적으로 만곡된 벽을 지칭한다) LESD(522)는 플립 칩 다이이다(즉, 다이는 그것이 부착될 때 위아래가 뒤바뀌어 "플립(flip)"된다). 플립 칩 다이는 칩 패드들을 외부 회로에 상호연결하기 위하여 와이어를 사용하지 않는 와이어 본드 프리 다이의 일종으로 칭해질 수 있다. 플립 칩은 칩 패드 상에 증착된 솔더 범프들을 이용하여 IC 칩들 및 마이크로 전자기계 시스템(MEMS)과 같은 반도체 디바이스들을 외부 회로에 상호연결하기 위한 방법이다. 최종 공정 단계 동안 솔더 범프들이 칩의 상부 면 위의 칩 캐소드 및 애노드 패드들 위에 증착된다. 칩을 외부 회로(예컨대, 회로 보드 또는 다른 칩 또는 웨이퍼)에 실장하기 위하여, 칩은 그것의 전기적 접촉부를 갖는 면이 아래로 향하도록 플립 오버(flip over)되고, 그리고 그것의 패드들이 외부 회로 위의 정합하는 패드들과 정렬하도록 정렬되고, 그리고 그후 상호연결을 완성하기 위하여 솔더가 플로우(flow)된다. 이는 칩이 똑바로(upright) 실장되며 칩 패드들을 외부 회로에 상호연결하기 위하여 와이어들이 사용되는 와이어 본딩과 대조된다. 일부 실시 형태들에서, 플립 칩 다이는 동일 평면 위에 있지 않은 애노드 및 캐소드를 포함한다. 게다가, 2개의 LESD 접점에 대한 전도성 층(520) 상에 위치해 있는 본드 사이트(bond site)가 서로 전기적으로 절연될 필요가 있다. 이것은, 예를 들어, 도 1에 도시된 바와 같이, 전도성 층(520)에 갭(528)을 생성함으로써 행해질 수 있다. 갭(528)은, 예컨대, 에칭 또는 다른 적당한 제거 공정 등에 의해 전도성 층(520)의 일부분을 제거함으로써 생성될 수 있다. 캐비티(510)의 바닥(517)을 형성하는 얇은 유전체 층은, 도 1에 도시된 바와 같이, 연속적일 수 있거나 갭을 또한 가질 수 있다. 도 1에서, 바닥(517)은 유전체 기판(512)의 부분에 의해 형성된다. 캐비티(510)의 벽 및 바닥은 캐비티(510)를 완전히 채우고 있는 전도성 물질(518)을 지지한다. 일부 실시 형태들에서, 전도성 물질(518)는 반사성 코팅과 같은 추가의 층들을 지지할 수 있다. 반사 코팅은 금, 은, 향상된 반사도를 갖는 알루미늄, 고유 반사 유전 물질, 또는 착색된 물질일 수 있다. 전도성 층(519)은 유전체 기판(512)의 하부 표면 상에 위치되고 전도성 층(520)은 유전체 기판(512)의 상부 표면 상에 위치되어 있다. 일부 실시 형태에서, 전도성 층(519)은 전기 전도성 회로를 포함한다. 전도성 층(519)은 바람직하게는 열 전도성이다. 전도성 층(520)은 LESD(522)를 지지하고 있다. 전도성 층(520)은 바람직하게는 전기 전도성이고 선택적으로 열 전도성이다. 일부 실시 형태에서, 전도성 층(520)은 전기 전도성 회로를 포함한다. 전도성 물질(518)는 캐비티(510) 내에 위치되는 전도성 층(519)의 부분을 포함할 수 있거나, 캐비티(510) 내에 증착되는 전도성 층(519)의 부분이 아닌 전도성 물질을 포함할 수 있거나, 또는 둘 모두의 조합을 포함할 수 있다. 전도성 층(519) 및 전도성 층(519)이 아닌 전도성 물질은 동일한 또는 다른 물질을 포함할 수 있다. 예를 들어, 둘 다가 구리일 수 있거나, 상이할 수 있다[예컨대, 전도성 층(519)은 구리일 수 있는 반면, 전도성 물질(518)은 솔더일 수 있다]. 전도성 층(519) 및 전도성 물질(518)이 동일한 물질을 포함하는 경우, 이 둘 사이의 계면이 불분명해질 수 있다. 적어도 일 태양에서, 전도성 층(520)이 전기 전도성 층으로서 기능하는 반면, 전도성 층(519)은 열 싱크(heat sink)로서 기능하여, LESD(522)로부터의 효율적인 열 방산을 용이하게 해준다. 적어도 일 태양에서, 예컨대 플립 칩 다이의 애노드 및 캐소드가 동일 평면 상에 있지 않을 때, 전도성 층(520)의 두께가 플립 칩 다이 본딩을 수용하도록 조절될 수 있다. 플립 칩 다이는 임의의 적합한 공지된 방법에 의해 본딩될 수 있다. 하나의 본드 사이트로부터 물질을 제거하거나 그에 물질을 부가함으로써 이 높이 조절이 달성될 수 있다. 화학적 에칭, 플라즈마 에칭, 집속 이온빔 에칭 및 레이저 어블레이션 등의 공지의 방법에 의해 물질이 제거될 수 있다. 필요한 경우, 동일한 높이로 유지되는 본드 패드가 에칭 공정 동안 포토마스크로 덮여질 수 있다. 전기 도금 등의 방법에 의해 본드 사이트들 중 하나에 물질이 부가될 수 있다. 다시 말하지만, 필요한 경우, 동일한 높이로 유지되는 본드 패드(및 다른 전도성 표면)가 도금 공정 동안 포토마스크로 덮여질 수 있다. 적어도 하나의 태양에서, 캐비티(510)를 전도성 물질(518)로 완전히 채우는 것은 LESD(522) 바로 아래에 열 싱크를 제공하여, LESD(522)로부터의 효과적인 열 방출을 용이하게 해준다.
본 발명의 적어도 일 실시 형태가 도 8에 도시되며, 도 8은 TIM(530)이 전도성 층(519) 위에 배치되어 있는, 도 1에 도시된 가요성 LESD와 유사한 가요성 LESD를 보여준다.
본 발명의 적어도 하나의 실시 형태가 도 2에 예시되어 있으며, 도 2는 적어도 하나의 비아(610)를 가지는 가요성 유전체 기판(612)을 나타내고 있다. 비아(610)는 처음에 벽 및 유전체 기판(612)의 상부 표면 상에 위치해 있는 전도성 층(620)에 의해 정의되지만, 그의 벽 및 비아(610)의 상부 개구 상의 전도성 층(620)의 일부분에 적용되는 층 및 코팅에 의해 추가로 정의될 수 있다. LESD(622)는 전도성 층(620) 상에 위치해 있다. 전도성 층(620) 상에 위치해 있는 본드 사이트는 전도성 층(620)에 있는 갭(628)에 의해 서로 전기적으로 절연되어 있다. LESD(622)는 측방 다이(lateral die)이다 - 즉, 전기 접점이 다이의 하부 상에 있고 실질적으로 동일한 평면 상에 있다 -. 플립 칩 다이와 유사하게, 측방 다이는 칩 패드들을 외부 회로에 상호연결하기 위하여 와이어를 사용하지 않은 와이어 본드 프리 다이의 일종으로서 칭해질 수 있다. 일 태양에서, 플립 칩 다이에서 주 방출 표면이 아래를 향해있는 반면, 측방 다이에서 주 방출 표면은 위를 향해 있다. 결과적으로, 반사성 코팅의 사용이 덜 필수적일 수 있다. 본딩과 관련하여, 플립 칩 다이와 비교하여 측방 다이의 이점은 다양한 본딩 방법들이 사용될 수 있다는 것, 본딩 패드들이 실질적으로 동일 평면 위에 있다는 것, 본딩 패드들이 LED 기판의 뒷면(back side) 위에 있어서 그 결과 방출된 광에 대한 방해물(obstruction)이 없게 된다는 것, 및 효과적인 열 방산을 위한 상대적으로 큰 본드 패드들의 존재를 포함할 수 있다. 본 발명의 태양들에서 사용될 수 있는 측방 다이 구조들의 예들이 미국 특허 공개 제2010/0252840 A1호, 제2010/0155746 A1호, 및 제2011/0084294 A1호에 보여지고 기술된다. 예컨대 플립 칩 본딩 또는 직접 다이 부착 방법과 같은 다양한 방법들이 측방 다이를 본딩하기 위하여 사용될 수 있다. 직접 다이 부착은 다이를 기판에 직접 본딩 및 전기적으로 연결하기 위하여 예컨대, 공융물(eutectic), 전도성 페이스트, 또는 솔더를 사용하여 IC 칩들 및 미세 전자기계 시스템들(MEMS)과 같은 반도체 디바이스들을 외부 회로에 상호연결하기 위한 방법이다. 이 방법은 칩 패드들을 외부 회로에 상호연결하기 위하여 와이어가 사용되는 와이어 본딩에 대조된다. 직접 다이 부착의 예는 금-주석 공융 다이 부착을 포함한다. 일부 실시 형태들에서, 측방 다이는 상이한 크기를 갖는 애노드 및 캐소드를 포함한다. 2개의 LESD 접점에 대한 전도성 층(620) 상에 위치해 있는 본드 사이트는, 예컨대, 애노드 본드 사이트가 애노드의 크기에 대응하고 캐소드 본드 사이트가 캐소드의 크기에 대응하도록 갭(628)을 배치함으로써, 이것에 대처하도록 구성될 수 있다. 측방 다이는 임의의 적합한 공지된 방법에 의해 본딩될 수 있다. 그러한 구성의 예가 도 6에 도시된다.
본 발명의 적어도 하나의 실시 형태가 도 3에 예시되어 있고, 가요성 중합체성 유전체 기판(712)을 포함한다는 점에서 도 1의 실시 형태와 실질적으로 유사하고, 가요성 중합체성 유전체 기판(712)은 그의 상부 표면 상에 있는 전도성 층(720), 그의 하부 표면 상에 있는 전도성 층(719), 및 그 안에서 하부 표면으로부터 상부 표면 쪽으로 뻗어 있는 적어도 하나의 만입부 또는 캐비티(710)를 가진다. 캐비티(710)의 바닥(717)은 유전체 기판(712)의 일부분에 의해 형성된다. 전도성 층(720) 상에 위치해 있는 본드 사이트는 갭(728)에 의해 서로 전기적으로 절연되어 있다. 이 실시 형태에서, 전도성 물질(718)이 캐비티(710)를 완전히 채우지 않는다. 적어도 하나의 태양에서, LESD(722) 바로 아래에 열 싱크를 제공하여 LESD(722)로부터의 효과적인 열 방출을 용이하게 해주기 위해, 감소된 양의 전도성 물질(718)이 TIM(730)과 결합되어 사용될 수 있다. 그러한 구성의 예가 도 5에 도시되어 있다.
본 발명의 적어도 하나의 실시 형태가 도 4에 예시되어 있고, 가요성 중합체성 유전체 기판(812)을 포함한다는 점에서 도 3의 실시 형태와 실질적으로 유사하고, 가요성 중합체성 유전체 기판(812)은 LESD(822)가 위치해 있는 그의 상부 표면 상에 있는 전도성 층(820), 그의 하부 표면 상에 있는 전도성 층(819), 및 그 안에서 하부 표면으로부터 상부 표면 쪽으로 뻗어 있는 적어도 하나의 만입부 또는 캐비티(810)를 가진다. 전도성 층(820) 상에 위치해 있는 본드 사이트는 갭(828)에 의해 서로 전기적으로 절연되어 있고, 전도성 물질(818)이 캐비티(810)를 완전히 채우지 않는다. 이 실시 형태에서, 캐비티(810)의 캐비티 바닥(817)을 형성하는 유전체 기판(812)의 일부분이 또한 갭(826)을 가지며, 캐비티에 증착되어 있는 전도성 물질이 또한 갭(824)을 가지고 있다.
적어도 하나의 태양에서, 전도성 층(820) 내의 갭(828) 및 유전체 기판(812) 내의 갭(826)의 존재는, 구조체의 상부 측면으로부터 전도성 물질(818)의 일부분을 제거함으로써 갭(824)이 형성될 수 있게 해준다.
갭(824, 826, 828)의 존재에 의해 생성되는 것과 같은 층(820, 812, 818)을 통하는 정렬된 개구를 갖는 것은 TIM(830) 또는 임의의 적당한 열 방출 물질이 갭(824, 826, 828) 내에 그리고 캐비티(810) 내에는 물론, LESD(822)에 인접하거나 LESD(822)의 기부 부근에 있도록 전도성 층(820) 상에도 적용될 수 있게 해주며, 따라서 LESD(822)로부터의 효과적인 열 방출을 용이하게 해줄 수 있다. 그러한 구성의 예가 도 7에 도시되어 있다.
본 발명의 적어도 하나의 실시 형태가 도 9에 예시되어 있으며, 도 9는 열 계면 물질(thermal interface material, TIM)(30)로 채워진 적어도 하나의 비아(10)를 가지는 가요성 유전체 층(12)을 나타내고 있다. 비아(10)는 유전체 층(12)을 관통하여 계속 뻗어 있고, 임의의 적당한 형상[예컨대, 원형, 타원형, 직사각형, 구불구불한, 채널, 격자(예컨대, 중첩하는 채널의 연속 패턴에 의해 분리되어 있는 유전체 층의 아일랜드를 형성함) 등]일 수 있다. 예를 들어, 비아가 채널 형상이거나 격자 형상인 경우, TIM(30)의 연속적인 경로가 유전체 층(12)의 외측 경계(outer confines) 내에 위치해 있을 수 있다. 가요성 유전체 층(12)은 제1 및 제2 주 표면을 가진다. 전도성 층(20)은 유전체 층(12)의 제1 주 표면 상에 배치되어 있고, 전기적으로 절연된 전도성 특징부일 수 있는 전도성 특징부(21) - 이 특징부 상에 LESD(22)가 배치되어 있음 - 를 포함하도록 패턴화될 수 있다. LESD(22)가 공융(eutectic), 솔더(플립 칩 실장을 위한 솔더 범프를 포함함), 접착제, 및 용융 본딩 등의 공지된 다이 본딩 방법을 사용하여 전도성 특징부(21)에 직접 또는 간접적으로 부착될 수 있다. LESD(22)는 전도성 범프(25)를 통해 역시 전도성 층(20)에 패턴화되어 있는 전기 전도성 회로에 와이어 본딩될 수 있다. 전도성 범프(25)는 Au, AuSn, AuGe, 또는 다른 적당한 물질을 포함할 수 있다. 일부 실시 형태에서, 패시베이션(passivation) 또는 본딩 층이 하부에 배치된 층에 LESD(22)의 본딩을 돕기 위하여 LESD(22) 아래에 배치된다. 적어도 하나의 실시 형태에서, 전도성 기판(40)은 유전체 층(12)의 제2 주 표면에 인접하여 가요성 LES 디바이스에 부착되며, 그에 의해 비아(10) 내의 TIM(30)과 접촉하게 된다. 전도성 기판(40)은 열 전도성인 임의의 물질일 수 있다. 예를 들어, 전도성 기판은, 예컨대, 구리 또는 알루미늄의 금속 스트립, 열 싱크, 또는 다른 열 전달 또는 열 흡수 물질일 수 있다. 전도성 기판(40)은 열 전도성 접착제를 사용하여 가요성 LES 디바이스에 부착될 수 있다. 전도성 특징부(21), 비아(10) 내의 TIM(30), 및 전도성 기판(40)의 병치(juxtaposition)는 LESD에 의해 발생되는 열의 전도성 기판(40)으로의 효율적인 방출을 가능하게 해준다. 그에 부가하여, 비아(10) 내의 TIM은 본질적으로 비아(10)의 개구 상에 매달려 있는 전도성 특징부(21)에 기계적 지지를 제공할 수 있다.
이 실시 형태에서, 단일의 비아가 기술되어 있지만, 가요성 LES 디바이스는 LESD의 어레이를 포함할 수 있고, 그 중 적어도 하나가 TIM으로 채워진 비아 상에 배치되어 있다.
본 발명의 적어도 하나의 실시 형태에서, UPISEL VT 유전체 층은 캐비티를 갖는 유전체 층을 형성하는 적당한 출발 물질이며, 캐비티가 화학적 에칭에 의해 형성되는 경우에 특히 그렇다. 도 10a 내지 도 10c는 한쪽 측면에서 본 발명의 실시 형태에 따라 에칭된 캐비티를 가지는 전도성 층(20)을 포함하는 구리층(도 10a에서 C로 표시됨)으로 클래딩되어 있는 UPISEL VT 유전체 기판(도 10a에서 D로 표시됨)[일본의 Ube Industries로부터 상표명 UPILEX N 하에서 구매가능한 구조체(도 10a에서 E로 표시됨)]을 나타낸 것이다. 도 10a에 도시된 바와 같이, 가요성 유전체 층(12)을 포함하는 UPISEL VT(도 10a에서 D로 표시됨)는 UPILEX S를 포함하는 코어층(도 10a에서 A로 표시됨) 및 열가소성 폴리이미드(TPPI)를 포함하는 얇은 외부층(도 10a에서 B로 표시됨)으로 구성되어 있다. UPISEL VT는 미국 특허 공개 제2007-0120089-A1호에 보다 상세히 기술되어 있는 KOH/에탄올 아민/에틸렌 글리콜 등의 임의의 적당한 화학물을 사용하여 에칭될 수 있다. 이 에칭제를 사용하면, UPILEX S의 소수성 성질 및 보다 높은 모듈러스(modulus)로 인해 캐비티의 측벽을 아주 매끄럽게 만드는 용해 메커니즘에 의한 에칭이 일어난다. 이 에칭제 제제가 빠르게 에칭하기 때문에, 도 10b에 예시된 바와 같이, 캐비티(10)가 제2 TPPI 층에 도달하기 전에 에칭이 중단될 수 있고, 이어서, UPILEX S 코어의 남아 있는 얇은 층을 제거하기 위해 약 0.7 내지 약 1.0 중량%의 KOH 및 약 3 중량%의 KMnO4를 포함하는 KOH/과망간산칼륨(PPM) 용액(TPPI 층의 효과적인 에칭제는 아님)을 사용하여 차후의 에칭이 수행될 수 있으며, 그로써, 도 10c에 예시된 바와 같이, 캐비티의 닫힌 단부에 얇은 TPPI 층을 남긴다. 도 10c는 또한 클래딩된 구리 전도성 층(20)이 전도성 특징부(21)를 형성하도록 패턴화되어 있는 것을 나타내고 있다.
다른 적당한 에칭제 화학물은 동시 계류 중인 미국 가특허 출원 제61/409791호에 보다 상세히 기술되어 있는 KOH/글리신, 및 KOH/글리신/에틸렌 다이아민 화학물이다. KOH/글리신 에칭제는 느리고 제어된 에칭을 제공하였다. 에틸렌 다이아민을 에칭제 제제에 첨가함으로써 에칭 속도가 증가될 수 있다.
경사진 측벽을 갖는 비아 또는 캐비티를 가지는 본 발명의 실시 형태가 선호될 수 있는데, 그 이유는, 예컨대, 전도성 특징부에 가장 가까운 주어진 유전체 층의 두께 및 주어진 비아 또는 캐비티 직경에 대해, 경사진 측벽을 가지는 비아가 90° 측벽을 가지는 비아보다 더 많은 물질을 포함할 수 있기 때문이다. 예를 들어, 전도성 특징부에 인접한 비아의 개구는 그 전도성 특징부의 크기에 의해 제한될 것이지만, 경사진 비아 측벽을 이용함으로써, 비아의 반대쪽 단부에 있는 개구가 최적의 크기로 확대될 수 있으며, 따라서 비아가 (LESD로부터 보다 많은 열을 방출시키기 위해) 보다 많은 양의 TIM을 포함할 수 있고 이 개구에서의 TIM이 유전체 층 및 TIM으로 채워진 비아에 부착될 수 있는 열 전달 또는 흡수 물질과 보다 효과적으로 접할 수 있는 큰 표면적을 가진다.
도 11a 내지 도 11d는 TIM 물질이 비아 내에 있을 뿐만 아니라 유전체 층의 제2 주 표면 상의 층을 형성하는 본 발명의 일 실시 형태를 제조하는 공정을 나타낸 것이다. 도 11a는 비아(10)가 형성되어 있는 유전체 층(12)을 나타내고 있다. 동 도면은 또한 전도성 특징부(21) 및 전도성 범프(25)를 포함하도록 패턴화되어 있는 전도성 층(20)을 나타내고 있다. 도 11b에서, TIM(30)이 비아(10) 내에 그리고 유전체 층(12)의 제2 주 표면 상의 층으로서 부가되어 있다. 도 11c에서, 전도성 기판(40)이 TIM의 층에 부착되어 있다. 본 발명의 다른 실시 형태에서, TIM(30)은 먼저 전도성 기판(40)에 적용되고, 이어서 유전체 층의 제2 주 표면에 부착되며, 비아(10)를 채우도록 정합(conform)될 수 있다. 도 11d에서, LESD(22)는 전도성 특징부(21) 상에 위치되고 전도성 범프(25)에 와이어 본딩되어 있다. 유전체 층의 제2 표면 상에 TIM의 층을 가지는 본 발명의 실시 형태에서, 인접한 열 전도성 기판과 접촉하고 있는 TIM의 표면적이 최대로 될 수 있고, 이는 LESD(22)로부터의 보다 많고 보다 빠른 열 전달을 가능하게 해줄 수 있다. 그에 부가하여, TIM의 전체 층은 가요성 LES 디바이스에 구조적 지지를 제공할 수 있고, 열 및 본딩 응력에 대응하기 위해 순응성 층으로서 기능하는 것 등의 다른 이점을 제공할 수 있다. 본 발명의 대안의 실시 형태에서, 전도성 기판을 TIM(30)에 적용하는 대신에, 접착제 라이너가 TIM, 상세하게는 접착 특성을 갖는 TIM에 적용될 수 있으며, 따라서 가요성 LES 디바이스가, 나중에, 전도성 물질 또는 열 싱크에 직접 적용될 수 있다. 이 실시 형태는 전도성 물질이 크거나 정지해 있는 경우에 특히 유용할 수 있다. 예를 들어, TIM-코팅된 가요성 LES 디바이스의 시트가 조명 특징부를 생성하기 위해 금속 기둥에 직접 부착될 수 있을 것이다. 게다가, 금속 기둥은 중공일 수 있고 LESD로부터 밖으로 열을 전도시키기 위해 공기가 그를 통해 이동한다.
본 발명의 용품(1002a)의 적어도 하나의 실시 형태가 도 12에 예시되어 있으며, 도 12는 구리 또는 다른 전도성 물질일 수 있는 전도성 물질(1018)로 채워진 적어도 하나의 비아(1010)를 가지는 가요성 유전체 층(1012)을 나타내고 있다. 비아(1010)는 유전체 층(1012)을 관통하여 뻗어 있고, 임의의 적당한 형상[예컨대, 원형, 타원형, 직사각형, 구불구불한, 채널, 격자(예컨대, 중첩하는 채널의 연속 패턴에 의해 분리되어 있는 유전체 층의 아일랜드를 형성함) 등]일 수 있다. 예를 들어, 비아가 채널 형상이거나 격자 형상인 경우, 전도성 물질(1018)의 연속적인 경로가 유전체 층(1012)의 외측 경계 내에 위치해 있을 수 있다. 가요성 유전체 층(1012)은 제1 및 제2 주 표면을 가진다. 전도성 층(1020)은 유전체 층(1012)의 제1 주 표면 상에 배치되어 있고, 전기적으로 절연된 전도성 특징부일 수 있는 전도성 특징부(1021) - 이 특징부 상에 LESD(1022)가 배치되어 있음 - 를 포함하도록 패턴화될 수 있다. LESD(1022)가 공융, 솔더, 접착제, 및 용융 본딩 등의 공지된 다이 본딩 방법을 사용하여 전도성 특징부(1021)에 직접 또는 간접적으로 부착될 수 있다. LESD(1022)는 전도성 패드(1025 및 1027)를 통해 역시 전도성 층(1020)에 패턴화되어 있는 전기 전도성 회로에 와이어 본딩될 수 있다. 전도성 패드(1027)는 Au, AuSn, AuGe, 또는 다른 적당한 물질을 포함할 수 있다. 일부 실시 형태에서, 패시베이션(passivation) 또는 본딩 층이 하부에 배치된 층에 LESD(1022)의 본딩을 돕기 위하여 LESD(1022) 아래에 배치된다. 적어도 하나의 실시 형태에서, 전도성 기판(1030)(도 15)은 유전체 층(1012)의 제2 주 표면에 인접하여 용품에 부착되며, 그에 의해 비아(1010) 내의 전도성 물질(1018)과 접촉하게 된다. 전도성 기판(1030)은 열 전도성인 임의의 물질일 수 있다. 예를 들어, 전도성 기판(1030)은 열 계면 물질(TIM), 예컨대, 구리 또는 알루미늄의 금속 스트립, 열 싱크, 또는 다른 열 전달 또는 열 흡수 물질일 수 있다. 전도성 기판(1030)은 열 전도성 접착제를 사용하여 용품에 부착될 수 있다. 전도성 특징부(1021), 비아(1010) 내의 전도성 물질(1018), 및 전도성 기판(1030)의 병치는 LESD에 의해 발생되는 열의 전도성 기판(1030)으로의 효율적인 방출을 가능하게 해준다. 그에 부가하여, 비아(1010) 내의 전도성 물질은 본질적으로 비아(1010)의 개구 상에 매달려 있는 전도성 특징부(1021)에 기계적 지지를 제공할 수 있다. 본 발명의 대안의 실시 형태에서, 전도성 기판을 전도성 물질(1018)에 적용하는 대신에, 접착제 라이너가 전도성 물질, 상세하게는 접착 특성을 갖는 TIM에 적용될 수 있으며, 따라서 용품이, 나중에, 전도성 기판 또는 열 싱크에 직접 적용될 수 있다.
도 13a 내지 도 13e는 도 12에 예시된 용품(1002a)을 제조하는 방법을 나타낸 것이다. 전도성 층(1020)이 가요성 유전체 층의 제1 측면 상에 적용되고 패턴화되며(도 13a), 이어서 가요성 유전체 층(1012)의 제2 측면으로부터 제1 측면으로 뻗어 있는 비아(1010)가 가요성 유전체 층(1012)에 형성되고(도 13b), 포토레지스트 마스크(1015)가, 비아(1010)에 의해 노출되는 부분을 제외하고, 전도성 층(1020)에 걸쳐 적용되며(도 13c), 예컨대, 비아와 마주하는 전도성 층(1020)의 표면 상에 전도성 물질(1018)을 축적하는 것에 의한 전기 도금 등의 전착에 의해 비아(1010)가 전도성 물질(1030)로 채워지고(도 13d), 포토레지스트 층이 제거된다(도 13e).
도 14는 도 12의 용품의 대안의 실시 형태이다. 도 14의 용품(1002b)은 전도성 패드(1025 및 1027) 아래에 유전체 층(1012)을 통해 뻗어 있고 구리 또는 기타 전도성 물질일 수 있는 전도성 물질(1018)로 채워져 있는 2개의 부가의 비아(1125 및 1127)를 가진다. 이들 비아는 전극 및 열 전달 채널 둘 다로서 기능할 수 있다. 용품이 비아(1125 및 1127) 대신에 캐비티를 가지는 경우, 캐비티가 열 전달 채널로서 기능할 수 있지만, 전극으로서 기능하지는 않는데, 그 이유는 이들이 얇은 유전체 물질 층에 의해 전도성 패드(1025 및 1027)로부터 절연되어 있을 것이기 때문이다.
도 15는 전도성 패드(1025 및 1027) 아래에, 각각, 가요성 유전체 층(1012)을 통해 뻗어 있는 2개의 비아(1625 및 1627)를 가지는 가요성 유전체 층(1012)을 가지는 용품(1002c)의 일 실시 형태를 나타낸 것이다. 비아(1625 및 1627)는 구리 또는 기타 전도성 물질일 수 있는 전도성 물질(1018)로 채워진다. 이들 비아는 전극 및 열 전달 채널 둘 다로서 기능할 수 있다. 용품이 비아(1125 및 1127) 대신에 캐비티를 가지는 경우, 캐비티가 열 전달 채널로서 기능할 수 있지만, 전극으로서 기능하지는 않는데, 그 이유는 이들이 얇은 유전체 물질 층에 의해 전도성 패드(1025 및 1027)로부터 절연되어 있을 것이기 때문이다. 선택적인 열 전도성 기판(1030)이 도 15에 도시되어 있다.
도 16은, 전도성 패드(1025) 아래에 유전체 층(1012)을 통해 뻗어 있는 비아(1625) 및 전도성 패드(1027) 아래에 캐비티(1627')가 있는 것을 제외하고는, 도 15의 것과 유사한 용품(1002d)의 일 실시 형태를 나타낸 것이다. 이 구성에서, 비아(1625)는 전도성 패드(1025)에 전기적으로 연결될 것이고, 캐비티(1627')는 패드(1027)에 전기적으로 연결되지 않을 것이며, 비아(1625) 및 캐비티(1627') 둘 다는 열 전달 채널로서 기능할 것이다.
도 17은, 단지 전도성 패드(1025) 아래에 유전체 층(1012)을 통해 뻗어 있는 비아(1625)가 있는 것을 제외하고는, 도 15 및 도 16의 것과 유사한 용품(1002e)의 일 실시 형태를 나타낸 것이다. 전도성 패드(1027) 아래에 비아나 캐비티가 없다. 선택적인 열 전도성 기판(1030)이 유전체 층(1012)의 제2 표면에 부착될 수 있다.
도 18a 및 도 18b는 캐비티(1010')(도 18a) 또는 비아(1010)(도 18b)가 유전체 층(1012)의 제2 측면으로부터 제1 측면으로 뻗어 있는 용품(1002e 및 1002f)의 실시 형태를 나타낸 것이다. 도 18a는 유전체 층(1012)의 제2 표면 상에 전도성 층(1019)을 포함하고 유전체 층(1012)의 제1 표면 상에 전도성 층(1020)을 포함하고 있다. 전도성 층(1019)은 유전체 층(1012)의 제2 표면 상에 패턴화되어 있고 캐비티(1010') 내로 뻗어 있다. 캐비티(1010')는 부가의 전도성 물질(도시 생략)을 포함할 수 있다. 전도성 층(1020)은 LESD가 부착될 수 있는 전도성 패드(1025 및 1027)를 형성하도록 패턴화된다. 이들 전도성 패드는 캐비티(1010')로부터 전기적으로 절연되어 있다. 도 18b는 유전체 층(1012)의 제2 표면 상에 전도성 층(1019)을 포함하고 유전체 층(1012)의 제1 표면 상에 전도성 층(1020)을 포함하고 있다. 전도성 층(1019)은 유전체 층(1012)의 제2 표면 상에 패턴화되어 있고 비아(1010) 내로 뻗어 있다. 비아(1010)는 유전체 층(1012)을 완전히 관통하여 뻗어 있고 부가의 전도성 물질(도시 생략)을 포함할 수 있다. 전도성 층(1020)은 LESD가 부착될 수 있는 전도성 패드(1025 및 1027)를 형성하도록 패턴화된다.
본 명세서에 기술된 가요성 LESD의 대부분의 예시적인 실시 형태가 당업자가 알 수 있는 약간의 수정을 갖는 와이어 본드 프리 LESD의 사용과 관련되어 있지만, 본 명세서에 기술된 구조가 또한 하나 또는 2개의 전극 모두가 와이어 본딩을 요구하는 LESD에서 사용될 수 있다.
임의의 적합한 TIM이 본 발명의 실시 형태들에서 이용될 수 있다. 실시 형태에 따라, TIM은 가요성 LES 디바이스에 액체, 페이스트, 젤, 고체, 등으로 적용될 수 있다. TIM을 적용하기 위한 적합한 방법은 특정 TIM의 특성들에 의존하나, 정밀 코팅(precision coating), 디스펜싱, 스크린 인쇄, 라미네이션 등을 포함한다.
경화가능 TIM을 경화시키기 위한 적합한 방법은 UV 경화, 열 경화 등을 포함한다.
TIM은, 예컨대 액체, 또는 젤 또는 페이스트와 같은 반-고체(semi-solid)로서 코팅될 수 있거나, 또는 시트 형태로 라미네이트될 수 있다. TIM들의 조합이 사용될 수 있다. 예를 들어, 제1 타입의 TIM이 비아 또는 캐비티 내에 적용될 수 있고 제2 타입의 TIM이 유전체 층의 제2 주 표면에 적용될 수 있는 바, 이는 그것을 제1 타입의 TIM과 접촉하게 할 것이다. 비아 또는 캐비티를 미리 TIM으로 채우는 일 없이 TIM의 시트가 유전체 층의 제2 주 표면에 적용된다면, 시트는 바람직하게는 비아 또는 캐비티를 채우도록 충분히 정합형이거나 재구성가능하다. 예를 들어, 적합한 타입의 시트 물질는, 열을 가함에 따라 경화 전에 비아 또는 캐비티를 채우기에 충분하게 연화될 미경화(uncured) 열경화성(thermoset) 물질일 것이다. 일부 실시 형태들에서, TIM은 또한 접착제-기반(adhesive-based)일 수 있다. 그러한 실시 형태에서, TIM은 일 측면에서 유전체 층의 제2 주 표면에 그리고 다른 측면에서 전도성 기판에 직접 부착될 수 있다. 접착 특성을 갖지 않는 TIM이 열 전도성 접착제를 사용하여 유전체 층의 제2 주 표면 및 전도성 기판 중 하나 또는 이 둘 모두에 적용될 수 있다. 앞에서 언급된 바와 같이, TIM이 유전체 층의 제2 주 표면에 먼저 적용되고 그리고 전도성 기판이 그후 TIM에 적용될 수 있거나, 또는 TIM이 전도성 기판에 먼저 적용되고 그후 TIM-코팅된 전도성 기판이 유전체 층의 제2 주 표면에 적용될 수 있다.
일부 실시 형태들에서, 적합한 TIM은 실리콘 그리스와 같은 페이스트형 열 전도성 물질일 수 있고, 다른 실시 형태들에서, 실리콘 고무(silicone rubber)와 같은 시트형 열 전도성 물질일 수 있다. 또 다른 실시 형태들에서, 이 둘의 조합이 사용될 수 있다.
TIM에 사용하기에 적합한 물질 유형은, 경화가능한 열경화성 물질, 전도성 충전재를 갖는 열가소성 물질을 포함하는 열가소성 물질, 압력 감응 접착제, 및 탄성중합체를 포함하나, 이들로 제한되는 것은 아니다. TIM에 사용하기에 적합한 구체적인 물질들은 실리콘, 폴리이미드, 에폭시, B-스테이지 UV 경화가능 접착제, 및 고온 규소계 접착제를 포함한다.
적합한 TIM은 전기 전도성이거나 전기 전도성이 아닐 수도 있는 열 전도성 물질로 채워질 수 있다. 적합한 물질는 은, 금, 니켈, 구리, 금속 산화물, 붕소 질화물, 알루미나, 마그네슘 산화물, 아연 산화물, 알루미늄, 알루미늄 산화물, 알루미늄 질화물, 은-코팅된 유기 입자, 은 도금 니켈, 은 도금 구리, 은 도금 질화물, 은 도금 유리, 은 플레이크, 탄소 입자, 카본 블랙, 탄소 동소체(carbon allotropes), 예컨대, 그래파이트, 그래핀, 탄소 나노튜브, 보론-질화물 코팅 입자, 및 이들의 혼합물을 포함한다. 열 전도성 물질는 입자, 구, 플레이크의 형태 또는 임의의 다른 적합한 형태일 수 있다. 적어도 일부 실시 형태들에서, 열 전도성 물질는 약 5 중량% 내지 약 60 중량%, 바람직하게는 약 10 중량% 내지 약 50 중량%의 TIM을 포함할 수 있다.
본 발명에서 사용하기에 적합한 TIM은, 예를 들어, 알루미나, 알루미늄 질화물, 보론 질화물, 탄소 나노튜브, 탄소 입자, 및 그래핀 중 하나 이상으로 채워진 접착제를 포함할 수 있다.
바람직하게는, TIM이 낮은 열 저항을 가지며; 금속 등의 높은 표면 에너지를 갖는 기판 및 플라스틱 등의 낮은 표면 에너지를 갖는 기판을 습윤시킬 수 있으며; 그가 부착되는 표면에 부착된 채로 있을 것이고; 그가 적용되는 디바이스의 원하지 않는 영역으로 유동하지 않을 것이다.
본 명세서에 기술된 예시적인 실시 형태에서, 비아 및 캐비티는 임의의 적당한 형상[예컨대, 원형, 타원형, 직사각형, 구불구불한, 채널, 격자(예컨대, 중첩하는 채널의 연속적인 패턴에 의해 분리되는 유전체 기판의 아일랜드를 형성함) 등]일 수 있고, 단일 LESD를 포함할 수 있거나 다수의 LESD를 포함할 수 있다. 예를 들어, 비아 또는 캐비티는 채널-형상 또는 그리드-형상이거나 대형일 수 있고, 복수의 LESD들이 단일 비아 또는 캐비티 내에 위치될 수 있다.
본 명세서에 기술된 예시적인 실시 형태들 각각에서, 플립 칩 다이는 플립 칩 본딩 공정에 의해 가요성 기판의 격리된 도체들에 본딩될 수 있다. 이를 용이하게 하기 위하여, 격리된 도체들에 각자의 전도성 범프들이 제공될 수 있다. 측방 다이는 직접 다이 부착 방법을 이용하여 가요성 기판의 격리된 도체들에 본딩될 수 있다. (예컨대, 플립 칩 다이 및 측방 다이를 포함하는) 와이어 본드 프리 다이를 본딩하기 위하여 본 발명의 태양에서 이용될 수 있는 예시적인 본딩 방법은 이방성 전도성 필름(ACF)을 이용하는 것이다. 먼저, ACF가, 픽 앤드 플레이스(pick and place) 방법을 이용하여, 격리된 도체들 위에 적용된다. 이후, 다이가 온도 및 힘을 이용하여 (플립 칩 다이의 경우에) 플립 칩 구성으로 부착되거나 (측방 다이의 경우에) 측방 구성으로 부착된다. ACF가 활성화되고 요구되는 두께로 조절되어, 전기적 접촉부들에 이방성으로 와이어 본드 프리 다이의 각자의 접촉 패드들을 제공하는 입자들의 정렬에 의해 와이어 본드 프리 다이와 격리된 도체들과의 사이에 전기적 연결을 형성한다. 본 발명의 태양에서 이용될 수 있는 또 다른 예시적인 본딩 방법은 전도성 접착제를 사용하는 것을 포함하며 여기서 전도성 접착제는 격리된 도체들 위에 배치된다. 압력 하에서 (플립 칩 다이의 경우에) 플립 칩 구성으로 또는 (측방 다이의 경우에) 측방 구성으로 다이를 배치할 때, 와이어 본드 프리 다이와 격리된 도체들 사이에 전기적 연결을 형성하기 위하여 전도성 접착제가 요구되는 두께로 정합 및 조절된다. 본 발명의 태양에서 이용될 수 있는 또 다른 예시적인 본딩 방법은 격리된 도체들 위에 금속 솔더 범프들을 생성하는 것을 포함한다. 솔더 플럭스가 솔더 범프들 위에 적용되고 와이어 본드 프리 다이가 솔더 범프들 위에 배치된다. 솔더 리플로우 공정을 이용하여, 솔더 범프들이 본딩을 개시하고 와이어 본드 프리 다이와 격리된 도체들 사이의 전기적 연결을 형성하기 위하여 요구되는 두께로 조절된다.
본 발명의 태양에 따른 가요성 LESD들의 이점은 레이저 리프트-오프 공정에 관련된다. 예컨대 고 전력 블루 LED들과 같은 특정 와이어 본드 프리 LESD들에서, 일부 경우에 수 마이크론의 두께를 갖고, 일부 경우에는 120-150 마이크론의 두께를 갖는 갈륨 질화물(GaN) 또는 인듐 갈륨 질화물 (InGaN) 반도체 층이 사파이어(Al2O3) 기판 위에서 성장된다. 주로 고 전력 동작들을 달성하기 위하여, 레이저 리프트-오프 공정을 이용하여 사파이어가 반도체 층으로부터 제거될 수 있다. 전형적인 레이저 리프트-오프 공정에서, 고 강도 레이저 빔이 사파이어를 통하여 지향되어 반도체 층을 조준한다. 이는 반도체 층으로부터 사파이어를 분리하는 계면에 충격파(shockwave)를 생성한다. 이 공정 동안, 상대적으로 얇은 반도체 층으로 응력이 전달된다. 예컨대, 규소(Si) 또는 세라믹과 같은 강성(rigid) 기판들 위의 와이어 본드프리 다이들에 대해, 이 응력은 반도체 층에 추후의 크랙을 야기할 수 있다. 그러나, 본 발명의 태양에 따른 가요성 LESD들 위의 와이어 본드 프리 다이들에서는, 가요성 유전체 층이 반도체 층을 온전하게 유지하는 것을 도울 응력 수용 층으로서 작동할 수 있다.
본 발명의 적어도 일 실시 형태에서, 열 전도 층은 유전체 기판의 하부 표면 위에 위치되며 종래의 가요성 회로 제조 공정을 이용하여 형성된 전기 회로의 부분일 수 있다. 캐비티의 바닥을 형성하는 유전체 층의 일부분은 바람직하게는 얇다 - 예컨대, 최대 유전체 층의 두께의 약 20%임 -. 약 50 마이크로미터의 두께를 가지는 유전체 층의 경우, 나머지 유전체 층에 대한 적당한 두께는 최대 약 10 마이크로미터(총 유전체 두께의 약 20%)이고, 바람직하게는 약 1 내지 약 5 마이크로미터이며, 따라서 열 전달을 그다지 방해하지 않을 것이다. 예를 들어, 구조적 무결성을 제공하기 위해, 인접한 물질의 CTE 부정합을 관리하기 위해, 또는 전기 장벽을 제공하기 위해, 이 얇은 유전체 물질 층을 보유하는 것이 바람직할 수 있다.
캐비티 또는 비아 내의 전도성 물질는, 비아 개구를 덮는 캐비티 바닥 또는 전도성 층 위에서, 이 전도성 물질이 캐비티 또는 비아 벽 위에 있는 것 같이 얇거나, 또는 더 얇거나 더 두꺼울 수 있다. 만약 이 전도성 물질이 더 두껍다면, 이것이 캐비티 또는 비아를 부분적으로 또는 완전히 채울 수 있다. 전도성 물질의 층이 적어도 캐비티 또는 비아의 벽들에 적용된 후 추가의 전도성 물질이 캐비티 또는 비아의 중앙에 부가되는 실시 형태들에서, 부가된 전도성 물질는 결과적으로 (위쪽의) 캐비티 또는 비아 벽들에서보다 캐비티의 하부에 더 두꺼운 양의 전도성 물질이 있게 하고, 따라서, 부가된 전도성 물질이 캐비티 또는 비아를 부분적으로 또는 완전히 채울 수 있다. 부가된 전도성 물질는 캐비티 또는 비아를 임의의 적합한 레벨(예컨대, 10%, 15%, 25%, 또는 그 이상)로 채울 수 있다. 일부 실시 형태들에서, 전도성 물질이 캐비티 또는 비아의 더 많은 퍼센티지, 예컨대 약 50%, 약 75%, 또는 약 100%를 채운다.
선택적으로, 전도성 물질의 두께를 증가시키기 위하여 추가의 전도성 물질이 캐비티 또는 비아 내에 증착될 수 있다. 일부 실시 형태들에서, 캐비티 또는 비아 내에 전도성 물질을 포함하는 부분을 포함하는 전체 상부 전도성 층이 상대적으로 두껍게 만들어지고 캐비티 또는 비아 내에 추가의 전도성 물질이 부가되지 않는다. 본 발명의 적어도 일부 실시 형태들에서, 유전체 층 표면 위의, 그리고 캐비티 또는 비아 내의, 약 50 um 내지 약 100 um, 바람직하게는 약 75 um 내지 약 100 um의 두께를 갖는 상부 전도성(예컨대, 구리) 층은 LESD로부터의 열 방산을 상당히 향상시킬 수 있다.
유전체 기판의 하부 표면 위의 전도성 층은 임의의 적합한 두께일 수 있다. 이 전도성 층을 두껍게, 예컨대 약 35 마이크로미터(um), 바람직하게는 약 50 um, 75 um, 약 100 um 또는 그 보다 두껍게 만드는 것은, LESD로부터의 열 제거(heal removal)를 향상시킬 수 있다.
본 발명의 전기 전도성 층 및/또는 열 전도성 층에 사용하기에 적합한 전도성 물질은 또한 응용에 따라 다를 것이지만, 예를 들어, 구리, 은, 금, 니켈, 알루미늄, 주석 및 그 합금 등의 전도성 금속; 얻어지는 접착제가 전도성이도록 전도성 물질(예컨대, 전도성 입자)로 채워져 있는 비전도성 접착제를 비롯한 열 및 전기 전도성 접착제를 포함할 수 있다.
본 발명의 전도성 물질에 사용하기에 적합한 전도성 물질은 또한 이 응용에 따를 것이지만, 예컨대, 구리, 금, 은, 니켈, 알루미늄, 주석, 및 이의 합금과 같은 금속뿐만 아니라 예를 들어, 형성된 물질이 전도성이도록 전도성 입자와 같은 전도성 물질이 채워진 비-전도성 중합체 및 접착제를 포함하는 땜납, 전도성 중합체, 및 전도성 접착제를 포함할 수 있다.
적합한 전기 및/또는 열 전도성 입자는 알루미늄, 금, 은, 크롬, 구리, 팔라듐, 니켈 및 이의 합금, 알루미늄 니트라이드(AlN), 알루미늄 옥사이드(Al2O3), 바륨 니트라이드(BN), 나노미터-크기의 은 입자, 카본 블랙, 탄소 나노튜브(CNT), 풀러렌, 그래핀, 탄소 충전재, 바륨 티타네이트, 바륨 스트론튬 티타네이트, 티타늄 옥사이드, 리드 지르코늄 티타네이트, 칼슘 구리 티타네이트, 리드 마그네슘 티타네이트, 리드 란타늄 지르코늄 티타네이트, 이산화규소, 및 이의 혼합물을 포함한다.
본 발명의 가요성 중합체성 유전체 층에 사용하기에 적합한 중합 물질는 폴리에스테르, 폴리카보네이트, 액정 폴리머, 및 폴리이미드를 포함한다. 폴리이미드가 선호된다. 적당한 폴리이미드는 상표명 KAPTON(DuPont으로부터 입수가능함); APICAL(Kaneka Texas corporation으로부터 입수가능함); SKC Kolon PI(SKC Kolon PI Inc.로부터 입수가능함); 그리고 UPILEX S, UPILEX SN, 및 UPISEL VT를 포함하는 UPILEX 및 UPISEL(모두가 일본의 Ube Industries로부터 입수가능함) 하에서 입수가능한 것들을 포함한다. 이들 UPILEX 및 UPISEL 폴리이미드는 바이페닐 테트라카르복실 다이안하이드라이드(BPDA) 및 페닐 다이아민(PDA) 등의 단량체로 이루어져 있다.
적어도 하나의 실시 형태에서, 유전체 층의 두께는 바람직하게는 50 마이크로미터 이하이다.
캐비티 또는 비아는, 화학 에칭, 플라즈마 에칭, 집속 이온-빔 에칭, 및 레이저 융삭, 엠보싱, 미세복제, 사출 성형, 및 펀칭과 같은 임의의 적합한 방법을 사용하여 유전체 기판 내에 형성될 수 있다. 화학적 에칭은 일부 실시 형태에서 선호될 수 있다. 임의의 적합한 에칭제가 사용될 수 있고 유전체 기판 물질에 따라 달라질 수 있다. 적당한 에칭제는 알카리 금속염(예컨대, 수산화칼륨); 가용화제(예컨대, 아민) 및 알코올(에틸렌 글리콜 등) 중 하나 또는 둘 다를 갖는 알칼리 금속염을 포함할 수 있다. 본 발명의 일부 실시 형태에 대해 적합한 화학적 에칭제는 예컨대, 본 명세서에 참조로 인용된 미국 특허 공보 제2007-0120089-A1호에서 보다 상세히 기재된 것들과 같은 KOH/에탄올 아민/에틸렌 글리콜 에칭제를 포함한다. 본 발명의 일부 실시 형태에 대한 다른 적합한 화학적 에칭제는 예컨대, 본 명세서에서 참조로 인용된 동시-계류중의 미국 가특허 출원 제61/409791호에 보다 상세히 기재된 것들과 같은 KOH/글리신 에칭제를 포함한다. 에칭 후에, 유전체 기판이 알칼리성 KOH/포타슘 과망간산염(PPM) 용액, 예컨대 약 0.7 내지 약 1.0 중량%의 KOH 및 약 3 중량%의 KMnO4의 용액으로 처리될 수 있다.
화학 에칭으로부터 생성된 측벽 각도는 다양하며, 에칭 속도(etch rate)에 가장 의존하는바, 더 느린 에칭 속도가 결과적으로 더 얕은 측벽 각도(즉, 0°에 가까움)가 되게 한다. 화학 에칭으로부터의 결과인 전형적인 측벽 각도는 유전체 층의 주 평면으로부터 약 5° 내지 60°이고, 적어도 일 실시 형태에서, 약 25° 내지 약 28°이다. 화학 에칭에 대한 대안으로서 앞서서 언급된 바와 같이, 유전체 기판 내의 캐비티 또는 비아가 펀칭, 플라즈마 에칭, 집속 이온-빔 에칭, 및 레이저 융삭에 의해 형성될 수 있다. 캐비티 또는 비아를 형성하는 이들 방법으로, 측벽들은 전형적으로 유전체 층의 주 평면으로부터 최대 90°의 더욱 가파른 각도를 가진다. 이 출원의 의도로서, 경사진 측면 벽은 유전 층의 수평 평면에 수직하지 않은 측면 벽을 의미한다. 경사진 측벽들을 갖는 캐비티 또는 비아는 또한 엠보싱, 마이크로복제, 및 사출 성형과 같은 방법들을 사용하여 제작될 수 있다. 비아가 초기에 형성되나 캐비티가 요구되면, 유전체 기판의 하부 표면 상의 전도성 층으로부터 캐비티를 전기적으로 절연시키기 위해 폴리이미드 코팅과 같은 유전체 코팅이 부가될 수 있고, 따라서 캐비티를 형성한다. 유전체 물질는 임의의 적합한 물질, 예컨대, 중합체성 물질(polymeric material), 세라믹 물질, 입자-부하(particle loaded) 중합체성 물질 등일 수 있고, 임의의 적합한 방식으로 적용될 수 있다. 유전체 코팅은 전기 절연성이고, 바람직하게는, LESD로부터 멀리로 열의 전달을 가능하게 해주도록 열 전도성이다. 하나의 이러한 적합한 코팅은 우선 개구 내에 폴리아믹산 수지의 얇은 층을 도포함으로써 형성된 폴리이미드 수지이다. 폴리아믹산은 바람직하게는 캐비티의 하부에 형성된 유전 코팅이 캐비티 바닥에 대해 원하는 두께를 제공하도록 정밀-코팅된다. 캐비티 바닥의 두께는 바람직하게는 유전체 기판 층의 두께의 약 5% 내지 약 75%, 약 5% 내지 약 60%, 또는 약 5% 내지 약 25%이다. 그 후에, 이미드화 공정이 캐비티 내에 균일한 폴리이미드 코팅을 형성하기 위하여 수행된다. 폴리이미드/폴라이믹산 수지는 정밀 코팅, 나이프 코팅, 또는 당업계에 공지된 다른 방법을 사용하여 도포될 수 있다.
일부 실시 형태들에서, 유전체 코팅은 그의 전기 절연성 및 열 전도성 특성들을 향상시키기 위해 입자들로 채워질 수 있다. 적합한 입자는 알루미늄 니트라이드(AlN), 알루미늄 옥사이드(Al2O3), 바륨 니트라이드(BN), 나노미터-크기의 은 입자, 탄소 나노튜브(CNT), 풀러렌, 그래핀, 탄소 충전재, 바륨 티타네이트, 바륨 스트론튬 티타네이트, 티타늄 옥사이드, 리드 지르코늄 티타네이트, 칼슘 구리 티타네이트, 리드 마그네슘 티타네이트, 리드 란타늄 지르코늄 티타네이트, 이산화규소, 및 이의 혼합물을 포함한다.
유전체 기판은 일 면 또는 양 면이 전도성 층으로 피복될 수 있다. 전도성 층(들)이 회로 내에 형성되는 경우, 전도성 층은 사전-패터닝될 수 있거나, 또는 가요성 LES 디바이스를 제조하기 위한 공정 동안에 패터닝될 수 있다. 다층 가요성 기판(유전 및 전도성 물질의 다층을 가짐)은 또한 기판으로서 사용될 수 있다. 전도성 층은 임의의 적합한 물질일 수 있지만, 전형적으로 구리이다.
본 발명의 가요성 LES 디바이스의 적어도 일부 실시 형태는 우수한 열 관리 특성을 제공한다. 적어도 하나의 태양에서, 적어도 부분적으로 캐비티 또는 비아 내의 전도성 물질 및 캐비티 또는 비아의 얇거나 존재하지 않는 유전체 바닥으로 인해, 적어도 하나의 태양에서, 적어도 부분적으로 비아 내의 및 선택적으로 유전체 층의 제1 주 표면 상의 열 전도성 물질로 인해, LESD에 의해 발생된 열이 유전체 기판의 하부 측면 상의 열 전도성 층으로 쉽게 전달될 수 있다. 이 방식으로, 열은 LESD로부터 용이하게 전도될 수 있다.
LESD는, 예컨대, 개별 LESD 및 이들이 위치되어 있는 전도성 특징부 상에 캡슐화 물질을 적용함으로써, 또는 LESD의 어레이 및 이러한 LESD 주위의 전도성 층 상에 캡슐화재를 적용함으로써, 가요성 기판 상에 직접 패키지화될 수 있다. 캡슐화제는 바람직하게는 투명(즉, 99% 초과의 투과도를 가짐) 몰딩 화합물이다. 이는 선택적으로, 경화될 때 렌즈로서 동작하기에 적합할 수 있다. 실리콘 및 에폭시는 적합한 캡슐화 화합물이다. 이는 그 내부에 분포된 광학 확산 입자들을 추가로 포함할 수 있다. 적합한 성형 복합재는, 예컨대 일본 소재의 Shin-Etsu Chemical Co., Ltd. 및 미국 캘리포니아주 산타 바바라 소재의 NuSil Silicone으로부터 구매될 수 있다. 원하는 경우, 예컨대, 형광체 코팅과 같은 파장 변환 물질이 캡슐화 이전에 LESD의 상부에 증착될 수 있다. 언더필 물질(underfill material)가 LESD를 캡슐화하기 전에 선택적으로 도포될 수 있다. 가요성 LES 디바이스는 또한 임의의 적합한 중합체 투명 물질로부터 제조될 수 있는, 방수성/내후성, 투명 케이싱 내에 넣어질 수 있다.
가요성 LES 디바이스들은 배치(batch) 공정, 또는 가요성 회로를 제작할 때 종종 사용되는 롤-투-롤(roll-to-roll) 공정과 같은 연속적인 공정에서 제작될 수 있다. LESD의 어레이가 가요성 기판 상에 임의의 원하는 패턴으로 형성될 수 있다. LESD는 예컨대 기판을 스탬핑함으로써 또는 슬리팅(slitting)함으로써 원하는 대로, 예컨대, 개별 LESD로 단일화되거나, LESD의 스트립, 또는 LESD의 어레이로 분할될 수 있다. 따라서, 가요성 기판 상의 LESD의 전체 릴은 개별 LESD가 전형적으로 캐리어 테이프의 개별 포켓 내에서 이송되는 종래의 테이프 및 릴 공정에 대한 필요 없이 운반될 수 있다.
개개의 LESD, LESD의 스트립, 또는 LESD의 어레이를 형성하기 전에 또는 그 후에, 예를 들어, 열 전도성 접착제를 사용하여 유전체 기판의 제1 주 표면 상의 전도성 층을 부가의 기판에 부착함으로써 가요성 LESD가 부가의 기판에 부착될 수 있다. 열 전도성 접착제는 LESD로부터 외부로 열의 전달을 추가로 도울 수 있다. 대안적으로, 유전체 기판의 제1 주 표면 상의 전도성 층은 기판에 대한 그의 접착을 용이하게 해줄 금속 또는 다른 물질로 처리될 수 있다. 기판은 또한, 열 전도성일 수 있거나(예컨대, 강성 금속 스트립), 또는 전기 전도성이거나 전기 전도성이 아닐 수 있는 반도체 또는 세라믹 기판일 수 있다.
가요성 LES 디바이스는 이의 의도된 사용에 따라 임의의 원하는 기판에 부착될 수 있다. 예를 들어, 상기 가요성 LES 디바이스는 예컨대, 구리 또는 알루미늄, 열 싱크, 유전 기판, 회로 판 등과 같은 가요성 또는 강성의 금속 기판에 부착될 수 있다. LESD가 회로 판 상에서 사용하기 위한 것일 경우에, 단일화된 스트립, 또는 어레이 형태이든지 가요성 LES 디바이스는 최종 사용자의 회로 판에 직접 부착될 수 있으며, 이에 따라 통상적인 리드 프레임 물질에 대한 필요가 배제된다. LESD가 조명 스트립으로서 사용하기 위한 것일 경우에, 상기 LESD는 전술된 바와 같이 방수성/내후성, 투명 케이싱 내에 넣어질 수 있다. LESD가 스트립 또는 어레이 형태인 경우에, 상기 LESD는 스트립 또는 어레이 내의 하나 이상의 다른 LESD에 전기적으로 연결될 수 있다. 가요성 LES 디바이스의 분할 전에 제너 다이오드 및 쇼키 다이오드와 같은 추가의 소자가 또한 가요성 기판에 부가될 수 있다. 이들 요소는 또한 LESD에 전기적으로 연결될 수 있다.적어도 일 실시 형태에서, 유전체 기판 및 그 위의 구리 층은 LESD를 위한 얇고 순응적인 지지(thin and compliant support)를 제공한다. 적어도 일 실시 형태에서, 전도성 층의 전체 두께는 200 마이크로미터 미만, 바람직하게는 100 마이크로미터 미만, 그리고 가장 바람직하게는 50 마이크로미터 미만이다. 적어도 일 실시 형태에서, 유전체 기판의 두께는 바람직하게는 50 마이크로미터 또는 그 미만이다.
본 발명의 적어도 일 실시 형태에서 전도성 피쳐로에 대한 또는 반사층과 같은 중간 물질에 대한 LESD의 다이 본딩을 용이하게 하기 위하여 패시베이션 층이 LESD의 하부에 적용될 수 있다. 적합한 패시베이션 물질는 Au와 금속간 합금(들), 예컨대 AuSn, AuGe, AuSi와 같은 금속을 포함한다.
실시예
본 발명은 하기의 예에 의해 예시되지만, 이러한 예에서 언급되는 특정 물질 및 그의 양과 다른 조건 및 세부 사항은 본 발명을 부당하게 제한하는 것으로 해석되어서는 안 된다.
에칭 방법
에칭제를 제조하기 위한 일반적인 절차는 우선 혼합에 의해 수중에 37 중량%의 포타슘 하이드록사이드(KOH)를 용해하고, 그 후에 3.5 중량%의 에틸렌 글리콜과 22 중량%의 에탄올아민의 후속 첨가를 포함하였다. 일본 도쿄 소재의 Ube-Nitto Kasei Co., Ltd. Industries로부터 상표명 UPISEL-N 하에서 입수가능한, 한 측면 상에 3 ㎛의 구리 층이 클래딩되어 있는 50 ㎛의 폴리이미드 유전체 층의 샘플이 에칭 마스크로서 일본 Hitachi Chemicals로부터의 상표명 HM-4056 하에서 입수가능한 수성 포토레지스트를 사용하여 PI 측면으로부터 선택적 에칭되었다. 벌크 두께를 가지는 얇은 폴리이미드 영역을 생성하기 위해 타이밍 조절에 의해 에칭이 제어되었으며, 이는 대략 15분 걸렸다
실시예 1
일본 도쿄 소재의 Ube-Nitto Kasei Co., Ltd. Industries로부터 상표명 UPISEL-N 하에서 입수가능한, 한 측면 상에 3 ㎛의 구리 층이 클래딩된 50 ㎛의 폴리이미드의 50.8 cm(20 인치) 폭 X 10 m 길이의 샘플이 먼저 34.04 cm(13.4 인치)의 폭으로 절단되었다. 폴리이미드(PI) 측면으로부터 18 ㎛의 구리 캐리어 층을 제거한 후에, Hitachi Chemicals, Ltd.로부터 상표명 HM4056 하에서 입수가능한 드라이 필름 포토레지스트(dry film photoresist)를 사용하여 폴리이미드가 양 측면에 라미네이트되었고, 포토리소그라피 공정을 사용하여 폴리이미드 측면 상에 패턴화된 에칭 마스크를 생성하고 구리(Cu) 측면 상에 LESD 실장 패턴 마스크에 대한 회로 및 패드를 생성하였다. 이어서, 샘플이 전기 도금 공정을 사용하여 약 45 ㎛의 두께를 가지는 구리의 증착을 포함하는 준가법적 공정(semi-additive process)을 거쳤다. 이어서, 폴리이미드를 완전히 에칭하여 패턴화된 패드 아래에 폴리이미드 기판에 에칭된 비아를 생성하기 위해 샘플이 앞서 기술한 에칭 방법을 사용하여 대략 15 내지 17분 동안 화학적 에칭 공정을 거쳤다. 이어서, 포토레지스트가 양 측면으로부터 제거된 후에, 유전체 기판 상에 회로 패턴을 생성하기 위해 3 ㎛ 구리 층의 노출된 부분이 제거되었다. 이 결과, 45 ㎛의 두께를 가지는 LESD를 폴리이미드 기판 상에 부착하기 위한 전도성 전극 및 패드가 얻어졌다. 열 계면 물질(TIM)인 질화붕소 충전된 폴리이미드가 샘플의 폴리이미드 측면 바로 위에 코팅되었고, 따라서 캐비티가 TIM으로 채워졌다. 이어서, 샘플이 350℃까지 20℃/분의 속도의 온도 프로그램을 사용하여 경화 공정을 거쳤고, 350℃에서 1 시간 동안 경화될 수 있었다.
다음은 본 발명의 태양에 따른 용품의 예시적인 실시 형태이다.
실시 형태 1은 제1 및 제2 주 표면을 가지는 가요성 중합체성 유전체 층을 포함하고, 제1 주 표면은 그 위에 전도성 층을 갖고, 유전체 층은 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 가지며, 전도성 층은 발광 반도체 디바이스를 지지하고 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 및 제2 부분을 포함하는 용품이다.
실시 형태 2는 실시 형태 1의 용품으로서, 전도성 층이 회로를 포함하는 용품이다.
실시 형태 3은 실시 형태 1의 용품으로서, 제2 주 표면에 인접하여 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 4는 실시 형태 1의 용품으로서, 적어도 하나의 비아에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 5는 실시 형태 1의 용품으로서, 전도성 층의 제1 및 제2 부분이 갭에 의해 전기적으로 분리되어 있는 용품이다.
실시 형태 6은 실시 형태 5의 용품으로서, 갭 내에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 7은 실시 형태 1의 용품으로서, 제1 및 제2 부분에 의해 지지되고 제1 주 표면 위의 전도성 층에 전기적으로 연결되는 발광 반도체 디바이스를 추가로 포함하는 용품이다.
실시 형태 8은 실시 형태 7의 용품으로서, 발광 반도체 디바이스가 플립 칩 다이인 용품이다.
실시 형태 9는 실시 형태 7의 용품으로서, 발광 반도체 디바이스가 측방 다이인 용품이다.
실시 형태 10은 실시 형태 7의 용품으로서, 발광 반도체 디바이스가 전도성 층에 플립 칩 본딩된 용품이다.
실시 형태 11은 실시 형태 7의 용품으로서, 발광 반도체 디바이스가 직접 다이 부착 방법을 사용하여 전도성 물질에 본딩된 용품이다.
실시 형태 12는 실시 형태 7의 용품으로서, 전도성 층과 발광 반도체 디바이스 사이에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 13은 제1 및 제2 주 표면을 가지는 가요성 중합체성 유전체 층을 포함하고, 제1 및 제2 주 표면 각각은 그 위에 전도성 층을 갖고, 제2 주 표면은 그 안에 적어도 하나의 캐비티를 가지며, 적어도 하나의 캐비티는 제2 주 표면 상의 전도성 층에 전기적으로 연결되어 있는 전도성 물질을 포함하고, 제1 주 표면 상의 전도성 층은 발광 반도체 디바이스를 지지하고 제1 주 표면 상의 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 및 제2 부분을 포함하는 용품이다.
실시 형태 14는 실시 형태 13의 용품으로서, 캐비티 내의 전도성 물질이 제1 주 표면으로부터 전기적으로 절연되어 있는 용품이다.
실시 형태 15는 실시 형태 13의 용품으로서, 제1 주 표면 위의 전도성 층이 회로를 포함하는 용품이다.
실시 형태 16은 실시 형태 13의 용품으로서, 제2 주 표면 위의 전도성 층이 회로를 포함하는 용품이다.
실시 형태 17은 실시 형태 13의 용품으로서, 제2 주 표면 위의 전도성 층에 인접하여 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 18은 실시 형태 13의 용품으로서, 적어도 하나의 캐비티에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 19는 실시 형태 13의 용품으로서, 제1 주 표면 상의 전도성 층의 제1 및 제2 부분이 갭에 의해 전기적으로 분리되어 있는 용품이다.
실시 형태 20은 실시 형태 19의 용품으로서, 갭 내에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 21은 실시 형태 13의 용품으로서, 전도성 물질이 적어도 하나의 캐비티를 완전히 채우는 용품이다.
실시 형태 22는 실시 형태 13의 용품으로서, 전도성 물질이 전기적으로 분리된 제1 및 제2 부분을 포함하는 용품이다.
실시 형태 23은 실시 형태 22의 용품으로서, 전도성 물질의 제1 및 제2 부분이 갭에 의해 전기적으로 분리되어 있는 용품이다.
실시 형태 24는 실시 형태 23의 용품으로서, 갭 내에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 25는 실시 형태 13의 용품으로서, 제1 및 제2 부분에 의해 지지되고 제1 주 표면 위의 전도성 층에 전기적으로 연결되는 발광 반도체 디바이스를 추가로 포함하는 용품이다.
실시 형태 26은 실시 형태 25의 용품으로서, 발광 반도체 디바이스가 플립 칩 다이인 용품이다.
실시 형태 27은 실시 형태 25의 용품으로서, 발광 반도체 디바이스가 측방 다이인 용품이다.
실시 형태 28은 실시 형태 25의 용품으로서, 발광 반도체 디바이스가 제1 주 표면 상의 전도성 층에 플립 칩 본딩된 용품이다.
실시 형태 29는 실시 형태 25의 용품으로서, 발광 반도체 디바이스가 직접 다이 부착 방법을 사용하여 전도성 물질에 본딩된 용품이다.
실시 형태 30은 실시 형태 25의 용품으로서, 전도성 층과 발광 반도체 디바이스 사이에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 31은 제1 전기 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 중합체성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 뻗어 있는 적어도 하나의 캐비티를 갖고, 제1 전기 전도성 층은 캐비티와 실질적으로 정렬되어 있는 전기 전도성 특징부, 및 전기 전도성 특징부에 의해 지지되는 발광 반도체 디바이스를 포함하는 가요성 용품이다.
실시 형태 32는 제1 전기 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 중합체성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 가지며, 제1 전기 전도성 층은 비아와 실질적으로 정렬되어 있는 전기 전도성 특징부, 및 전기 전도성 특징부에 의해 지지되는 발광 반도체 디바이스를 포함하는 가요성 용품이다.
실시 형태 33은 실시 형태 31 또는 실시 형태 32의 용품으로서, 전도성 특징부는 발광 반도체 디바이스를 지지하고 제1 주 표면 상의 전도성 층에 전기적으로 연결하는 전기적으로 분리된 제1 및 제2 부분을 포함하는 용품이다.
실시 형태 34는 실시 형태 31, 실시 형태 32 또는 실시 형태 33의 용품으로서, 유전체 층의 제2 주 표면 상에 제2 전기 전도성 층을 추가로 포함하는 용품이다.
실시 형태 35는 실시 형태 34의 용품으로서, 전기 전도성 층이 또한 열 전도성인 용품이다.
실시 형태 36은 실시 형태 31 내지 실시 형태 34 중 어느 한 실시 형태의 용품으로서, 캐비티 또는 비아가 열 전도성 물질을 포함하는 용품이다.
실시 형태 37은 실시 형태 36의 용품으로서, 열 전도성 물질이 또한 전기 전도성이고 전기적으로 분리된 제1 및 제2 부분을 포함하는 용품이다.
실시 형태 38은 실시 형태 35 또는 실시 형태 36의 용품으로서, 열 전도성 물질이 캐비티 또는 비아의 적어도 10%를 채우는 용품이다.
실시 형태 39는 실시 형태 37 또는 실시 형태 38의 용품으로서, 전기 전도성 물질의 제1 및 제2 부분이 갭에 의해 전기적으로 분리되어 있는 용품이다.
실시 형태 40은 실시 형태 39의 용품으로서, 갭 내에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 41은 실시 형태 39의 용품으로서, 갭 및 비아에 배치된 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 42는 실시 형태 40 또는 실시 형태 41의 용품으로서, LESD의 기부를 둘러싸고 있는 열 계면 물질을 추가로 포함하는 용품이다.
실시 형태 43은 실시 형태 31 또는 실시 형태 32의 용품으로서, 열 계면 물질 및 제2 주 표면이 열 전도성 기판에 부착되어 있는 용품이다.
실시 형태 44는 실시 형태 31 또는 실시 형태 32의 용품으로서, 열 계면 물질 및 제2 주 표면이 열 전도성 접착제에 의해 열 전도성 기판에 부착되어 있는 용품이다.
실시 형태 45는 실시 형태 36의 용품으로서, 제2 주 표면 및 캐비티 또는 비아 내의 열 전도성 물질에 인접한 열 계면 층을 추가로 포함하는 용품이다.
실시 형태 46은 실시 형태 45의 용품으로서, 열 계면 층이 열 전도성 기판에 부착되어 있는 용품이다.
실시 형태 47은 실시 형태 46의 용품으로서, 열 계면 층이 열 전도성 접착제에 의해 열 전도성 기판에 부착되어 있는 용품이다.
실시 형태 48은 실시 형태 31 또는 실시 형태 32의 용품으로서, 유전체 층이 캐비티 또는 비아의 어레이를 가지는 용품이다.
실시 형태 49는 실시 형태 31 또는 실시 형태 32의 용품으로서, 제1 전도성 층이 회로를 포함하는 용품이다.
실시 형태 50은 실시 형태 31 또는 실시 형태 32의 용품으로서, 적어도 하나의 캐비티 또는 비아가 수직으로부터 약 5° 내지 약 60°의 각도로 유전체 층의 제2 주 표면으로부터 제1 주 표면 쪽으로 경사져 있는 벽을 가지는 용품이다.
실시 형태 51은 실시 형태 31 또는 실시 형태 32의 용품으로서, 발광 반도체 디바이스가 베어 다이 LES 구조체인 용품이다.
실시 형태 52는 실시 형태 31 또는 실시 형태 32의 용품으로서, 발광 반도체 디바이스가 중간 LES 구조체인 용품이다.
실시 형태 53은 실시 형태 31 또는 실시 형태 32의 용품으로서, 발광 반도체 디바이스가 완전히 패키지화된 LES 구조체인 용품이다.
실시 형태 54는 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 적어도 하나의 캐비티 또는 비아를 가지며, 적어도 하나의 캐비티 또는 비아는 전도성 물질을 포함하고, 제1 전도성 층은 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 특징부, 및 전도성 특징부에 인접하여 배치된 전도성 패드를 포함하는 용품이다.
실시 형태 55는 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 3개의 캐비티 또는 비아를 가지며, 3개의 캐비티 또는 비아는 전도성 물질을 포함하고, 제1 전도성 층은 하나의 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 특징부, 및 전도성 특징부에 인접하여 배치되고 다른 2개의 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 패드를 포함하는 용품이다.
실시 형태 56은 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 2개의 캐비티 또는 비아를 가지며, 2개의 캐비티 또는 비아는 전도성 물질을 포함하고, 제1 전도성 층은 각각의 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 패드를 포함하는 용품이다.
실시 형태 57은 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 하나의 캐비티 및 하나의 비아를 가지며, 캐비티 및 비아는 전도성 물질을 포함하고, 제1 전도성 층은 각각의 캐비티 및 비아와 실질적으로 정렬되어 있는 전도성 패드를 포함하는 용품이다.
실시 형태 58은 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 주 표면을 가지는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 하나의 캐비티 또는 비아를 가지며, 캐비티 또는 비아는 전도성 물질을 포함하고, 제1 전도성 층은 2개의 전도성 패드 - 그 중 하나가 캐비티 또는 비아와 실질적으로 정렬되어 있음 - 를 포함하는 용품이다.
실시 형태 59는 제1 전도성 층을 그 위에 갖는 제1 주 표면을 가지며 제2 전도성 층을 그 위에 갖는 제2 주 표면을 가지는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 2개의 캐비티 또는 비아를 가지며; 제2 전도성 층은 2개의 캐비티 또는 비아 내로 뻗어 있고; 2개의 캐비티 또는 비아는 선택적으로 전도성 물질을 포함하며; 제1 전도성 층은 각각의 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 패드를 포함하는 용품이다.
다음은 본 발명의 태양에 따른 방법의 예시적인 실시 형태이다.
실시 형태 1은 제1 주 표면 및 제2 주 표면을 갖는 가요성 유전체 층을 제공하는 단계; 제1 주 표면 상에 전도성 층을 생성하는 단계 - 전도성 층은 전기적으로 분리된 제1 및 제2 부분을 포함함 -; 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 생성하는 단계; 및 발광 반도체 디바이스를 전도성 층 상에 위치시키고 이를 제1 및 제2 부분에 본딩하는 단계를 포함하는 방법이다.
실시 형태 2는 제1 주 표면 및 제2 주 표면을 갖는 가요성 유전체 층을 제공하는 단계; 제1 및 제2 주 표면 상에 전도성 층을 생성하는 단계 - 제1 주 표면 상의 전도성 층은 전기적으로 분리된 제1 및 제2 부분을 포함함 -; 제2 주 표면에 적어도 하나의 캐비티를 생성하는 단계; 전도성 물질이 제2 주 표면 상의 전도성 층과 전기적 접촉을 하도록 적어도 하나의 캐비티에 전도성 물질을 적용하는 단계; 및 발광 반도체 디바이스를 제1 주 표면 상의 전도성 층 상에 위치시키고 이를 제1 및 제2 부분에 본딩하는 단계를 포함하는 방법이다.
실시 형태 3은 실시형태 1 내지 2 중 임의의 한 방법으로서, 발광 반도체 디바이스를 본딩하는 단계가 플립 칩 본딩을 포함하는 방법이다.
실시 형태 4는 실시 형태 1 내지 2 중 임의의 한 방법으로서, 발광 반도체 디바이스를 본딩하는 단계가 직접 다이 부착 방법을 사용하여 본딩하는 것을 포함하는 방법이다.
실시 형태 5는 실시 형태 1 내지 2 중 임의의 한 방법으로서, 열 계면 물질을 적용하는 단계를 더 포함하는 방법이다.
특정 실시 형태가 바람직한 실시 형태의 설명을 목적으로 본 명세서에서 도시되고 설명되었지만, 매우 다양한 대안의 및/또는 등가의 구현 형태가 본 발명의 범주로부터 벗어남이 없이 도시되고 설명된 특정 실시 형태를 대신할 수 있다는 것이 당업자에 의해 이해될 것이다. 본 출원은 본 명세서에서 논의된 양호한 실시예의 임의의 적응 또는 변경을 포함하도록 의도된다. 따라서, 본 발명은 오직 청구의 범위 및 그의 등가물에 의해서만 한정되는 것으로 명시적으로 의도된다.

Claims (15)

  1. 용품으로서,
    제1 주 표면 및 제2 주 표면을 갖는 가요성 중합체성 유전체 층을 포함하고, 제1 주 표면은 그 위에 전도성 층을 갖고, 유전체 층은 제2 주 표면으로부터 제1 주 표면으로 뻗어 있는 적어도 하나의 비아를 갖고, 전도성 층은 발광 반도체 디바이스를 지지하고 발광 반도체 디바이스를 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 부분 및 제2 부분을 포함하고,
    적어도 하나의 비아의 각각의 비아는 경사진 측벽을 갖고, 경사진 측벽은 유전체 층의 주 평면으로부터 5° 내지 60°의 측벽 각도를 갖는, 용품.
  2. 용품으로서,
    제1 주 표면 및 제2 주 표면을 갖는 가요성 중합체성 유전체 층을 포함하고, 제1 주 표면 및 제2 주 표면 각각은 그 위에 전도성 층을 갖고, 제2 주 표면은 그 안에 적어도 하나의 캐비티를 갖고, 적어도 하나의 캐비티는 제2 주 표면 상의 전도성 층에 전기적으로 연결되어 있는 전도성 물질을 포함하고, 제1 주 표면 상의 전도성 층은 발광 반도체 디바이스를 지지하고 발광 반도체 디바이스를 제1 주 표면 상의 전도성 층에 전기적으로 연결하도록 구성되어 있는 전기적으로 분리된 제1 부분 및 제2 부분을 포함하는, 용품.
  3. 용품으로서,
    제1 전도성 층을 그 위에 갖는 제1 주 표면 및 제2 주 표면을 갖는 가요성 유전체 층을 포함하고, 유전체 층은 제2 주 표면으로부터 제1 주 표면 쪽으로 또는 제1 주 표면으로 뻗어 있는 적어도 하나의 캐비티 또는 비아를 갖고, 적어도 하나의 캐비티 또는 비아는 전도성 물질을 포함하고, 제1 전도성 층은 캐비티 또는 비아와 실질적으로 정렬되어 있는 전도성 특징부 및 전도성 특징부에 인접하여 배치된 전도성 패드를 포함하고,
    적어도 하나의 캐비티 또는 비아의 각각의 캐비티 또는 비아는 경사진 측벽을 갖고, 경사진 측벽은 유전체 층의 주 평면으로부터 5° 내지 60°의 측벽 각도를 갖는, 용품.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020137024450A 2011-02-18 2012-02-17 가요성 발광 반도체 디바이스 KR101931395B1 (ko)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US201161444374P 2011-02-18 2011-02-18
US201161444370P 2011-02-18 2011-02-18
US201161444356P 2011-02-18 2011-02-18
US61/444,370 2011-02-18
US61/444,356 2011-02-18
US61/444,374 2011-02-18
US201161477231P 2011-04-20 2011-04-20
US61/477,231 2011-04-20
US201161496289P 2011-06-13 2011-06-13
US61/496,289 2011-06-13
US201161524646P 2011-08-17 2011-08-17
US201161524660P 2011-08-17 2011-08-17
US201161524649P 2011-08-17 2011-08-17
US61/524,660 2011-08-17
US61/524,646 2011-08-17
US61/524,649 2011-08-17
PCT/US2012/025613 WO2012112873A2 (en) 2011-02-18 2012-02-17 Flexible light emitting semiconductor device

Publications (2)

Publication Number Publication Date
KR20140004755A KR20140004755A (ko) 2014-01-13
KR101931395B1 true KR101931395B1 (ko) 2018-12-20

Family

ID=46673199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024450A KR101931395B1 (ko) 2011-02-18 2012-02-17 가요성 발광 반도체 디바이스

Country Status (5)

Country Link
US (2) US9716061B2 (ko)
KR (1) KR101931395B1 (ko)
CN (1) CN203932096U (ko)
TW (1) TW201251153A (ko)
WO (1) WO2012112873A2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012061010A2 (en) 2010-11-03 2012-05-10 3M Innovative Properties Company Polymer etchant and method of using same
US9674938B2 (en) 2010-11-03 2017-06-06 3M Innovative Properties Company Flexible LED device for thermal management
US9179543B2 (en) 2010-11-03 2015-11-03 3M Innovative Properties Company Flexible LED device with wire bond free die
WO2012112873A2 (en) 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device
US9236547B2 (en) 2011-08-17 2016-01-12 3M Innovative Properties Company Two part flexible light emitting semiconductor device
US9066443B2 (en) 2011-09-13 2015-06-23 General Electric Company Overlay circuit structure for interconnecting light emitting semiconductors
EP2713396B1 (en) * 2012-09-27 2017-03-08 General Electric Company Overlay circuit structure for interconnecting semiconductor light emitting devices and method of manufacturing the same
TW201424044A (zh) * 2012-12-04 2014-06-16 Lextar Electronics Corp 發光二極體封裝結構及其製造方法
US9754869B2 (en) 2013-01-16 2017-09-05 3M Innovative Properties Company Light emitting semiconductor device and substrate therefore
FR3001577A1 (fr) * 2013-01-30 2014-08-01 St Microelectronics Crolles 2 Structure integree a dissipation thermique amelioree
CN203521475U (zh) * 2013-09-06 2014-04-02 郑榕彬 用于led倒装晶片封装的浮动散热铜片支架及led封装件
WO2015084851A1 (en) * 2013-12-04 2015-06-11 3M Innovative Properties Company Flexible light emitting semiconductor device with large area conduit
EP3123530A4 (en) 2014-03-25 2017-08-16 3M Innovative Properties Company Flexible circuits with coplanar conductive features and methods of making same
KR20170019408A (ko) * 2014-06-10 2017-02-21 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Uv 차단성을 갖는 가요성 led 조립체
JP6634668B2 (ja) * 2014-08-29 2020-01-22 大日本印刷株式会社 実装基板の製造方法および実装基板
US20180084635A1 (en) * 2015-03-20 2018-03-22 3M Innovative Properties Company Multilayer substrate for a light emitting semi-conductor device package
TWI575686B (zh) * 2015-05-27 2017-03-21 南茂科技股份有限公司 半導體結構
KR102503215B1 (ko) * 2016-03-28 2023-02-24 삼성전자 주식회사 발광 소자 패키지
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
CN210925765U (zh) 2016-12-21 2020-07-03 3M创新有限公司 柔性电容器构造
TWI659839B (zh) * 2018-03-30 2019-05-21 同泰電子科技股份有限公司 用於顯示器的封裝結構
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件
CN112831809A (zh) * 2020-12-31 2021-05-25 广东杰信半导体材料股份有限公司 一种引线框架加工方法
CN113161694B (zh) * 2021-04-20 2022-12-27 维沃移动通信有限公司 电池连接电路板、电池组件和电子设备
TWI777760B (zh) * 2021-08-09 2022-09-11 頎邦科技股份有限公司 具散熱片之軟性電路板及其散熱片
KR20230029337A (ko) * 2021-08-24 2023-03-03 현대모비스 주식회사 인쇄 회로 기판 및 그를 포함하는 차량
CN115425120B (zh) * 2022-08-09 2023-10-20 惠科股份有限公司 显示面板的制备方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179921B1 (ko) 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
TW408497B (en) * 1997-11-25 2000-10-11 Matsushita Electric Works Ltd LED illuminating apparatus
US6153298A (en) 1998-05-05 2000-11-28 General Binding Corp. Thermal laminating film for digital printed substrates
US7348045B2 (en) 2002-09-05 2008-03-25 3M Innovative Properties Company Controlled depth etched dielectric film
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6297598B1 (en) 2001-02-20 2001-10-02 Harvatek Corp. Single-side mounted light emitting diode module
CN1220283C (zh) * 2001-04-23 2005-09-21 松下电工株式会社 使用led芯片的发光装置
US6949771B2 (en) * 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP3743716B2 (ja) * 2002-01-11 2006-02-08 松下電器産業株式会社 フレキシブル配線基板及び半導体素子の実装方法
US7800121B2 (en) * 2002-08-30 2010-09-21 Lumination Llc Light emitting diode component
JP3910144B2 (ja) * 2003-01-06 2007-04-25 シャープ株式会社 半導体発光装置およびその製造方法
JP2005086044A (ja) 2003-09-09 2005-03-31 Citizen Electronics Co Ltd 高信頼性パッケージ
US20050247944A1 (en) 2004-05-05 2005-11-10 Haque Ashim S Semiconductor light emitting device with flexible substrate
MXPA06013170A (es) 2004-05-14 2007-02-13 Alcon Inc Metodo para tratar trastornos de queratoconjuntivitis seca y uveitis.
KR100927256B1 (ko) 2004-07-09 2009-11-16 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법
JP2006049442A (ja) * 2004-08-02 2006-02-16 Sharp Corp 半導体発光装置およびその製造方法
US7745832B2 (en) 2004-09-24 2010-06-29 Epistar Corporation Semiconductor light-emitting element assembly with a composite substrate
US20060087866A1 (en) 2004-10-22 2006-04-27 Ng Kee Y LED backlight
US20060171152A1 (en) * 2005-01-20 2006-08-03 Toyoda Gosei Co., Ltd. Light emitting device and method of making the same
KR100587017B1 (ko) 2005-02-23 2006-06-08 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법
KR100593935B1 (ko) 2005-03-24 2006-06-30 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법
US7284894B2 (en) 2005-05-31 2007-10-23 Avago Technologies Eceliip (Singapore) Pte Ltd Light source utilizing a flexible circuit carrier
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
TW200709471A (en) 2005-08-29 2007-03-01 Shane Harrah Bendable high flux LED array
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
TWI306652B (en) * 2005-10-28 2009-02-21 Chipmos Technologies Inc Light emitting diode package structure
JP4798432B2 (ja) * 2005-11-21 2011-10-19 ミネベア株式会社 面状照明装置
US20070120089A1 (en) 2005-11-28 2007-05-31 3M Innovative Properties Company Polymer etchant and method of using same
TWI289947B (en) 2006-03-17 2007-11-11 Ind Tech Res Inst Bendable solid state planar light source, a flexible substrate therefor, and a manufacturing method therewith
US7863639B2 (en) * 2006-04-12 2011-01-04 Semileds Optoelectronics Co. Ltd. Light-emitting diode lamp with low thermal resistance
KR100854328B1 (ko) 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
US20080067526A1 (en) 2006-09-18 2008-03-20 Tong Fatt Chew Flexible circuits having improved reliability and thermal dissipation
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
KR101380388B1 (ko) 2007-06-21 2014-04-02 서울반도체 주식회사 가요성을 구비한 발광 다이오드 및 그 제조 방법
TWI442595B (zh) 2007-07-25 2014-06-21 Everlight Electronics Co Ltd 發光二極體裝置
US7985970B2 (en) 2009-04-06 2011-07-26 Cree, Inc. High voltage low current surface-emitting LED
US8536584B2 (en) 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
JP5185683B2 (ja) 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
CN101621101A (zh) 2008-06-30 2010-01-06 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8062916B2 (en) 2008-11-06 2011-11-22 Koninklijke Philips Electronics N.V. Series connected flip chip LEDs with growth substrate removed
TWI407586B (zh) 2008-12-15 2013-09-01 Everlight Electronics Co Ltd 一種覆晶結構的發光二極體裝置
US8138239B2 (en) 2008-12-23 2012-03-20 Intel Corporation Polymer thermal interface materials
TWI366292B (en) 2008-12-26 2012-06-11 Ind Tech Res Inst Flexible light source device and fabricating method of thereof
US8476668B2 (en) 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
JP2010251376A (ja) 2009-04-10 2010-11-04 Sumitomo Electric Printed Circuit Inc 配線体，その製造方法および電子機器
US8222748B2 (en) 2009-05-29 2012-07-17 Texas Instruments Incorporated Packaged electronic devices having die attach regions with selective thin dielectric layer
KR101372084B1 (ko) * 2010-06-29 2014-03-07 쿨레지 라이팅 인크. 항복형 기판을 갖는 전자 장치
JP2012033855A (ja) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
WO2012061010A2 (en) 2010-11-03 2012-05-10 3M Innovative Properties Company Polymer etchant and method of using same
US9674938B2 (en) * 2010-11-03 2017-06-06 3M Innovative Properties Company Flexible LED device for thermal management
US9698563B2 (en) 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
US9179543B2 (en) * 2010-11-03 2015-11-03 3M Innovative Properties Company Flexible LED device with wire bond free die
WO2012112873A2 (en) 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device
WO2012112310A1 (en) 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device having thin dielectric substrate
WO2012112666A2 (en) 2011-02-18 2012-08-23 3M Innovate Properties Company Light emitting semiconductor device having multi-level substrate
US9236547B2 (en) 2011-08-17 2016-01-12 3M Innovative Properties Company Two part flexible light emitting semiconductor device

Also Published As

Publication number Publication date
TW201251153A (en) 2012-12-16
US20170290212A1 (en) 2017-10-05
KR20140004755A (ko) 2014-01-13
WO2012112873A3 (en) 2012-12-27
WO2012112873A2 (en) 2012-08-23
US20130320390A1 (en) 2013-12-05
CN203932096U (zh) 2014-11-05
US9716061B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
KR101931395B1 (ko) 가요성 발광 반도체 디바이스
US9564568B2 (en) Flexible LED device with wire bond free die
TWI530235B (zh) 用於熱管理之可撓性發光二極體裝置及製造方法
JP6192655B2 (ja) 三次元構造体を有するフレキシブル発光半導体装置
US9698563B2 (en) Flexible LED device and method of making
US6614103B1 (en) Plastic packaging of LED arrays
JP4279388B2 (ja) 光半導体装置及びその形成方法
TW201232854A (en) Substrate structure of LED packaging and manufacturing method of the same
WO2012112310A1 (en) Flexible light emitting semiconductor device having thin dielectric substrate
WO2012112666A2 (en) Light emitting semiconductor device having multi-level substrate
US10692843B2 (en) Flexible light emitting semiconductor device with large area conduit
TW201438297A (zh) 發光半導體裝置及用於其之基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right