KR20130141559A - 열 관리를 위한 가요성 ｌｅｄ 디바이스 및 제조 방법 - Google Patents

열 관리를 위한 가요성 ｌｅｄ 디바이스 및 제조 방법 Download PDF

Info

Publication number
KR20130141559A
KR20130141559A KR1020137013717A KR20137013717A KR20130141559A KR 20130141559 A KR20130141559 A KR 20130141559A KR 1020137013717 A KR1020137013717 A KR 1020137013717A KR 20137013717 A KR20137013717 A KR 20137013717A KR 20130141559 A KR20130141559 A KR 20130141559A
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
layer
article
dielectric layer
Prior art date
Application number
KR1020137013717A
Other languages
English (en)
Inventor
라비 팔라니스와미
아로키아라즈 제수도스
알레잔드로 알드린 이세 아그카오일리 나라그
제임스 알 화이트
퐁 리앙 탄
앤드류 제이 오더커크
저스틴 에이 무니
나탄 피 크레우터
치홍 니에
지앤 시아 까오
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20130141559A publication Critical patent/KR20130141559A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

가요성 발광 반도체 디바이스(26), 예컨대, 비아 내에 그리고 각각의 제1 및 제2 주 표면 상에 전도성 층(19, 20, 18)을 가지며, 제1 주 표면으로부터 제2 주 표면으로 유전 층을 통하여 연장되는 적어도 하나의 비아(10) 및 제1 및 제2 주 표면을 갖는 가요성 유전 층(12)을 포함하는 LED 디바이스가 제공된다. 비아 내의 전도성 층(18)은 발광 반도체 디바이스(26)를 지지하고, 유전 층의 제1 주 표면 상에서 전도성 층(19)으로부터 전기적으로 단리된다.

Description

열 관리를 위한 가요성 ＬＥＤ 디바이스 및 제조 방법{FLEXIBLE LED DEVICE FOR THERMAL MANAGEMENT AND METHOD OF MAKING}
본 발명은 가요성 고출력 발광 반도체 디바이스에 관한 것이다.
발광 다이오드(LED)와 레이저 다이오드를 포함하는 통상적인 발광 반도체(LES) 디바이스(LESD), 및 LESD를 수용하는 패키지는 몇몇의 단점을 갖는다. 고출력 LESD는 관리되어야 하는 상당 양의 열을 생성한다. 열 관리는 현재 발광 다이오드의 성능을 제한하는데 있어서 주요한 요인인 열 응력과 열 방출로부터 야기되는 문제점을 처리한다.
일반적으로, LES 디바이스는 통상적으로 디바이스 내부로부터 생성되는 열뿐만 아니라 외부 조명 응용의 경우 일광으로부터의 열의 축적에 의해 손상되기 쉽다. 과도한 열 축적은 LESD에 대한 캡슐화제와 같이 LES 디바이스 내에서 사용되는 재료의 열화를 야기할 수 있다. LESD가 또한 다른 전기 소자(component)를 포함할 수 있는 가요성-회로 라미네이트에 부착될 때, 열 방출 문제점은 상당히 증가한다.
추가로, 통상적인 LES 디바이스 및 패키지는 두꺼워지는 경향이 있으며, 이에 따라 작은 폼 팩터 응용에서 이의 사용이 제한된다. 따라서, 가요성 LES 디바이스 및 패키지의 열 방출 특성을 향상시킬 뿐만 아니라 작은 폼 팩터로 이들의 사용을 허용하기 위하여 이들의 설계를 개선시키는 지속적인 요구가 있다.
다층 회로 내의 비아(via)는 절연 재료에 의해 분리되는 회로 층들을 전기적으로 연결하기 위하여 사용된다. 제US 2003/0039106호에는 비아를 사용하여 2개의 와이어링 층들 간에 전기적 연결부를 갖는 양면 와이어링 보드가 개시된다. 전기적 연결부는 리세스 내의 2개의 와이어링 층들의 계면으로부터 파편(debris)을 제거함으로써 더욱 내구성 있게 제조된다.
본 발명의 적어도 하나의 양태는 유전 층의 양 표면 상에 전도성 층과 유전 층 내에서 비아 내에 전도성 층을 갖는 견고하고 가요성의 LESD 구조물을 통하여 현재 및 미래의 고출력 LESD 구조물에 대한 비용-효율적 열 관리 해결방법을 제공하며, 비아 내의 전도성 층은 유전 층의 표면 상에서 전도성 층들 사이에 직류 연결부를 형성하지 않는다. 고출력 LESD 어레이의 작동을 위하여 상당 양의 열을 방출시키기 위한 능력이 필요하다. 본 발명의 적어도 하나의 실시 형태에 따라서, 열 방출은 가요성 중합체 유전 층, 즉 유전 층을 갖는 시스템 내로 LESD를 통합시킴으로써 관리될 수 있다. 더 우수한 열 관리를 달성하기 위하여, LESD는 유전 층을 통하여 연장되는 비아 내에 배치된 전도성 층 상에 직접 또는 간접적으로 배치되고, 상기 전도성 층은 유전 층의 하부 표면 상에 배치된 인접한 열 전도성 층과 열 접촉한다. 본 발명의 적어도 하나의 실시 형태에서, 비아를 형성하고, 그 후에 비아 내의 전도성 층 상에 LESD의 배치를 달성하기 위하여, 유전 층을 통하여 식각이 수행된다. 유전 층의 식각은 향상된 광 효율을 제공하기 위하여 반사 층으로 코팅될 수 있는 경사진 측면 벽을 형성함으로써 추가 이점을 제공한다. 추가로, 적어도 일부 실시 형태에서, LESD가 유전 층의 표면 아래에 안착되기 때문에, 이는 작은 폼 팩터 응용에 대해 적합하게 만들어지는 표준 LES 디바이스보다 더 작은 프로파일을 갖는다.
본 발명의 적어도 일 양태는 용품을 제공하는데, 상기 용품은 제1 및 제2 주 표면을 갖는 가요성 중합체 유전 층을 포함하고, 유전 층은 제1 주 표면으로부터 제2 주 표면으로 연장되는 비아의 어레이를 갖고, 제1 주 표면은 그 위에 제1 전도성 층을 가지며 제2 주 표면은 그 위에 제2 전도성 층을 갖고, 비아는 유전 재료를 포함한 벽에 의해 형성되고, 제2 전도성 층은 유전 층의 제2 주 표면 내에서 비아 개구를 덮으며, 하나 이상의 비아는 이의 벽의 적어도 일부 상에 그리고 유전 층의 제2 주 표면 내에서 비아 개구를 덮는 제2 전도성 층의 적어도 일부 상에 제3 전도성 층을 가지며, 제3 전도성 층은 발광 반도체 디바이스를 직접 또는 간접적으로 지지하도록 구성되고,
제1 전도성 층은 전기 전도성이고, 제2 및 제3 전도성 층은 열 전도성이며,
제3 전도성 층은 제1 전도성 층과 제2 전도성 층 사이에 직류 연결부를 제공하지 않는다.
본 출원에서 사용되는 바와 같이, "LES"는 발광 다이오드 및 레이저 다이오드를 포함하는 발광 반도체(들)를 의미하고,
"LESD"는 발광 다이오드 디바이스(들) 및 레이저 다이오드 디바이스(들)를 포함하는 발광 반도체 디바이스를 의미한다. LESD는 베어 LES 다이 구조물, 완전한 패키징된 LES 구조물, 또는 용어 LES와 LESD가 상호호환적으로 사용될 수 있고 상이한 LES 구조물들 중 하나 또는 모두를 지칭할 수 있도록 베어 다이보다는 더 포함하지만 완전한 LES 패키지에 대한 모든 소자보다는 덜 포함하는 중간 LES 구조물일 수 있다. 용어 "가요성 LES 디바이스" 또는 "가요성 LESD"는 전형적으로 베어 다이 발광 반도체, 패키징된 LES 구조물, 또는 중간 LES 구조물을 포함하는 가요성 용품을 지칭한다.
본 발명의 하나 이상의 실시 형태의 이점은:
가요성 LES 디바이스가 고출력 LESD에 대해 필요한 우수한 열 방출을 제공한다.
가요성 LES 디바이스는 단일의 가요성 절연 층 상의 어레이로서 와이어링될 수 있다.
LESD가 배치되는 비아의 벽 기울기는 LESD에 의해 방출된 광을 반사하는데 도움이 될 수 있으며, 이에 따라 광 관리가 더 우수해진다.
형성된 가요성 LES 디바이스는 단순 또는 복합 곡선으로 만곡될 수 있다.
LESD를 갖는 가요성 층의 사용은 통상적인 서브마운트(submount)와 연계된 비용을 배제할 수 있다.
형성된 가요성 LES 디바이스는 현재 및 미래의 고출력 LED 구조물에 대해 강력하고 비용-효율적인 열 관리 해결 방법을 제공할 수 있다.
유전 층의 하부 측면 상에서 전도성 층 및 LESD를 지지하는 전도성 층의 직접 접촉에 따라 표준 구조물에 비해 열 방출이 더 우수해질 수 있다. 유전 층의 하부 측면 상에서 전도성 층 및 LESD를 지지하는 전도성 층에 대해 동일하거나 또는 유사한 재료를 사용함에 따라 계면 열 저항이 상당히 감소될 수 있다.
본 발명의 상기의 개요는 본 발명의 각각의 개시된 실시 형태 또는 모든 구현 형태를 설명하고자 하는 것은 아니다. 이어지는 도면 및 상세한 설명은 예시적인 실시 형태를 보다 상세하게 예시한다.
도 1은 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
도 2a 및 도 2b는 본 발명의 유전 층을 제조하기 위한 공정을 도시하는 도면.
도 3은 LES 디바이스를 수용하기 위하여 제조되는 본 발명의 층의 실시 형태를 도시하는 도면.
도 4는 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
도 5는 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
도 6은 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
도 7a 내지 도 7d는 본 발명의 가요성 LESD의 실시 형태를 제조하기 위한 공정 및 형성된 가요성 LESD를 도시하는 도면.
도 8a 내지 도 8d는 본 발명의 가요성 LESD의 실시 형태를 제조하기 위한 공정 및 형성된 가요성 LESD를 도시하는 도면.
도 9는 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
도 10은 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
도 11a 및 도 11b는 본 발명의 가요성 LESD의 실시 형태를 도시하는 도면.
하기의 설명에서는, 본 명세서의 일부를 형성하며 몇몇 특정 실시 형태가 예로서 도시되어 있는 첨부 도면을 참조한다. 본 발명의 범주 또는 사상으로부터 벗어남이 없이 다른 실시 형태가 고려되고 이루어질 수 있음을 이해하여야 한다. 따라서, 하기의 상세한 설명은 제한적인 의미로 취해져서는 안 된다.
달리 나타내지 않는 한, 본 명세서 및 특허청구범위에서 사용된 특징부의 크기, 양 및 물리적 특성을 표현하는 모든 수는 모든 경우 용어 "약"에 의해 수식되는 것으로 이해되어야 한다. 따라서, 반대로 나타내지 않는 한, 전술한 명세서 및 첨부된 특허청구범위에 개시된 수치 파라미터는 본 명세서에 개시된 교시 내용을 이용하여 당업자가 얻고자 하는 원하는 특성에 따라 달라질 수 있는 근사치이다. 종점(end point)에 의한 수치 범위의 사용은 그 범위 내의 모든 수 (예를 들어, 1 내지 5는 1, 1.5, 2, 2.75, 3, 3.80, 4 및 5를 포함함) 및 그 범위 내의 임의의 범위를 포함한다.
달리 지시되지 않는 한, 용어 "코트", "코팅", "코팅된", 및 이와 유사한 것은 예컨대, 스프레이 코팅, 디프 코팅, 플러드 코팅 등과 같은 특정 유형의 도포 방법으로 한정되지 않고, 예컨대, 기상 증착 방법, 도금 방법, 코팅 방법 등과 같은 증착 방법을 포함하는, 기재된 재료에 대해 적합한 임의의 방법에 의해 증착되는 재료를 지칭할 수 있다. 추가로, 예컨대, "상부", "하부", "전방", "후방", "위", "아래" 등과 같은 방향적 용어는 설명되는 도면(들)의 배향에 관해 사용된다. 실시 형태들의 소자들이 다수의 상이한 배향으로 배치될 수 있기 때문에, 방향적 용어는 예시의 목적으로 사용되며 제한하는 것이 아니다. 일반적으로 유사한 도면부호는 다양한 실시 형태에서 유사한 특징부에 대해 사용된다. 달리 지시되지 않는 한, 이들 유사한 특징부는 동일한 재료를 포함할 수 있고, 동일한 속성을 가질 수 있으며, 동일하거나 또는 유사한 기능을 제공할 수 있다. 일 실시 형태에 대해 기재된 추가 또는 선택적 특징부는 또한 적절한 경우 명시적으로 언급되지 않을지라도 다른 실시 형태에 대한 추가 또는 선택적 특징부일 수 있다.
적어도 하나의 비아(10)를 갖는 가요성 유전 층(12)을 나타내는 본 발명의 적어도 하나의 실시 형태가 도 1에 도시되며, 상기 비아 내에는 LESD(26)가 배치된다. 비아(10)는 하나의 표면으로부터 다른 표면으로 유전 층을 통하여 연장되는 개구이다. 이는 초기에는 유전 층을 포함하는 벽에 의해 형성되지만 벽에 도포된 코팅 및 층에 의해 추가로 형성될 수 있다. 이는 유전 층(12)의 하부 표면에 배치된 전도성 층(20)에 의해 일 단부가 폐쇄된다. 비아 벽들에 도포된 코팅 및 층은 또한 비아(10)의 하부 개구 아래의 전도성 층(20)의 일부에 도포될 수 있다. (복수형 용어 "비아 벽들"이 본 명세서에서 사용될지라도, 이 용어는 또한 원뿔형 또는 원뿔대 형상을 갖는 것들과 같은 단일의 연속적으로 만곡된 벽을 지칭한다) 비아(10)는 예를 들어, 원형, 타원형, 직사각형, 사문형(serpentine), 채널형, 그리드(예를 들어, 중첩된 채널의 연속 패턴에 의해 분리된 유전 층의 섬(island)을 형성함) 등과 같은 임의의 적합한 형상일 수 있다. 비아는 단일의 LESD(26)를 수용할 수 있거나 또는 다수의 LESD를 수용할 수 있다. 예를 들어, 비아가 채널-형이거나, 그리드-형이거나, 또는 크기가 클 경우에, 다수의 LESD가 단일의 비아 내에 배치될 수 있다. 도 1의 실시 형태에서, 비아 벽 및 전도성 층(20)의 노출된 부분은 전도성 층(18)을 지지한다. 그 외의 다른 실시 형태에서, 전도성 층(18)은 반사 코팅과 같은 추가 층 및/또는 추가 전도성 재료와 같은 추가 재료를 지지할 수 있다. 전도성 층(19)은 유전 층(12)의 상부 표면에 배치된다. 전도성 층(19)은 전형적으로 전기 전도성이고, 일부 실시 형태에서 또한 열 전도성이다. 일부 실시 형태에서, 전도성 층(19)은 전기 전도성 회로를 포함한다. LESD(26)는 이러한 전기 전도성 회로에 와이어 접합될 수 있다. 전도성 층(18)은 직접 또는 간접적으로 비아(10) 내의 LESD(26)를 지지한다. 일부 실시 형태에서, 패시베이션(passivation) 또는 접합 층이 하부에 배치된 층에 LESD(26)의 접합을 돕기 위하여 LESD(26) 아래에 배치된다. 일부 실시 형태에서, 전도성 층(18)은 비아(10) 내에 배치되는 전도성 층(19)의 일부를 포함할 수 있거나 또는 유전 층(12)의 제2 표면 내의 비아 개구에 인접한 전도성 층(20)의 일부 및 비아(10)의 벽 상에 증착되는 개별 전도성 층을 포함할 수 있다.
전도성 층(18)은 전형적으로 열 전도성이고, 일부 실시 형태에서 또한 전기 전도성이다. 전도성 층(18)은 전형적으로 상대적으로 균일한 두께를 가지며, 일반적으로 하부에 배치된 표면의 윤곽을 따른다. 전도성 재료(18')(예를 들어, 도 3 참조)를 형성하는 추가 전도성 물질은 예를 들어, 전도성 층(18)이 비아(10) 내의 원하는 두께보다 얇을 경우 비아 내의 전도성 층(18)에 걸쳐서 선택적으로 증착될 수 있다. 전도성 층(18) 및 전도성 재료(18')는 동일하거나 또는 상이한 물질을 포함할 수 있다. 예를 들어, 둘 모두가 구리일 수 있거나, 또는 전도성 층(18)이 구리일 수 있는 반면 전도성 재료(18 )가 땜납일 수 있다. 전도성 층(18) 및 전도성 재료(18')가 동일한 물질을 포함하는 경우, 이 둘간의 계면이 불명료해질 수 있다. 전도성 층(18)은 열적으로, 및 선택적으로 전기적으로 전도성 층(20)에 연결되지만 전도성 층(19)에는 직접 전기적으로 연결되지 않는다. 일부 실시 형태에서 전도성 층(19)의 부분(이 부분은 전도성 층(19)의 나머지 부분으로부터 전기적으로 단리됨)이 유전 층(12)의 제1 표면으로부터 비아(10) 내로 연장되는 것으로 나타내진다. 이러한 경우에, 전도성 층(19)의 이 부분은 전도성 층(18)의 일부인 것으로 고려된다.
전도성 층(20)은 전형적으로 열 전도성이고, 일부 실시 형태에서 또한 전기 전도성이다. 일부 실시 형태에서, 전도성 층(20)은 전기 전도성 회로를 포함한다. 이러한 경우에, 전도성 층(18)과 임의의 중간 층이 또한 전기 전도성인 경우, 하부 전극을 갖는 비아(10) 내의 LESD는 이러한 회로에 전기적으로 연결될 수 있다.
본 발명의 적어도 하나의 실시 형태는 식각된 유전 층을 사용하여 가요성 LESD 어레이 구조물을 제공한다. 적어도 하나의 비아(10)는 유전 층(12)을 통하여 식각된다. 비아는 예컨대, 코팅, 기상 증착, 화학적 증착, 도금 등과 같은 임의의 적합한 방식으로 내부에 증착된 전도성 층(18)을 가질 수 있지만, 전도성 층(18)은 전형적으로 전기 도금 또는 무전해 도금을 사용하여 도금된다. 첨가 시에, 전도성 재료(18')는 예컨대, 코팅 기상 증착, 화학적 증착, 도금, 디스펜싱 등과 같은 임의의 적합한 방식으로 증착될 수 있다. LESD는 전형적으로 예컨대, 공정(eutectic), 땜납(플립 칩 마운팅을 위한 땜납 범프를 포함함), 접착제, 및 융합 접합과 같은 공지된 다이 접합 방법을 사용하여 직접적으로 또는 간접적으로(예를 들어, 매개 재료 또는 층이 있는 경우) 전도성 층(18)(또는 전도성 재료(18'))에 물리적으로 부착된다. 비아가 유전 층을 통하여 개구를 형성하기 때문에, 비아 내의 전도성 층 및 유전 층의 하부 표면 상의 전도성 층은 직접 전기적 및 열적 접촉을 하며, 이에 따라 LESD에 의해 생성된 열이 비아 내의 전도성 층(18)을 통하여 유전 층(12)의 하부 표면 상의 전도성 층(20)으로 효과적으로 방출될 수 있다.
본 발명의 전기 및/또는 열 전도성 층에 사용하기에 적합한 전도성 물질은 이 응용에 따를 것이지만 예를 들어, 구리, 은, 금, 니켈, 알루미늄, 주석 및 이의 합금과 같은 금속; 예를 들어, 형성된 중합체 또는 접착제가 전도성이도록 전도성 입자와 같은 전도성 재료가 충전된 비-전도성 중합체 및 접착제를 포함하는 열 및 전기 전도성 중합체 및 접착제를 포함할 수 있다.
본 발명의 전도성 재료에 사용하기에 적합한 전도성 물질은 또한 이 응용에 따를 것이지만 예컨대, 구리, 금, 은, 니켈, 알루미늄, 주석, 및 이의 합금과 같은 금속뿐만 아니라 예를 들어, 형성된 물질이 전도성이도록 전도성 입자와 같은 전도성 재료가 충전된 비-전도성 중합체 및 접착제를 포함하는 땜납, 전도성 중합체, 및 전도성 접착제를 포함할 수 있다.
적합한 전기 및/또는 열 전도성 입자는 알루미늄, 금, 은, 크롬, 구리, 팔라듐, 니켈 및 이의 합금, 알루미늄 니트라이드(AlN), 알루미늄 옥사이드(Al2O3), 바륨 니트라이드(BN), 나노미터-크기의 은 입자, 카본 블랙, 카본 나노튜브(CNT), 풀러렌, 그래핀, 탄소 충전제, 바륨 티타네이트, 바륨 스트론튬 티타네이트, 티타늄 옥사이드, 리드 지르코늄 티타네이트, 칼슘 구리 티타네이트, 리드 마그네슘 티타네이트, 리드 란타늄 지르코늄 티타네이트, 이산화규소, 및 이의 혼합물을 포함한다.
본 발명의 가요성 중합체 유전 층에 사용하기에 적합한 중합체 재료는 폴리에스테르, 폴리카보네이트, 액정 중합체, 및 폴리이미드를 포함하지만 이로 한정되지 않는다. 폴리이미드가 선호된다. 적합한 폴리이미드는 듀폰(DuPont)으로부터 입수가능한 상표명 캡톤(KAPTON); 카네카 텍사스 코포레이션(Kaneka Texas corporation)으로부터 입수가능한 애피칼(APICAL); SKC 코롱 피아이 인코포레이티드(SKC Kolon PI Inc)로부터 입수가능한 SKC 코롱 피아이(Kolon PI); 및 모두가 일본 소재의 우베 인더스트리즈(Ube Industries)로부터 입수가능한 유피렉스(UPILEX) S, 유피렉스 SN, 및 유피셀(UPISEL) VT를 포함하는 유피렉스 및 유피셀로서 입수가능한 것들을 포함한다. 이들 유피렉스 및 유피셀 폴리이미드는 예컨대, 바이페닐 테트라카르복실릭 다이안하이드라이드(BBDA) 및 페닐 다이아민(PDA)과 같은 단량체로부터 제조된다.
비아는 예컨대, 화학적 식각, 플라스마 식각, 집속 이온빔 식각, 레이저 에블레이션, 엠보싱, 미세복제(microreplication), 사출 몰딩, 및 펀칭과 같은 임의의 적합한 방법을 사용하여 유전 층 내에 형성될 수 있다. 화학적 식각은 일부 실시 형태에서 선호될 수 있다. 임의의 적합한 식각제가 사용될 수 있으며, 유전 층 재료에 따라 변화할 수 있다. 적합한 식각제는 알칼리 금속 염, 예를 들어, 포타슘 하이드록사이드; 가용화제들 중 하나 또는 둘 모두, 예를 들어 에틸렌 글리콜과 같은 아민 및 알코올을 갖는 알칼리 금속 염을 포함할 수 있다. 본 발명의 일부 실시 형태에 대해 적합한 화학적 식각제는 예컨대, 본 명세서에 참조로 인용된 미국 특허 공보 제2007-0120089-A1호에서 보다 상세히 기재된 것들과 같은 KOH/에탄올 아민/에틸렌 글리콜 식각제를 포함한다. 본 발명의 일부 실시 형태에 대한 다른 적합한 화학적 식각제는 예컨대, 본 명세서에서 참조로 인용된 동시-계류중의 미국 가특허 출원 제61/409791호에 보다 상세히 기재된 것들과 같은 KOH/글리신 식각제를 포함한다. 식각 이후에, 유전 층은 알칼리성 KOH/포타슘 퍼망가네이트(PPM) 용액, 예를 들어, 약 0.7 중량% 내지 약 1.0 중량%의 KOH 및 약 3 중량%의 KMn04의 용액으로 처리될 수 있다.
유전 층은 전도성 층으로 일 측면 또는 양 측면 모두가 덮일 수 있다. 전도성 층(들)이 회로 내에 형성되는 경우, 전도성 층은 사전-패터닝될 수 있거나, 또는 가요성 LESD 디바이스를 제조하기 위한 공정 동안에 패터닝될 수 있다. 다층 가요성 층(유전 및 전도성 재료의 다층을 가짐)은 또한 기판으로서 사용될 수 있다. 전도성 층은 임의의 적합한 재료일 수 있지만, 전형적으로 구리이다.
도 2a 및 도 2b에는 본 발명의 실시 형태에 따라 식각된 비아(10)를 갖는 구리 층(20)으로 일 측면이 덮인 유피셀 VT 유전 층(구조물은 일본 우베 인더스트리즈로부터 상표명 유피렉스 N으로 상용 입수가능함)이 도시된다. 도 2a에 도시된 바와 같이, 유피셀 VT는 열가소성 폴리이미드(TPPI)를 포함하는 얇은 외부 층(16)과 유피렉스 S를 포함하는 코어 층(14)으로 구성된다. 유피셀 VT는 미국 특허 공보 제2007-0120089-A1호에 보다 상세히 기재된 KOH/에탄올 아민/에틸렌 글리콜과 같은 임의의 적합한 화학물을 사용하여 식각될 수 있다. 이 식각제에 따라, 비아의 측면 벽을 매우 매끄럽게 만드는 분해 메커니즘에 의해 식각 시에 유피렉스 S의 소수성 특성과 더 큰 모듈러스(modulus)가 야기되는 것으로 밝혀졌다. 도 2b에 도시된 바와 같이, 식각제 제제가 유전 층의 하부 표면 상에 덮인 구리 층을 노출시키는 개구를 제공하기 위하여 TPPI 층과 코어 층 모두를 통하여 식각되었다.
화학적 식각으로부터 야기되는 측면 벽 각도는 변화하고, 식각 속도에 가장 의존하며, 더 느린 식각 속도는 더 작은(즉, 0°에 근접함) 측면 벽 각도를 야기한다. 화학적 식각으로부터 야기되는 전형적인 측면 벽 각도는 유전 층의 주 평면으로부터 약 5° 내지 약 60°이고, 적어도 하나의 실시 형태에서 약 25° 내지 약 28°이다. 화학적 식각에 대한 대안로서 전술된 바와 같이, 유전 층 내의 비아는 펀칭, 플라스마 식각, 집속 이온빔 식각 및 레이저 에블레이션에 의해 형성될 수 있다. 비아를 형성하는 이들 방법에 따라, 측면 벽은 전형적으로 더 가파른 각도, 예를 들어, 유전 층의 주 평면으로부터 최대 90°를 갖는다. 이 출원의 의도로서, 경사진 측면 벽은 유전 층의 수평 평면에 수직하지 않은 측면 벽을 의미한다. 경사진 측벽을 갖는 비아는 또한 예컨대, 엠보싱 , 미세복제, 및 사출 몰딩과 같은 방법을 사용하여 제조될 수 있다.
전도성 층(20)은 예를 들어, 플라스마 식각을 이용하는 것과 같이 비아-형성 방법이 전도성 층을 식각하지 않거나 또는 열화시키지 않을 것이기 때문에 비아-형성 방법이 전도성 층을 파괴하지 않는 경우에 비아(10)가 형성되기 전에 유전 층(12)의 하부 측면에 도포될 수 있거나, 또는 예컨대, 펀칭을 이용하는 것과 같이 비아-형성 방법이 전도성 층을 파괴할 경우에 비아가 형성된 이후에 추가될 수 있다. 본 발명의 적어도 하나의 실시 형태에서, 전도성 층(20)은 열, 및 선택적으로 전기 전도성 접착제이다. 접착제 층은 식각 스톱(etch stop)으로서 사용될 수 있거나 또는 비아(10)가 형성된 이후에 유전 층(12)에 도포될 수 있다. 전도성 접착제가 식각 스톱으로서 사용되는 경우, 적합한 접착제는 화학물에 저항성이 있는 것들, 특히 알칼리 용액에 저항성이 있는 것들이다. 비아(10)가 형성된 이후에, 전도성 층(18)은 예를 들어, 비아 개구를 덮는 열 전도성 접착제 상에 포함되는, 비아(10) 내에서 전기 도금에 의해 도포될 수 있다. 다른 층이 열 전도성 접착제 층의 마주보는 측면에 도포될 수 있다(접착제가 유전 층에 도포되기 전에 또는 이후에). 예를 들어, 열 계면 재료, 금속 포일, 강성의 금속 플레이트, 열 싱크 등이 접착제 층에 부착될 수 있다. 비아 개구를 덮는 열 전도성 접착제 층을 가짐에 따라 비아 내에 안착되는 LESD로부터 열의 방출이 증대될 수 있다. 접착제의 열 전도성은 접착제의 두께를 맞춤구성하고, 적합한 열 전도성 입자의 요구된 양을 첨가함으로써 맞춤구성될 수 있다. 열 전도성 접착제 내에서 사용되는 전형적인 열 전도성 입자는 알루미늄 니트라이드(AlN), 알루미늄 옥사이드(Al2O3), 바륨 니트라이드(BN), 나노미터-크기의 은 입자, 탄소 나노튜브(CNT), 풀러렌, 그래핀, 탄소 충전제 등이다. 입자의 크기는 전형적으로 서브-미크론 내지 미크론 범위이다. 이러한 충전된 접착제의 전형적인 열 전도도는 약 0.2 W/mK 내지 약 6 W/mK이다.
열 전도성 접착제 내에서 사용하기에 적합한 접착제 유형에는 에폭시, 폴리우레탄, 폴리아미드이미드, 및 페놀 수지가 포함되지만 이로 한정되지 않는다.
열 전도성 접착제에 대해 적합한 경화 공정에는 열, UV, E-빔, UV-베타 스테이지(beta stage)(접착제가 라이너 상으로 코팅되고, 초기 UV 경화에 노출되며, 그 뒤에 기판 상으로 박층되며, 열 경화되는 UV 및 열 경화의 조합), 및 이의 조합이 포함되지만 이로 한정되지 않는다.
접착제가 유전 층에 도포되기 전에 전도성(예를 들어, 구리 층) 층에 부착되는 경우, 접착제는 전형적으로 라이너 상에 코팅되고 구리 포일로 박층되거나 또는 구리 포일 상에 직접 코팅된다. 전착되거나 또는 롤링되고 어닐링된 구리가 바람직하다. 구리가 거친 측면과 매끄러운 측면을 갖는 경우, 전형적으로 접착제를 거친 측면에 부착시키는 것이 바람직할 수 있다.
도 3에는 비아(10)가 유전 층(12) 내에 형성되는 본 발명의 실시 형태가 도시된다. 유사한 비아의 어레이가 유전 층 내에 형성될 수 있다. 전도성 층(18)은 비아의 벽 상에서 그리고 하부 개구에 걸쳐서 도포되고, 유전 층(12)의 상부 표면까지 연장된다. 전도성 층(18)의 중심 부분 상에는 전도성 재료(18')가 추가된다. 전도성 층(18) 및 전도성 재료(18')는 유전체 층(12)의 상부 표면 상에서 전도성 층(19)으로부터 전기적으로 단리된다. 전도성 층(19)은 회로를 포함할 수 있다.
본 발명의 적어도 일부 실시 형태에서, 전도성 층(18)과 전도성 재료(18')의 조합된 물질은 이 물질이 비아 벽 상에 있음에 따라 비아의 하부 개구 상에서만큼 얇을 수 있거나, 또는 더 얇거나 또는 더 두꺼울 수 있다. 물질이 더 두꺼울 경우, 이는 비아를 부분적으로 또는 완전히 충전할 수 있다. 도 3의 실시 형태에서, 추가된 전도성 재료(18')에 따라 비아 벽의 상부 부분에서보다 비아 벽의 하부 부분에서 그리고 비아(10)의 하부 개구에 걸쳐서 전도성 물질이 더 두꺼운 양으로 형성되며, 이에 따라 전도성 물질은 부분적으로, 예를 들어, 비아를 약 50% 충전한다. 전도성 층(18) 및 재료(18')는 임의의 적합한 두께, 예를 들어, 비아 깊이의 10%, 15%, 25% 또는 이를 초과할 수 있다. 일부 실시 형태에서, 전도성 층(18) 및 재료(18')는 비아의 더 큰 퍼센트, 예를 들어, 약 50%, 약 75%, 또는 약 100%를 충전한다. 이 출원에서의 많은 경우에 단지 비아(10) 내의 전도성 층(18)에 대해서만 참조될지라도, 명시적으로 언급되지 않을지라도 전도성 재료(18')가 또한 비아(10) 내에 존재할 수 있는 것으로 이해된다. 전도성 층(20)은 유전 층(12)의 하부 표면에 인접한다. 전도성 층(20)은 임의의 적합한 두께일 수 있다. 전도성 층(18)과 전도성 층(20)이 비아(10)의 하부 개구에서 서로 인접하게 배치되기 때문에, 이들 층들은 LESD로부터 열을 방출하기 위하여 공동으로 작용할 수 있다. 일부 실시 형태에서, 전도성 층(18)은 얇게 제조될 수 있고, 전도성 층(20)은 두껍게 제조될 수 있거나, 또는 역으로도 가능하여, 원하는 열 전달 특성이 달성된다.
본 발명의 적어도 일부 실시 형태에서, 반사 코팅(reflective coating, 22)이 비아 내의 전도성 재료(18') 및 전도성 층(18)에 걸쳐서 추가로 도포될 수 있다. 반사 코팅은 금, 은, 향상된 반사도를 갖는 알루미늄, 고유 반사 유전 재료, 또는 착색된 재료일 수 있다. 반사 코팅은 전도성 재료와 LESD 사이에 존재할 수 있거나, 또는 LESD 아래에 존재하지 않을 수 있어서 LESD가 전도성 층(또는 또 다른 중간 층) 상에 직접 안착된다. 반사 코팅이 전도성 층과 LESD 사이에 배치되는 경우, 반사 코팅은 LESD로부터 전도성 층(18)으로 열 전달을 허용하기 위해 열 전도성이고 및/또는 얇은 것이 바람직하다. 전도성 범프(24)(Au, AuSn, AuGe, AuSi, 또는 다른 적합한 재료일 수 있음)가 LESD를 전도성 층(19)에 와이어 접합하기 위하여 추가된다.
도 4에는 패시베이션 층(passivation layer, 23)이 반사 층(22)에 LESD(26)의 다이 접합을 돕기 위하여 LESD(26)의 하부에 도포되는 도 3과 유사한 본 발명의 실시 형태가 도시된다. 적합한 패시베이션 재료에는 예컨대 Au와 같은 금속 및 예컨대, AuSn, AuGe, AuSi와 같은 금속간 합금(들)이 포함된다. LESD(26)는 전도성 범프(24)에 와이어 접합된다. 예컨대, 공정, 융합, 및 접착제 접합과 같은 다양한 유형의 다이 접합이 비아 내에서 LESD를 부착하기 위하여 사용될 수 있다. 일부 유형의 접합, 예를 들어, 공정 접합을 이용하여, 이 실시 형태에서 도시된 바와 같이 가요성 유전 층 상에서 전도성 층/재료 또는 반사 코팅(또는 다른 중간 층)에 대한 접합을 돕기 위하여 LESD의 하부에 금속 또는 금속간 합금을 증착하는 것이 바람직하다. 비아 내의 전도성 층/재료에 LESD를 접착하는데 수반되는 온도는 Au/Sn에 따른 공정 접합의 경우 전형적으로 약 250℃ 내지 325℃, 가장 전형적으로 약 285℃이다. LESD는 예를 들어, 은 에폭시, 또는 납땜을 사용하여 유기 다이 접착과 같은 다른 방법에 의해 부착될 수 있다. 공정 접합은 직접 접합 방법인 것으로 고려되는 반면 납땜은 간접 접합 방법인 것으로 고려된다.
본 발명의 가요성 LES 디바이스의 적어도 일부 실시 형태는 우수한 열 관리 특성을 제공한다. LESD를 지지하는 비아 내의 적어도 부분적으로 전도성 층으로 인해, LESD에 의해 생성된 열은 유전 층의 하부 측면 상의 전도성 층에 용이하게 전달될 수 있다. 이 방식으로, 열은 LESD로부터 용이하게 전도될 수 있다. 추가로, 비아의 윤곽을 본질적으로 따르는 전도성 층을 비아 내에 가짐에 따라 열 방출을 향상시킬 수 있는 전도성 층의 표면적이 최대화될 수 있다. 작은 각을 갖는 비아는 일반적으로 우수한 열 방출을 제공할 수 있는 더 큰 표면적을 갖는 벽을 제공할 것이다. 본 발명의 적어도 일부 실시 형태에서, 하부 전도성 층(20)에 대한 적어도 약 50 마이크로미터(um)의 두께는 우수한 열 및 구조적 성능을 달성하는 것으로 밝혀졌다. 추가로, 비아 내의 전도성 물질의 양은 열 관리에 추가로 영향을 미치도록 제어될 수 있다. 비아(10)의 하부 개구에 걸쳐서 포함되고, 이에 따라 전도성 층(18) 모두 또는 일부를 형성하는, 전도성 층(19)의 일부가 비아(10) 내로 연장되는 일부 실시 형태에서, 전체 전도성 층(19)이 상대적으로 두껍게 형성될 수 있고 추가 전도성 재료가 비아(10) 내에 추가되지 않는다. 본 발명의 적어도 일부 실시 형태에서, 유전 층 표면 상에서, 그리고 비아 내에서 약 50 um 내지 약 100 um, 바람직하게는 약 75 um 내지 약 100 um의 두께를 갖는 전도성(예를 들어, 구리) 층(19)이 LESD 및/또는 LESD 아래의 땜납 층으로부터 전도성 층(20)으로 열 방출을 상당히 향상시키는 것으로 밝혀졌다. 비아 내에 이 두꺼운 전도성 층(18)을 가짐에 따라 LESD 및/또는 땜납 층으로부터 전도성 층(18)으로 그리고 그 뒤에 전도성 층(20)으로 향상된 수직 및 횡방향 열 확산이 제공되었다.
발명자는 또한, 본 발명의 적어도 일부 실시 형태에서 비아(10)의 하부 개구의 영역 치수, 및 이에 따라 하부 개구에 걸친 전도성 층(18)의 영역 치수의 제어가 LESD 및/또는 LESD 아래의 땜납 층으로부터 전도성 층(18), 및 추가로 하부 비아 개구에 인접한 전도성 층(20)으로의 열 방출에 상당한 영향을 미친다는 것을 알아냈다. 일반적으로, LESD 풋프린트 영역(footprint area)에 대한 비아 개구 영역의 비율을 증가시킴에 따라 더 우수한 열 방출이 제공된다. 1:2(LESD 풋프린트 영역:하부 비아 개구) 및 이 초과의 비율은 1:1의 비율에 비해 열 방출에 대한 개선을 나타내며, 1:3의 비율이 열 방출의 가장 큰 증가를 나타내는 것으로 밝혀졌다. 이 비율은 예를 들어, 인접한 열 전달 층을 사용하여 더 넓은 표면적에 걸쳐 열을 확산시키기 전에 z 방향으로 열의 방출을 돕는 것으로 여겨진다. 1:2의 비율이 열 방출을 돕고, 예컨대 1:4와 같은 더 큰 비율이 사용될 수 있을지라도, 1:3의 비율이 예를 들어, 1:1의 비율에 비해 상당한 개선을 제공하는 동시에 1:4의 비율이 1:3의 비율에 비해 단지 증분성 개선(incremental improvement)을 제공한 것으로 밝혀졌다.
LESD는 예를 들어, 이들이 상부 또는 내부에 배치되는 비아 및 개별 LESD에 걸쳐서 캡슐화 재료(encapsulating material)를 도포하거나, 또는 LESD의 어레이 및 이러한 LESD 주위의 전도성 층에 걸쳐서 캡슐화제(encapsulant)를 도포함으로써 가요성 유전 층 상에 직접 패키징될 수 있다. 캡슐화제는 바람직하게는 투명(즉, 99% 초과의 투과도를 가짐) 몰딩 화합물이다.
본 발명의 적어도 하나의 실시 형태에서, 캡슐화제는 투명 색변환 재료이고, 이 재료는 LESD의 LES로부터 방출된 광을 흡수할 수 있고, 상이한, 전형적으로 더 큰 파장의 광을 재-방출할 수 있다. 예를 들어, 황색 형광체(yellow phosphor)를 함유하는 색변환 재료가 백색 광을 생성할 수 있는 블루 LED를 캡슐화하는데 사용될 수 있다. 본 발명의 일부 실시 형태에서, 비아 측면 벽의 기울기는 균일한 광변환, 및 바람직하게는 더 우수한 열 관리를 제공하기 위하여 LESD를 둘러싸는 색변환 층의 균일한 두께를 형성하도록 맞춤구성될 수 있다. 본 발명의 적어도 하나의 실시 형태에서, 비아 측면 벽의 기울기는 약 5° 내지 약 90°이다. 본 발명의 적어도 하나의 실시 형태의 이점은 비아 내에 LESD를 배치함에 따라 캡슐화제의 정밀한 배치가 가능하다는데 있으며, 이는 캡슐화제가 비아 내에 함유될 수 있기 때문이다. 본 발명의 적어도 하나의 실시 형태의 이점은 비아의 중심에 LESD를 배치하고 캡슐화제로 비아를 충전함에 따라 LESD 주위에 형성될 수 있는 캡슐화제의 균일한 층으로 인해 균일한 광변환이 생성되는 데 있다. 본 발명의 대안의 실시 형태에서, 색변환 재료로 LESD를 캡슐화하는 대신에, 색변환 재료의 층이 비아 내에 LESD를 배치하기 전에 비아의 하부에서 코팅된다. 이 방식으로, 색변환 재료는 LES로부터 방출된 광의 적어도 일부를 흡수할 수 있고, 상이한, 전형적으로 더 큰 파장의 광을 재-방출할 수 있다. 적합한 색변환 재료의 예는 형광체-충전된 캡슐화제이다. 이러한 캡슐화제는 머크(Merck)로부터의 상표명 이지포어(ISIPHOR) SSA612100으로 입수가능한 것과 같은 황색 형광체를 혼합함으로써 제조될 수 있으며, 적합한 실리콘 캡슐화제는 적합한 접착 특성을 갖는다. 실리콘 접착제에 대한 75% 형광체의 중량비가 일부 실시 형태에서 적합할 수 있다. 캡슐화제가 비아 내에 분배된 후에, 일부 실시 형태에서 캡슐화제는 한 시간 동안 80℃에서 UV 광에 대한 노출에 의해 경화될 수 있다.
캡슐화제는 선택적으로 경화된 때에 렌즈와 같이 작용하기에 적합할 수 있다. 실리콘 및 에폭시는 적합한 캡슐화 화합물이다. 캡슐화제는 그 내에 분포된 광확산 입자를 추가로 함유할 수 있다. 적합한 캡슐화(몰딩) 화합물은 일본의 신-에츠 케미컬 컴퍼니., 리미티드(Shin-Etsu Chemical Co., Ltd) 및 미국 캘리포니아 산타 바버라의 누실 실리콘 테크놀로지(NuSil Silicone Technology)로부터 구매할 수 있다. 원하는 경우, 예컨대, 형광체 코팅과 같은 파장 변환 재료가 캡슐화 이전에 LESD의 상부에 증착될 수 있다. 언더필 재료(underfill material)가 LESD를 캡슐화하기 전에 선택적으로 도포될 수 있다. 가요성 LES 디바이스는 또한 임의의 적합한 중합체 투명 재료로부터 제조될 수 있는, 방수성/내후성, 투명 케이싱 내에 넣어질 수 있다.
도 5에는 도 3 및 도 4에서의 비아 구조물과 유사한 비아 구조물이 유전 층(12) 내에 형성되고 비아(10)의 깊이 미만의 높이를 갖는 LESD(26)가 땜납(28)을 이용하여 비아(10) 내의 전도성 재료(18')에 부착되며, 비아가 LESD를 덮는 캡슐화제(30)로 충전되는 본 발명의 실시 형태가 도시된다. 와이어 접합부는 캡슐화제(30)로부터 연장되고, 접합 패드(24)와 연결된다.
도 6에는 유전 층(12)이 각각 이의 상부 및 하부 표면 상에 전도성 층(19, 20)을 가질 뿐만 아니라 캡슐화제(30)에 의해 덮인 LES 디바이스(26)를 지지하는 전도성 층(18)을 포함하는 비아를 갖는 본 발명의 가요성 LES 디바이스의 실시 형태가 도시된다. 본 발명의 이 실시 형태 및 다른 실시 형태에서, 유전 층 및 전도성 층은 LESD를 지지하고 둘러싸며, 이에 따라 가요성의 견고한 LESD가 제공된다.
도 7a 내지 도 7d에는 LESD가 비아의 깊이 미만의 높이를 갖는 본 발명의 대안의 실시 형태를 구성하는 방법이 도시된다. 도 7a 내지 도 7d의 실시 형태에서, LESD는 비아 내측에서 와이어 접합될 수 있고, 와이어 접합부는 캡슐화될 수 있어서 최종 실시 형태에서 와이어 접합부의 견고함이 증가된다. 이 실시 형태에서, 비아(10)는 유전 층(12)의 제1 주 표면 근처에 상부 부분(10a) 및 제2 주 표면 근처에 하부 부분(10b)을 가지며, 상부 비아 부분(10a)의 직경은 하부 비아 부분(10b)의 직경보다 크다. 상부 및 하부 비아 부분의 기울기는 원하는 응용에 대해 적합한 임의의 기울기일 수 있고, 동일하거나 또는 상이할 수 있다. 각각의 기울기는 전형적으로 약 5° 내지 약 90°일 것이다. 이 실시 형태는 유전 층의 제2 주 표면 상에 전도성 층(20)을 갖는 유전 층(12)으로 시작함으로써 형성될 수 있다. 유전 층(12)의 제1 주 표면은 패터닝된 포토마스크(photomask)로 덮이고, 유전 층(12)의 노출된 부분은 도 7a에 도시된 바와 같이 원하는 직경 및 벽 기울기를 갖는 상부 비아 부분(10a)을 형성하기 위하여 제거된다(이는 이 단계에서는 공동이고, 즉 이는 유전 층을 통하여 완전히 연장되지 않음). 그 뒤, 새롭게 형성된 공동 플로어(cavity floor)의 외부 부분뿐만 아니라 공동 벽 그리고 유전 층(12)의 제1 주 표면이 포토마스크로 덮이고, 공동의 중심 부분은 도 7b에 도시된 바와 같이 하부 비아 부분(10b)을 형성하기 위하여 유전 층(12)을 통하여 완전히 추가로 식각된다. 그 후에, 도 7c에 도시된 바와 같이 상부 비아 부분(10a)의 벽은 유전 층(12)의 제1 주 표면으로부터 상부 비아 부분(10a) 내로 연장되는 전도성 층(19)의 부분으로 코팅될 수 있다. 이 경우에, 전도성 층(19)의 이 부분은 전도성 층(18)의 일부를 형성하지 않지만 대신에 전도성 층(19)의 다른 부분에 연결된다. 하부 비아 부분(10b)은 전도성 층(20)에 연결되고 전도성 층(19)으로부터 단리되는 전도성 층(18)으로 코팅된다. 도 7d에 도시된 바와 같이, LESD(26)는 비아(10)의 하부에 배치될 수 있으며 상부 비아 부분(10a) 내로 연장되는 전도성 층(19)의 부분에 와이어 접합된다. 그 후에, 비아(10)는 캡슐화제(30)로 충전될 수 있다.
도 8a 내지 도 8d에는 LESD가 비아의 깊이 미만의 높이를 갖는 도 7a 내지 도 7d와 유사한 본 발명의 대안의 실시 형태를 구성하는 방법이 도시된다. 도 8a 내지 도 8d뿐만 아니라 도 8d' 내지 도 8d'의 실시 형태는 최종 실시 형태가 전도성 층(19)에 의해 분리된 2개의 유전 층(12, 12')을 갖는다는 점에서 도 7a 내지 도 7d의 실시 형태와 상이하다. 이 실시 형태에서, 비아(10)는 유전 층(12') 내에 형성된 상부 부분(10a)과 유전 층(12) 내에 형성된 하부 부분(10b)을 갖는다. 도 8a에 도시된 바와 같이, 하부 비아 부분(10b)이 우선 유전 층(12) 내에 형성된다. 전도성 층(19)은 하부 비아 부분(10b)이 형성되기 전에 또는 그 이후에 유전 층(12)의 표면 상에 증착될 수 있다. 그 이후에 증착되는 경우에, 이는 전도성 층(18)이 하부 비아 부분(10b)에 증착됨과 동시에 증착될 수 있다. 도 8b에 도시된 바와 같이, 유전 층(12')은 전도성 층(19) 및 하부 비아 부분(10b)에 걸쳐서 도포된다. 도 8c에 도시된 바와 같이, 상부 비아 부분(10a)은 그 뒤에 유전 층(12') 내에 형성된다. 상부 비아 부분(10a)의 직경은 전형적으로 하부 비아 부분(10b)의 직경보다 크다. 상부 및 하부 비아 부분의 기울기는 원하는 응용에 대해 적합한 임의의 기울기일 수 있고, 동일하거나 또는 상이할 수 있다. 각각의 기울기는 전형적으로 약 5° 내지 약 90°일 것이다. 도 8d에 도시된 바와 같이, LESD(26)는 그 뒤에 비아의 하부에 배치될 수 있고, 유전 층(12) 상에서 전도성 층(19)의 부분에 와이어 접합된다. 대안의 실시 형태에서, 도 8d 에 도시된 바와 같이, 전도성 층(19')은 유전 층(12') 상에 증착될 수 있고, 유전 층(12')을 통하여 전도성 층(19, 19')들 사이에 전기적 연결부가 형성될 수 있다. 또 다른 실시 형태에서, 도 8d"에 도시된 바와 같이, 유전 층(12')을 도포하기에 앞서 유전 층(12)을 통하여 전도성 층(19, 20)들 사이에 전기적 연결부가 형성될 수 있다. 임의의 이들 실시 형태에서, 상부 비아 부분(10a)의 벽은 선택적으로 예컨대 전도성 및 반사 재료와 같은 추가 재료(도시되지 않음)로 코팅될 수 있다. 그 이후에, 비아(10)는 선택적으로 캡슐화제(도시되지 않음)로 충전될 수 있다.
도 9에는 도 3에서의 비아 구조물과 유사한 비아 구조물이 유전 층 내에 형성되는 본 발명의 실시 형태가 도시된다. 이 실시 형태에서, LESD(26)는 캡슐화제(31)에 의해 둘러싸인 열 싱크(heat sink, 27) 및 LED 다이(26')를 포함하는 완전한 LES 패키지이다. LESD(26)의 몸체는 비아(10) 내에 존재하며, 땜납(28)으로 비아 내의 전도성 층(18)에 부착됨과 동시에 접촉 리드는 전도성 층(19) 상의 접합 패드(24)로 연장된다.
LESD의 어레이는 임의의 원하는 패턴으로 형성될 수 있다. 예를 들어, 도 10에는 유전 층(12) 내에 형성된 비아(10) 내의 LESD(26)의 어레이가 도시되며, LESD(26)는 전도성 층(20)과 직접 접촉하는 전도성 층(18) 상에 배치된다. 이 실시 형태에서, 비아는 중첩된 사문형 채널의 패턴이다.
도 11a 및 도 11b에는 가요성 유전 층(12)의 표면 상에서 전도성 층(19)에 전기적으로 연결되고 그리고 직렬 및 병렬로 연결되는 다수의 LESD(26)가 내부에 배치되는 다수의 큰 비아(10)를 갖는 가요성 유전 층(12)의 상면도 및 단면도가 각각 도시된다. LESD는 전도성 층(20)에 인접한 비아(10) 내의 전도성 층(18)에 의해 지지된다. 전도성 층(18)은 LESD(26)로부터 전도성 층(20)으로 열을 전달할 수 있다.
본 발명의 가요성 LES 디바이스는 예컨대, 대개 가요성 회로를 제조하는데 사용되는 롤-투-롤 공정(roll-to-roll process)과 같은 연속 공정 또는 배치 공정에서 제조될 수 있다. LESD는 그 뒤에 원하는 데로 분할될 수 있으며, 예를 들어, LESD 용품을 스탬핑(stamping )나 또는 슬리팅(slitting)함으로써 예를 들어, 개별 LESD, LESD의 스트립, 또는 LESD의 어레이로 단일화될 수 있다(singulated). 따라서, 가요성 LESD의 전체 릴은 개별 LESD가 전형적으로 캐리어 테이프의 개별 포켓 내에서 이송되는 종래의 테이프 및 릴 공정에 대한 필요 없이 운반될 수 있다.
LESD의 개개, 스트립, 또는 어레이를 형성하기 전에 또는 이후에, 가요성 LESD가 예를 들어, 열 전도성 접착제로 유전 층의 제2 주 표면 상의 전도성 층을 추가 기판에 부착시킴으로써 추가 기판에 부착될 수 있다. 열 전도성 접착제는 LESD로부터 외부로 열의 전달을 추가로 도울 수 있다. 대안으로, 유전 층의 제2 주 표면 상의 전도성 층은 금속 또는 기판에 대한 이의 부착을 돕는 다른 재료로 처리될 수 있다. 기판은 또한 열 전도성일 수 있고, 예를 들어, 강성의 금속 스트립일 수 있거나, 또는 열 및/또는 전기 전도성일 수 있거나 또는 아닐 수 있는 반도체 또는 세라믹 기판일 수 있다.
가요성 LES 디바이스는 이의 의도된 사용에 따라 임의의 원하는 기판에 부착될 수 있다. 예를 들어, 상기 가요성 LES 디바이스는 예컨대, 구리 또는 알루미늄, 열 싱크, 유전 기판, 회로 판 등과 같은 가요성 또는 강성의 금속 기판에 부착될 수 있다. LES 디바이스가 회로 판 상에서 사용하기 위한 것일 경우에, 단일화된 스트립, 또는 어레이 형태이든지 가요성 LES 디바이스는 최종 사용자의 회로 판에 직접 부착될 수 있으며, 이에 따라 통상적인 리드 프레임 재료에 대한 필요가 배제된다. LES 디바이스가 발광 스트립으로서 사용하기 위한 것일 경우에, 상기 LES 디바이스는 전술된 바와 같이 방수성/내후성, 투명 케이싱 내에 넣어질 수 있다.
LESD가 스트립 또는 어레이 형태인 경우에, 상기 LESD는 스트립 또는 어레이 내의 하나 이상의 다른 LESD에 전기적으로 연결될 수 있다. 예컨대, 제너(Zener) 다이오드 및 쇼트키(Schottky) 다이오드와 같은 추가 요소가 또한 예를 들어, 가요성 LES 디바이스의 분할에 앞서 직접 웨이퍼 접합 또는 플립 칩 공정을 사용하여 가요성 유전 층의 상부 또는 하부 표면에 추가될 수 있다. 이들 요소들은 또한 LESD에 전기적으로 연결될 수 있다.
본 발명의 적어도 하나의 실시 형태에서, 가요성 LESD 용품은 통상적인 단일 또는 다수의 LESD보다 얇고, 이는 LESD가 유전 층의 표면 아래에 안착되기 때문이다. 이에 따라 본 발명의 가요성 LESD 디바이스가 예컨대, 휴대폰 및 카메라 플래시와 같이 까다로운 부피 제한이 있는 응용에서 사용될 수 있다. 예를 들어, 본 발명의 가요성 LES 디바이스는 대략 0.7 ㎜ 내지 4 ㎜, 및 일부 실시 형태에서 0.7 ㎜ 내지 2 ㎜의 프로파일을 제공할 수 있는 반면 통상적인 LESD 용품 프로파일은 전형적으로 4 ㎜를 초과하고, 대략 4.8 ㎜ 내지 6.00 ㎜이다. 게다가, 본 발명의 적어도 하나의 실시 형태에서, 가요성 LESD는 원하는 경우 비-선형 또는 비-평면형 조립체 내로 용이하게 끼워맞춤되도록 구부러질 수 있거나 또는 만곡될 수 있다.
적어도 하나의 실시 형태에서, 유전 층 및 이 위의 전도성 층은 LESD에 대한 얇고 순응성의 지지부를 제공한다. 적어도 하나의 실시 형태에서, 전도성 층의 총 두께는 200 마이크로미터 미만, 바람직하게는 100 마이크로미터 미만, 및 가장 바람직하게는 50 마이크로미터 미만이다. 적어도 하나의 실시 형태에서, 유전 층의 두께는 바람직하게는 50 마이크로미터 이하이다.
실시예
본 발명은 하기의 실시예에 의해 예시되지만, 이들 실시예에서 언급되는 특정 재료 및 그의 양뿐만 아니라 다른 조건 및 세부 사항은 본 발명을 부당하게 제한하는 것으로 해석되어서는 안 된다.
식각 방법
에칭제를 제조하기 위한 일반적인 절차는 우선 혼합에 의해 수중에 37 중량%의 포타슘 하이드록사이드(KOH)를 용해하고, 그 후에 3.5 중량%의 에틸렌 글리콜과 22 중량%의 에탄올아민의 후속 첨가를 포함하였다. 일본 도쿄 소재의 우베 인더스트리즈, 리미티드로부터 상표명 유피셀-N으로 입수가능한, 일 측면 상에 3 ㎛의 구리 층이 덮인 50 ㎛의 폴리이미드 유전 층의 샘플을 식각 마스크로서 일본 히타치 케미컬즈(Hitachi Chemicals)로부터의 상표명 HM-4056으로 입수가능한 수성 포토레지스트를 사용하여 PI 측면으로부터의 선택적 식각을 하였다. 유전 층을 구리 표면이 후방 측면까지 관통하도록 완전히 식각하였다.
회로-형성 방법
일본 도쿄 소재의 우베 인더스트리즈, 리미티드로부터 상표명 유피셀-N으로 입수가능한, 일 측면 상에 3 ㎛의 구리 층이 덮인 50 ㎛의 폴리이미드의 50.8 cm(20 인치) 폭 X 20 m 길이의 샘플을 우선 34.04 cm(13.4 인치)의 폭으로 잘랐다. 폴리이미드(PI) 측면으로부터 18 ㎛의 구리 캐리어 층을 제거한 후에, 히타치 케미컬즈, 리미티드로부터의 상표명 HM4056으로 입수가능한 건식 필름 포토레지스트를 양 측면 상에서 박층하고 포토리소그래피 공정을 사용하여 폴리이미드 측면 상에 패터닝된 식각 마스크를 형성함으로써 비아를 샘플 내에 형성하였다. 샘플은 그 뒤에 폴리이미드 층의 후방 측면 상에서 구리 층까지 관통하도록 완전히 유전체의 노출된 부분을 식각하기 위하여 전술된 식각 방법을 사용하여 화학적 식각 공정에 노출시켰다. 양 측면으로부터 포토레지스트를 제거한 후에, 우선 샘플의 노출된 PI 표면은 진공 증착에 의해 두께가 2 ㎚ 내지 20 ㎚인 크롬 타이 층을 시딩(seeding)에 노출시키고 그 뒤에 전도성 코팅을 형성하기 위하여 진공 증착에 의하여 타이 층 상에서 대략 100 ㎚의 두께로 구리를 증착하였다. 전도성 코팅은 그 뒤에 최종 두께가 약 3 ㎛인 구리 코팅을 형성하기 위하여 전기도금에 노출되었다. 이는 PI 유전 층의 전체에 그리고 식각된 비아 내에 전도성 코팅의 구조물을 제공하였다. 포토레지스트는 그 뒤 구리가 덮인(일 측면 상에서) 및 구리가 코팅된(다른 측면 상에서) 유전 층의 양 측면 상에 도포되었고, 리-레지스트레이션 포토리소그래피 공정(re-registration photolithography process)에 의해 구리가 코팅된 측면 상에서 패터닝되었다. 45 ㎛의 구리가 식각된 PI 측면 상에서 얇은 전착된 구리의 노출된 부분으로 전착되었다. 그 뒤, 포토레지스트가 식각된 PI 측면으로부터 제거된 후에, 3 ㎛의 구리 층 및 크롬 타이 층의 노출된 부분이 제거되어 유전 층 상에 회로 패턴을 형성하였다. 이에 따라 식각된 비아 내에서 35 ㎛의 구리 코팅과 폴리이미드 층의 노출된 부분들 간에 두께가 35 ㎛인 전도성 전극이 형성된다.
실시예 1
하기에는 가요성 기판 상에서 LESD를 패키징하는, 구체적으로 유기 다이 부착으로 가요성 유전 기판의 비아 내에 블루 LED를 장착하는 실시예가 있다.
전도성 회로가 전술된 회로-형성 방법을 사용하여 가요성 유전 층 상에 형성되었고, 복수의 비아가 그 내에 형성되었다. 각각의 비아는 약 35 ㎛의 전기 도금된 구리의 전도성 코팅 및 약 0.2 ㎛의 금 반사 코팅을 가졌으며, 이에 따라 비아 깊이는 약 15 ㎛로 유지된다. 각각의 비아 내에서, 미국 노스 캐롤라이나 더럼 소재의 크리, 인코포레이티드(Cree, Inc)로부터의 부품 번호 CA460EZ290-S2100-2로 입수가능한 Cree EZ 290 Gen II LED는 1 시간 동안 150℃에서 열 경화가 수행된 상태에서 미국 샌 디에고 소재의 퀀텀 머테리얼즈(Quantum Materials)로부터 입수가능한 은 에폭시 유기 다이 부착(silver epoxy organic die attach)을 사용하여 반사/전도성 코팅에 접합되었다. 각각의 LED는 0.0254 ㎜(1 밀) 직경의 금 와이어로 미국 펜실베니아 포트 워싱턴 소재의 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드(Kulicke and Soffa Industries, Inc)로부터 상표명 4524D으로 입수가능한 매뉴얼 와이어 본더(manual wire bonder)를 사용하여 금 접합 패드를 통해 유전 층의 상부 표면 상에서 전도성 회로에 와이어 접합되었다. 조립체는 영국 캠브리지셔 헌팅던 소재의 썰비 탠더 인스트러먼츠 리미티드(Thurlby Thandar Instruments Limited)(TTi)로부터 모델 번호 EX4210R(전압 정격 42 V, 전류 정격 10 A)로서 입수가능한 파워 서플라이를 사용하여 시험되었다. LED는 발광될 때 밝은 청색이었고, 조립체는 유연성을 나타냈다.
실시예 2
하기에는 가요성 기판 상에서 LESD를 패키징하는, 구체적으로 직접 다이 부착 접합으로 가요성 유전 층의 비아 내에 블루 LED를 장착하는 또 다른 실시예가 있다.
전도성 회로가 전술된 회로-형성 방법을 사용하여 가요성 유전 층 상에 형성되었고, 복수의 비아가 그 내에 형성되었다. 각각의 비아는 약 35 ㎛의 전기 도금된 구리의 전도성 코팅 및 약 0.2 ㎛의 도금된 금 반사 코팅을 가졌으며, 이에 따라 비아 깊이는 약 15 ㎛로 유지된다. 각각의 비아 내에서, 미국 노스 캐롤라이나 더럼 소재의 크리, 인코포레이티드로부터의 부품 번호 CA460EZ290-S2100-2로 입수가능한 Cree EZ 290 Gen II LED는 80:20의 비율의 금-주석을 사용하여 반사/전도성 코팅에 접합되었다. 각각의 LED는 0.0254 ㎜(1 밀) 직경의 금 와이어로 미국 펜실베니아 포트 워싱턴 소재의 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드로부터 상표명 4524D로 입수가능한 매뉴얼 와이어 본더를 사용하여 금 접합 패드를 통해 유전 층의 상부 표면 상에서 전도성 회로에 와이어 접합되었다. 조립체는 영국 캠브리지셔 헌팅던 소재의 썰비 탠더 인스트러먼츠 리미티드(TTi)로부터 모델 번호 EX4210R(전압 정격 42 V, 전류 정격 10 A)로서 입수가능한 파워 서플라이를 사용하여 시험되었다. LED는 발광될 때 밝은 청색이었고, 조립체는 유연성을 나타냈다.
실시예 3
하기에는 가요성 기판 상에서 LESD를 패키징하는, 구체적으로 간접 다이 접합으로 가요성 유전 기판의 비아 내에 블루 LED를 장착하는 또 다른 실시예가 있다.
전도성 회로가 전술된 회로-형성 방법을 사용하여 가요성 유전 층 상에 형성되었고, 복수의 비아가 그 내에 형성되었다. 각각의 비아는 약 35 ㎛의 전기 도금된 구리의 전도성 코팅 및 약 0.2 ㎛의 도금된 금 반사 코팅을 가졌으며, 이에 따라 비아 깊이는 약 15 ㎛로 유지된다. 각각의 비아 내에서, 미국 노스 캐롤라이나 더럼 소재의 크리, 인코포레이티드로부터의 부품 번호 CA460EZ290-S2100-2로 입수가능한 Cree EZ 290 Gen II LED는 LED와 반사/전도성 코팅 사이에서 땜납을 사용하여 반사/전도성 코팅에 접합되었다. 각각의 LED는 0.0254 ㎜(1 밀) 직경의 금 와이어로 미국 펜실베니아 포트 워싱턴 소재의 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드로부터 상표명 4524D으로 입수가능한 매뉴얼 와이어 본더를 사용하여 금 접합 패드를 통해 유전 층의 상부 표면 상에서 전도성 회로에 와이어 접합되었다. 조립체는 영국 캠브리지셔 헌팅던 소재의 썰비 탠더 인스트러먼츠 리미티드(TTi)로부터 모델 번호 EX4210R(전압 정격 42 V, 전류 정격 10 A)로서 입수가능한 파워 서플라이를 사용하여 시험되었다. LED는 발광될 때 밝은 청색이었고, 조립체는 유연성을 나타냈다.
본 발명의 추가 실시 형태는 다음을 포함한다:
실시 형태 1. 용품으로서,
제1 및 제2 주 표면을 갖는 가요성 중합체 유전 층을 포함하고, 유전 층은 제1 주 표면으로부터 제2 주 표면으로 연장되는 하나 이상의 비아를 가지며, 제1 주 표면은 그 위에 제1 전도성 층을 가지며 제2 주 표면은 그 위에 제2 전도성 층을 갖고, 하나 이상의 비아는 유전 재료를 포함한 벽에 의해 형성되고, 제2 전도성 층은 제2 주 표면 내에서 비아 개구를 덮으며, 하나 이상의 비아는 이의 벽의 적어도 일부 상에 그리고 제2 주 표면 내에서 비아 개구를 덮는 제2 전도성 층의 적어도 일부 상에 제3 전도성 층을 가지며, 제3 전도성 층은 발광 반도체 디바이스를 직접 또는 간접적으로 지지하도록 구성되고,
제1 전도성 층은 전기 전도성이고, 제2 및 제3 전도성 층은 열 전도성이며,
제3 전도성 층은 제1 전도성 층과 제2 전도성 층 사이에 직류 연결부를 제공하지 않는다.
실시 형태 2. 실시 형태 1에 있어서, 유전 층은 비아의 어레이를 갖는 용품.
실시 형태 3. 실시 형태 1 또는 2에 있어서, 발광 반도체 디바이스는 하나 이상의 비아 내에서 전도성 층 또는 재료에 직접 또는 간접적으로 접합되는 용품.
실시 형태 4. 실시 형태 1 내지 3 중 어느 한 실시 형태에 있어서, 발광 반도체 디바이스는 제1 전도성 층에 와이어 접합되는 용품.
실시 형태 5. 실시 형태 1 내지 4 중 어느 한 실시 형태에 있어서, 유전 층은 코어의 일 또는 양 측면 상에 폴리이미드 코어 및 열가소성 폴리이미드 층을 포함하는 용품.
실시 형태 6. 실시 형태 1 내지 5 중 어느 한 실시 형태에 있어서, 하나 이상의 비아의 상부 표면은 반사성인 용품.
실시 형태 7. 실시 형태 6에 있어서, 하나 이상이 비아의 상부 표면은 비아 내의 전도성 재료의 적어도 일부에 걸쳐 도포된 반사 재료를 포함하는 용품.
실시 형태 8. 실시 형태 7에 있어서, 반사 재료는 금, 은, 향상된 반사도를 갖는 알루미늄, 고유 반사 유전 재료, 및 착색된 재료로 구성된 군으로부터 선택되는 용품.
실시 형태 9. 실시 형태 7에 있어서, 하나 이상의 비아 내에서 발광 반도체 디바이스와 반사 재료 사이에 패시베이션 층을 추가로 포함하는 용품.
실시 형태 10. 실시 형태 9에 있어서, 패시베이션 층은 금:주석을 포함하고, 반사 층은 금을 포함하는 용품.
실시 형태 11. 실시 형태 1 내지 10 중 어느 한 실시 형태에 있어서, 하나 이상의 비아는 형광체-충전된 캡슐화제가 충전되는 용품.
실시 형태 12. 본 방법은
제1 주 표면과 제2 주 표면을 갖는 가요성 유전 층을 제공하는 단계,
유전 층의 제1 주 표면으로부터 제2 주 표면으로 연장되는 하나 이상의 비아를 형성하는 단계,
유전 층의 제1 및 제2 주 표면 상에 전도성 층을 형성하는 단계, 및
비아 내의 전도성 층이 유전 층의 제2 주 표면 상에서 전도성 층과 전기적으로 접촉하도록 하나 이상의 비아 내에 전도성 층을 도포하는 단계를 포함하는 방법.
실시 형태 13. 실시 형태 12에 있어서, 하나 이상의 비아 내에서 전도성 층에 발광 반도체 디바이스를 직접 또는 간접적으로 접합하는 단계, 및
유전 층의 제1 주 표면 상에서 전도성 층에 발광 반도체 디바이스를 전기적으로 연결하는 단계를 추가로 포함하는 방법.
특정 실시 형태가 바람직한 실시 형태의 설명을 목적으로 본 명세서에서 도시되고 설명되었지만, 매우 다양한 대안의 및/또는 등가의 구현 형태가 본 발명의 범주로부터 벗어남이 없이 도시되고 설명된 특정 실시 형태를 대신할 수 있다는 것이 당업자에 의해 이해될 것이다. 본 출원은 본 명세서에서 논의된 양호한 실시 형태의 임의의 적응 또는 변경을 포함하도록 의도된다. 따라서, 본 발명은 오직 청구의 범위 및 그의 등가물에 의해서만 한정되는 것으로 명시적으로 의도된다.

Claims (20)

  1. 용품으로서,
    제1 및 제2 주 표면을 갖는 가요성 중합체 유전 층을 포함하고, 유전 층은 제1 주 표면으로부터 제2 주 표면으로 연장되는 비아의 어레이를 가지며, 제1 주 표면은 그 위에 제1 전도성 층을 가지며 제2 주 표면은 그 위에 제2 전도성 층을 갖고, 비아는 유전 재료를 포함한 벽에 의해 형성되고, 제2 전도성 층은 제2 주 표면 내에서 비아 개구를 덮으며, 하나 이상의 비아는 이의 벽의 적어도 일부 상에 그리고 제2 주 표면 내에서 비아 개구를 덮는 제2 전도성 층의 적어도 일부 상에 제3 전도성 층을 가지며, 제3 전도성 층은 발광 반도체 디바이스를 직접 또는 간접적으로 지지하도록 구성되고,
    제1 전도성 층은 전기 전도성이고, 제2 및 제3 전도성 층은 열 전도성이며,
    제3 전도성 층은 제1 전도성 층과 제2 전도성 층 사이에 직류 연결부를 제공하지 않는 용품.
  2. 제1항에 있어서, 제1 전도성 층은 열 및 전기 전도성인 용품.
  3. 제1항 또는 제2항에 있어서, 제2 전도성 층은 열 및 전기 전도성인 용품.
  4. 제1항, 제2항 또는 제3항에 있어서, 제3 전도성 층은 열 및 전기 전도성인 용품.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제3 전도성 층은 비아 내로 연장되지만 제1 전도성 층의 나머지 부분으로부터 전기적으로 단리되는 제1 전도성 층의 일부를 포함하는 용품.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 제1 전도성 층은 회로를 포함하는 용품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 제2 전도성 층은 회로를 포함하는 용품.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 제3 전도성 층은 제1 전도성 층에 전기적으로 연결되는 LESD를 직접 또는 간접적으로 지지하도록 구성되는 용품.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 제3 전도성 층은 제2 전도성 층에 전기적으로 연결되는 LESD를 직접 또는 간접적으로 지지하도록 구성되는 용품.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 하나 이상의 비아는 제3 전도성 층에 추가로 전도성 재료가 25% 이상 충전되는 용품.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서, 전도성 층과 전도성 재료의 조합은 가요성 중합체 유전 층의 두께의 약 5% 내지 약 100%인 하나 이상의 비아의 축방향으로 두께를 갖는 용품.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 하나 이상의 비아는 유전 층의 주 평면으로부터 측정된 바와 같이 약 5° 내지 약 60°의 각도로 유전 층의 제1 주 표면으로부터 제2 주 표면으로 기울어지는 벽을 갖는 용품.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 제2 전도성 층은 열 전도성 접착제에 의해 열 전도성의 강성 기판에 부착되는 용품.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 제2 전도성 층은 열 전도성 접착제를 포함하는 용품.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 발광 반도체 디바이스는 공동 내의 제3 전도성 층에 의해 지지되고, 베어 다이, 베어 다이 LES 구조물, 중간 LES 구조물, 및 완전한 패키징된 LES 구조물로 구성된 군으로부터 선택되는 용품.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 발광 반도체 디바이스의 풋 프린트 영역 대 유전 층의 제2 주 표면에서 비아 개구의 영역의 비율은 약 1:2 내지 약 1:4인 용품.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 발광 반도체 디바이스의 풋 프린트 영역 대 유전 층의 제2 주 표면에서 비아 개구의 영역의 비율은 약 1:3인 용품.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 제1 및 제3 전도성 층은 두께가 약 50 마이크로미터 내지 약 100 마이크로미터인 용품.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 하나 이상의 비아는 가요성 유전 층의 제1 주 표면 근처에 상부 부분과 제2 주 표면 근처에 하부 부분을 가지며, 비아의 상부 부분의 직경은 비아의 하부 부분의 직경보다 큰 용품.
  20. 제1항 내지 제18항 중 어느 한 항에 있어서, 제1 전도성 층 상에 제2 중합체 유전 층을 추가로 포함하고, 제2 중합체 유전 층은 개구가 비아의 상부 부분을 형성하도록 하나 이상의 비아와 정렬되고 제2 중합체 유전 층을 통하여 연장되는 개구를 갖는 용품.
KR1020137013717A 2010-11-03 2011-10-27 열 관리를 위한 가요성 ｌｅｄ 디바이스 및 제조 방법 KR20130141559A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US40980110P 2010-11-03 2010-11-03
US61/409,801 2010-11-03
US201161444374P 2011-02-18 2011-02-18
US61/444,374 2011-02-18
US201161524660P 2011-08-17 2011-08-17
US61/524,660 2011-08-17
PCT/US2011/057977 WO2012061183A2 (en) 2010-11-03 2011-10-27 Flexible led device for thermal management and method of making

Publications (1)

Publication Number Publication Date
KR20130141559A true KR20130141559A (ko) 2013-12-26

Family

ID=45002119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137013717A KR20130141559A (ko) 2010-11-03 2011-10-27 열 관리를 위한 가요성 ｌｅｄ 디바이스 및 제조 방법

Country Status (4)

Country Link
US (1) US9674938B2 (ko)
KR (1) KR20130141559A (ko)
TW (1) TWI530235B (ko)
WO (1) WO2012061183A2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012061183A2 (en) 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device for thermal management and method of making
US9179543B2 (en) 2010-11-03 2015-11-03 3M Innovative Properties Company Flexible LED device with wire bond free die
US9909063B2 (en) 2010-11-03 2018-03-06 3M Innovative Properties Company Polymer etchant and method of using same
US9698563B2 (en) 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
CN103283048B (zh) 2010-12-29 2017-04-12 3M创新有限公司 远程荧光粉led的构造
US9151463B2 (en) 2010-12-29 2015-10-06 3M Innovative Properties Company LED color combiner
US9716061B2 (en) * 2011-02-18 2017-07-25 3M Innovative Properties Company Flexible light emitting semiconductor device
WO2013025402A2 (en) 2011-08-17 2013-02-21 3M Innovative Properties Company Two part flexible light emitting semiconductor device
JP6192655B2 (ja) 2011-11-23 2017-09-06 スリーエム イノベイティブ プロパティズ カンパニー 三次元構造体を有するフレキシブル発光半導体装置
TWI595685B (zh) * 2012-07-30 2017-08-11 晶元光電股份有限公司 發光模組
US9642566B2 (en) 2013-10-04 2017-05-09 General Electric Company Flexible embedded sensor arrays and methods of making the same
WO2015084851A1 (en) * 2013-12-04 2015-06-11 3M Innovative Properties Company Flexible light emitting semiconductor device with large area conduit
WO2015175108A1 (en) * 2014-05-15 2015-11-19 3M Innovative Properties Company Flexible circuit on reflective substrate
US9791112B2 (en) * 2014-12-24 2017-10-17 Bridgelux, Inc. Serial and parallel LED configurations for linear lighting modules
TWI575686B (zh) * 2015-05-27 2017-03-21 南茂科技股份有限公司 半導體結構
CN107785475B (zh) * 2015-07-17 2020-02-07 开发晶照明（厦门）有限公司 发光装置复合基板及具有该发光装置复合基板的led模组
US20210195743A1 (en) * 2016-02-18 2021-06-24 3M Innovative Properties Company Multilayer construction for mounting light emitting devices
US9929230B2 (en) * 2016-03-11 2018-03-27 International Business Machines Corporation Air-core inductors and transformers
CN110931622A (zh) * 2016-03-14 2020-03-27 光宝光电(常州)有限公司 发光二极管封装结构
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
JP6743728B2 (ja) * 2017-03-02 2020-08-19 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
CN109873072B (zh) * 2017-12-01 2021-09-21 光宝科技新加坡私人有限公司 发光装置、发光二极管封装结构及其制造方法
TWI647868B (zh) * 2017-12-01 2019-01-11 新加坡商光寶新加坡有限公司 改良的發光裝置及其製造方法、改良的發光二極體封裝結構及其製造方法
DE102018111791A1 (de) * 2018-05-16 2019-11-21 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN110534867B (zh) * 2018-05-26 2021-11-19 广东延春高新材料科技股份有限公司 高透波高强碳纤玻纤复合玻璃钢天线罩及其生产工艺
CN113707788B (zh) * 2020-05-22 2022-07-22 重庆康佳光电技术研究院有限公司 背板结构及其制作方法、巨量转移方法、显示设备
US11582866B1 (en) * 2021-07-22 2023-02-14 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630550A1 (fr) 1988-04-22 1989-10-27 Radiotechnique Compelec Procede de montage d'elements optiques sur un support et circuit optique ainsi obtenu
US4994938A (en) 1988-12-28 1991-02-19 Texas Instruments Incorporated Mounting of high density components on substrate
JP3535602B2 (ja) 1995-03-23 2004-06-07 松下電器産業株式会社 面実装型ｌｅｄ
KR0179921B1 (ko) 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
US5994648A (en) 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
FR2769389B1 (fr) 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
TW408497B (en) 1997-11-25 2000-10-11 Matsushita Electric Works Ltd LED illuminating apparatus
US6412971B1 (en) 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
US20030039106A1 (en) 2000-04-14 2003-02-27 Tatsunori Koyanagi Double-sided wiring board and its manufacture method
US7348045B2 (en) 2002-09-05 2008-03-25 3M Innovative Properties Company Controlled depth etched dielectric film
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6949771B2 (en) 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
JP4067802B2 (ja) 2001-09-18 2008-03-26 松下電器産業株式会社 照明装置
US6531328B1 (en) 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US6936855B1 (en) 2002-01-16 2005-08-30 Shane Harrah Bendable high flux LED array
US7800121B2 (en) 2002-08-30 2010-09-21 Lumination Llc Light emitting diode component
KR101182041B1 (ko) 2002-09-19 2012-09-11 크리 인코포레이티드 경사 측벽을 포함하고 인광물질이 코팅된 발광 다이오드,및 그의 제조방법
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US20060018120A1 (en) * 2002-11-26 2006-01-26 Daniel Linehan Illuminator and production method
CN101740560B (zh) 2003-04-01 2012-11-21 夏普株式会社 发光装置、背侧光照射装置、显示装置
JP2005086044A (ja) 2003-09-09 2005-03-31 Citizen Electronics Co Ltd 高信頼性パッケージ
US7012017B2 (en) 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
DE102004009284A1 (de) 2004-02-26 2005-09-15 Osram Opto Semiconductors Gmbh Leuchtdioden-Anordnung für eine Hochleistungs-Leuchtdiode und Verfahren zur Herstellung einer Leuchtdioden-Anordnung
US20050247944A1 (en) 2004-05-05 2005-11-10 Haque Ashim S Semiconductor light emitting device with flexible substrate
US7745832B2 (en) 2004-09-24 2010-06-29 Epistar Corporation Semiconductor light-emitting element assembly with a composite substrate
CN100449801C (zh) 2004-09-30 2009-01-07 晶元光电股份有限公司 半导体发光元件组成
US20060087866A1 (en) 2004-10-22 2006-04-27 Ng Kee Y LED backlight
US7303315B2 (en) 2004-11-05 2007-12-04 3M Innovative Properties Company Illumination assembly using circuitized strips
US7314770B2 (en) 2004-11-18 2008-01-01 3M Innovative Properties Company Method of making light emitting device with silicon-containing encapsulant
US7192795B2 (en) 2004-11-18 2007-03-20 3M Innovative Properties Company Method of making light emitting device with silicon-containing encapsulant
US20060171152A1 (en) 2005-01-20 2006-08-03 Toyoda Gosei Co., Ltd. Light emitting device and method of making the same
JP2006319074A (ja) 2005-05-12 2006-11-24 Mitsui Chemicals Inc Ｌｅｄ実装用基板およびその製造方法
WO2007002644A2 (en) 2005-06-27 2007-01-04 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7365371B2 (en) 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
TW200709471A (en) 2005-08-29 2007-03-01 Shane Harrah Bendable high flux LED array
TWI306652B (en) 2005-10-28 2009-02-21 Chipmos Technologies Inc Light emitting diode package structure
US20070120089A1 (en) 2005-11-28 2007-05-31 3M Innovative Properties Company Polymer etchant and method of using same
KR100782798B1 (ko) 2006-02-22 2007-12-05 삼성전기주식회사 기판 패키지 및 그 제조 방법
TWI289947B (en) 2006-03-17 2007-11-11 Ind Tech Res Inst Bendable solid state planar light source, a flexible substrate therefor, and a manufacturing method therewith
US7863639B2 (en) 2006-04-12 2011-01-04 Semileds Optoelectronics Co. Ltd. Light-emitting diode lamp with low thermal resistance
US20070246717A1 (en) 2006-04-21 2007-10-25 Ng Kee Y Light source having both thermal and space efficiency
US7655957B2 (en) 2006-04-27 2010-02-02 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
US8282986B2 (en) 2006-05-18 2012-10-09 Osram Sylvania, Inc. Method of applying phosphor coatings
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
TWI302372B (en) 2006-08-30 2008-10-21 Polytronics Technology Corp Heat dissipation substrate for electronic device
US20080067526A1 (en) 2006-09-18 2008-03-20 Tong Fatt Chew Flexible circuits having improved reliability and thermal dissipation
JP2008108861A (ja) 2006-10-25 2008-05-08 Avago Technologies Ecbu Ip (Singapore) Pte Ltd 光源にフレキシブルｐｃｂが直結された発光ダイオードパッケージ
JP2008135694A (ja) 2006-10-31 2008-06-12 Hitachi Cable Ltd Ｌｅｄモジュール
JPWO2008053833A1 (ja) 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US20080117619A1 (en) * 2006-11-21 2008-05-22 Siew It Pang Light source utilizing a flexible circuit carrier and flexible reflectors
TWI355050B (en) 2007-06-22 2011-12-21 Light Ocean Technology Corp Thin double-sided package substrate and manufactur
US7829794B2 (en) 2007-09-13 2010-11-09 3M Innovative Properties Company Partially rigid flexible circuits and method of making same
US20090115926A1 (en) 2007-11-05 2009-05-07 Seong Choon Lim Display and method of making
TW200921942A (en) 2007-11-14 2009-05-16 Advanced Optoelectronic Tech Packaging structure of light emitting diode device and method of fabricating the same
CN102588774A (zh) 2007-12-21 2012-07-18 3M创新有限公司 薄型柔性电缆照明组件及其制备方法
US8415703B2 (en) 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
JP5185683B2 (ja) 2008-04-24 2013-04-17 パナソニック株式会社 Ｌｅｄモジュールの製造方法および照明器具の製造方法
US8172424B2 (en) 2009-05-01 2012-05-08 Abl Ip Holding Llc Heat sinking and flexible circuit board, for solid state light fixture utilizing an optical cavity
US20100079989A1 (en) 2008-09-27 2010-04-01 Kuang-Chao Yeh Flexible Thin-Type Light-Emitting-Diode Circuit Substrate and a Light-Emitting-Diode Lamp Strip
TWI420695B (zh) 2008-10-21 2013-12-21 Advanced Optoelectronic Tech 化合物半導體元件之封裝模組結構及其製造方法
TWI366292B (en) 2008-12-26 2012-06-11 Ind Tech Res Inst Flexible light source device and fabricating method of thereof
KR101301445B1 (ko) 2008-12-30 2013-08-28 엘지디스플레이 주식회사 발광 다이오드 모듈 및 이를 구비한 백라이트 어셈블리
JP2010251376A (ja) 2009-04-10 2010-11-04 Sumitomo Electric Printed Circuit Inc 配線体，その製造方法および電子機器
TW201103170A (en) 2009-07-08 2011-01-16 Paragon Sc Lighting Tech Co LED package structure with concave area for positioning heat-conducting substance and method for manufacturing the same
KR101140961B1 (ko) 2009-10-26 2012-05-03 삼성전기주식회사 광학소자용 패키지 기판 및 제조방법
EP2589082B1 (en) 2010-06-29 2018-08-08 Cooledge Lighting Inc. Electronic devices with yielding substrates
JP2012033855A (ja) 2010-07-01 2012-02-16 Hitachi Cable Ltd Ｌｅｄモジュール、ｌｅｄパッケージ、並びに配線基板およびその製造方法
US9909063B2 (en) 2010-11-03 2018-03-06 3M Innovative Properties Company Polymer etchant and method of using same
WO2012061183A2 (en) 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device for thermal management and method of making
US9179543B2 (en) 2010-11-03 2015-11-03 3M Innovative Properties Company Flexible LED device with wire bond free die
US9698563B2 (en) 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
US9716061B2 (en) 2011-02-18 2017-07-25 3M Innovative Properties Company Flexible light emitting semiconductor device
WO2012112666A2 (en) 2011-02-18 2012-08-23 3M Innovate Properties Company Light emitting semiconductor device having multi-level substrate
WO2012112310A1 (en) 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device having thin dielectric substrate
CN102694081B (zh) * 2011-03-21 2014-11-05 展晶科技(深圳)有限公司 发光二极管制造方法
WO2013025402A2 (en) 2011-08-17 2013-02-21 3M Innovative Properties Company Two part flexible light emitting semiconductor device

Also Published As

Publication number Publication date
WO2012061183A2 (en) 2012-05-10
TW201228489A (en) 2012-07-01
US9674938B2 (en) 2017-06-06
US20140036461A1 (en) 2014-02-06
TWI530235B (zh) 2016-04-11
WO2012061183A3 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
US9674938B2 (en) Flexible LED device for thermal management
US9698563B2 (en) Flexible LED device and method of making
US9564568B2 (en) Flexible LED device with wire bond free die
KR101931395B1 (ko) 가요성 발광 반도체 디바이스
JP6192655B2 (ja) 三次元構造体を有するフレキシブル発光半導体装置
US6614103B1 (en) Plastic packaging of LED arrays
TWI316747B (en) Surface mountable optoelectronic component and its production method
US20080001160A1 (en) LED package with flexible polyimid circuit and method of manufacturing LED package
WO2012112310A1 (en) Flexible light emitting semiconductor device having thin dielectric substrate
TW201218468A (en) Semiconductor chip assembly with bump/base heat spreader and cavity in bump
WO2012112666A2 (en) Light emitting semiconductor device having multi-level substrate
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
US10692843B2 (en) Flexible light emitting semiconductor device with large area conduit
TWI472067B (zh) 光學封裝及其製造方法
TW201438297A (zh) 發光半導體裝置及用於其之基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application