JPH10190240A - 半導体装置用基板及びその製造方法 - Google Patents

半導体装置用基板及びその製造方法

Info

Publication number
JPH10190240A
JPH10190240A JP34131796A JP34131796A JPH10190240A JP H10190240 A JPH10190240 A JP H10190240A JP 34131796 A JP34131796 A JP 34131796A JP 34131796 A JP34131796 A JP 34131796A JP H10190240 A JPH10190240 A JP H10190240A
Authority
JP
Japan
Prior art keywords
semiconductor device
thickness
resin
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34131796A
Other languages
English (en)
Inventor
Toshio Ofusa
俊雄 大房
Toshiaki Ishii
俊明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP34131796A priority Critical patent/JPH10190240A/ja
Publication of JPH10190240A publication Critical patent/JPH10190240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】半導体装置用基板において、すべての絶縁層
に、高い精度でバイアホール加工を行うことが可能で、
従って高密度、高信頼性の半導体装置用基板を得るこ
と、各絶縁層の厚さのばらつきが小さく、また半導体装
置用基板としても厚さが均一で、かつ薄型である半導体
装置用基板を得ること、耐熱性も高い半導体装置用基板
を安価に得ることを課題とする。 【解決手段】三層以上の配線層を有し、各配線層が絶縁
層により互いに絶縁されてなる半導体装置用基板におい
て、前記絶縁層のすべての層が液状樹脂を硬化させてな
ることを特徴とする半導体装置用基板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置用の基
板及びその製造方法に関する。
【0002】
【従来の技術】高精度、高密度な配線を有する多層プリ
ント配線板は、例えば特開平7ー162154公報に示
されている。従来のビルドアップ法を用いたプリント配
線板の製造方法を、図7に示す。リジッドな基板からな
る絶縁基板51上に配線層および絶縁層を交互に形成す
るいわゆるビルドアップ法によって、半導体装置用基板
であるプリント配線板が形成されている。ビルドアップ
法は薄い配線層、絶縁層を低コストで形成できる、ドリ
ルを用いることなく小径のバイアホールを精度よく加工
することが可能なため、低コストで小径のバイアホール
が得られる、等の利点を有している。従って、薄型で高
密度な半導体装置用基板を安価に得ることが可能とな
る。
【0003】上述の例について詳しく説明すると、ガラ
ス−エポキシ基板等の材料からなるリジッドな基板51
の一方の面に、配線層(配線パターン)52、56、6
1の形成工程と、絶縁層53、57の形成工程を繰り返
して、リジッド基板上の配線層(配線パターン)52に
加えて二層の配線層(配線パターン)56、61、即ち
合計で三層の配線層を形成している。代表的な工程の具
体例をあげると、絶縁層53、57の形成工程は、感光
性液状樹脂を塗布し、露光現像によりバイアホール5
4、55、59を形成するという工程であり、配線層5
6、61の形成工程は、無電解、電解めっきによって得
た銅等の金属層をエッチングするという工程である。
【0004】その後、リジッドな基板及び上述の配線層
にドリルで穿孔(貫通孔58)してスルーホール60と
し、さらにリジッド基板の上記配線層を形成した面とは
反対面に電源層のパターン62を形成している。この後
ソルダーレジスト63を設けて、プリント配線板が完成
する。このような工程において、リジッドな基板は液状
樹脂を塗布したり、配線層を形成したりする際の支持体
としての役割を果たしている。そのため、そのような役
割に見合った剛性を有する材料であることが要求され
る。さらに、近年の電子機器の薄型化、小型化に対応す
るために、半導体装置用基板にも薄型化が要求されてお
り、半導体装置用基板の薄型化に対応するためには、支
持体の役割を果たすための剛性を有することに加え、薄
い基板であることが要求される。
【0005】ところで、上述の例ではリジッド基板から
なる支持体の一方の面に、複数の配線層を形成している
が、支持体に対して、その一方の面に形成できる配線層
の数は平坦性やコストの面から限られている。つまり、
配線層を複数形成する場合には、形成した配線層の上に
液状樹脂を塗布し、硬化させて絶縁層を形成するが、そ
の際、配線層が存在する部分と存在しない部分とで、絶
縁層に凹凸が生ずる。この凹凸は、配線層が多層化する
につれて継承され、累積され、凹凸が著しくなる。その
ため、しだいに絶縁層を均一な厚さで形成することが困
難となり、電気特性を低下させるという問題が生ずる。
また、配線パターンの形成時に、従来用いられているサ
ブトラクティブ法、セミアディティブ法、アディティブ
法のいずれの場合も、配線層あるいは絶縁層上にレジス
トを形成するが、その際の露光工程で、露光面が平滑で
ないと、所望の形状のレジストが得られなくなり、従っ
て配線パターンの形成精度が低下する。
【0006】以上から、同じ層の数の半導体装置用基板
を製造する際には、支持体の片面にビルドアップ法によ
る配線層を形成するよりも、支持体の両面に形成したほ
うが、基板の凹凸は半分程度に抑制することができ、好
ましい。また、上述のような半導体装置用基板は、部品
実装の面でも高密度化が求められている。上述の例で
は、リジッドな基板の配線層形成面とは反対面には電源
層のみを形成しているが、両面に配線層を形成し、部品
実装に半導体装置用基板の両面を用いるいわゆる両面実
装が行われている。このように、基板の凹凸を抑制する
面から、また両面実装を可能にする面から支持体の両面
に配線層を形成する構成が好ましい。
【0007】
【発明が解決しようとする課題】ところが、従来のよう
にガラスクロスにエポキシ樹脂、ポリイミド樹脂等の樹
脂を含浸させた、ガラス−エポキシ基板等の絶縁基板を
支持体として半導体装置用基板を製造し、その両面に配
線層を形成する場合には、次のような問題があった。 ガラスクロスを含んでいるため、支持体を薄くするこ
とが困難であり、従って半導体装置用基板の薄型化が困
難であった。また、薄いガラス−エポキシ基板等の絶縁
基板は非常に高価である。
【0008】支持体の両面に配線層を形成するために
は、絶縁基板に両面の配線層間の導通を行うために、絶
縁基板にバイアホールを設ける必要がある。しかし、高
い精度でかつ簡易な工程で、絶縁基板に穿孔する適当な
手段がない。詳しくいえば、細いドリルは折れやすく、
高価であるため、小さい径の孔を穿孔することは困難で
あり、コストも上昇する。また、レーザーを用いるとガ
ラスクロスを除去することが困難であり、孔壁からひげ
状に突出してしまう。レーザーの出力を上昇させると、
ガラスクロスに含浸させた樹脂が穿孔したい孔径以上に
除去されてしまう。
【0009】ガラスクロスを含んでいる場合、ガラス
クロスと含浸させた樹脂との密着性は必ずしもよくな
く、半導体装置用基板の製造時の乾燥工程や、使用時に
熱が加わった場合、ガラスクロスと含浸させた樹脂の界
面で、剥離が生じやすい。つまり、ガラスクロスおよび
含浸させた樹脂、それぞれの単体としての耐熱性より
も、ガラスクロスに樹脂を含浸させた状態での耐熱性は
低くなる。 支持体として使用しているガラス−エポキシ基板等の
絶縁基板は、ガラスクロスに樹脂を含浸させた構造であ
るため、板厚バラツキがあったり表面の平坦性が十分で
ないので、支持基板上に高精度に絶縁層を形成すること
や、微細なバイアホールや配線層を形成することが困難
である。
【0010】詳しく言えば、前記絶縁層として0.4〜
0.8mmまたはそれ以上の厚さのものを使用している
が、厚さの約10%の面内及び面間バラツキが避けられ
ないため、支持体の表面には40〜80μmの高さのバ
ラツキが存在する。このような状態の支持体表面に均一
な厚さの絶縁層を形成することや、例えば幅50μm以
下の微細な配線や直径100μm以下のバイアホールを
支持体のほぼ全面にわたって均一かつ安定して形成する
ことは著しく困難である。このことは、半導体素子の製
造で使用するシリコンウェハーや液晶表示装置のガラス
基板が1μm程度またはそれ以下の板厚バラツキを要求
することから、支持体の板厚バラツキ以下の微細なバタ
−ンを安定して形成することはほとんど不可能なことが
わかる。
【0011】したがって、半導体装置用基板の場合も支
持体の板厚バラツキを形成しようとする微細パターンの
寸法以下に押さえる必要があり、ガラス−エポキシ基板
を支持体として使用することは望ましくないと言える。
本発明は、かかる従来の問題点を解消するためのもので
あって、すべての絶縁層に、高い精度でバイアホール加
工を行うことが可能で、従って高密度、高信頼性の半導
体装置用基板を得ること、各絶縁層の厚さのばらつきが
小さく、また半導体装置用基板としても厚さが均一で、
かつ薄型である半導体装置用基板を得ること、耐熱性も
高い半導体装置用基板を安価に得ることを課題とする。
【0012】
【課題を解決するための手段】本発明はかかる課題を達
成するため、まず第一の発明は、三層以上の配線層を有
し、各配線層が絶縁層により互いに絶縁されてなる半導
体装置用基板において、前記絶縁層のすべての層が液状
樹脂を硬化させてなることを特徴とする半導体装置用基
板、としたものである。次に本発明の第二の発明は、前
記絶縁層が、エポキシ樹脂、アクリル樹脂、ポリイミド
樹脂、ベンゾシクロブテン樹脂、フッ素樹脂のうちの一
種類以上の樹脂を含むことを特徴とする請求項1記載の
半導体装置用基板、としたものである。
【0013】次に本発明の第三の発明は、厚みが、配線
層の層数と50μmの積以下であることを特徴とする請
求項1または請求項2記載の半導体装置用基板、とした
ものである。次に本発明の第四の発明は、複数の絶縁層
にバイアホールを形成し、かつ各絶縁層全てに直径10
0μm以下のバイアホールを少なくとも一つ以上形成し
たことを特徴とする請求項1乃至請求項3のいずれか一
項記載の半導体装置用基板、としたものである。次に本
発明の第五の発明は、前記配線層のうちの一層の厚み
が、35μm以上100μm以下であり、かつ、他の配
線層の厚みが30μm以下であることを特徴とする請求
項1乃至請求項4のいずれか一項記載の半導体装置用基
板、としたものである。
【0014】次に本発明の第六の発明は、前記厚みが3
5μm以上100μm以下の配線層の両側に、配線層が
形成されていることを特徴とする請求項5記載の半導体
装置用基板、としたものである。次に本発明の第七の発
明は、前記厚みが35μm以上100μm以下の配線層
は、50μm以下の銅層の両面に、厚みが25μm以下
の銅よりヤング率の高い金属からなる層が形成されてな
ることを特徴とする請求項5または請求項6記載の半導
体装置用基板、としたものである。次に本発明の第八の
発明は、前記銅よりヤング率の高い金属、がニッケルで
あることを特徴とする請求項7記載の半導体装置用基板
である。
【0015】次に本発明の第九の発明は、請求項1乃至
請求項8のいずれか一項記載の半導体装置用基板の製造
方法であって、 (第1工程) 後にエッチングされて配線層の内の一層
となる支持金属板を用意する工程 (第2工程) 前記支持金属板の一方の面に、液状樹脂
を硬化させることにより、バイア部の樹脂が除去された
絶縁層を形成する工程 (第3工程) 前記支持金属板をエッチングし、配線層
とする工程 (第4工程) エッチングされた前記支持金属板の他方
の面に液状樹脂を硬化させることにより、バイア部の樹
脂が除去された絶縁層を形成する工程 (第2−A工程) 第2工程で形成された絶縁層上に配
線層を形成する工程 (第4−A工程) 第4工程で形成された絶縁層上に配
線層を形成する工程の工程を含み、第1工程から第4工
程は、第1から第4の順で、第2−A工程は第2工程以
降に、第4−A工程は第4工程以降に行うことを特徴と
する半導体装置用基板の製造方法、としたものである。
【0016】次に本発明の第十の発明は、請求項7また
は請求項8記載の半導体装置用基板の製造方法であっ
て、 (第1工程) 銅箔の少なくとも一方の面に、銅よりヤ
ング率の高い金属層を配線パターン状に形成することに
より、後にエッチングされて配線層の内の一層となる支
持金属板を用意する工程 (第2工程) 前記支持金属板の一方の面に、液状樹脂
を硬化させることにより、バイア部の樹脂が除去された
絶縁層を形成する工程 (第3工程) 前記支持金属板をエッチングし、配線層
とする工程 (第4工程) 前記支持金属板をエッチングして得られ
た配線層の他方の面に液状樹脂を硬化させることによ
り、バイア部の樹脂が除去された絶縁層を形成する工程 (第2−A工程) 第2工程で形成された絶縁層上に配
線層を形成する工程 (第4−A工程) 第4工程で形成された絶縁層上に配
線層を形成する工程の工程を含み、第1工程から第4工
程は、第1から第4の順で、第2−A工程は第2工程以
降に、第4−A工程は第4工程以降に行うことを特徴と
する半導体装置用基板の製造方法、としたものである。
【0017】
【作用】本発明によれば、すべての絶縁層に、高い精度
でバイアホール加工を行うことが出来、各絶縁層の薄型
化が可能である。また多層の配線になっても、各絶縁層
の厚さのばらつきを抑制することができる。また、半導
体装置用基板としても均一な厚さを得ることができる。
また、絶縁層にガラスクロスを含まないため、耐熱性の
高い半導体装置用基板を得ることが出来る。
【0018】平滑な基板の両面に配線層を形成すること
により、片面あたりの絶縁層、配線層の数を半分にする
ことができ、結果的に層数の増加による凹凸の累積を減
少させることが可能となる。剛性の高い支持体を得るこ
とが可能となり、支持体としての役割を高めることがで
きる。
【0019】
【発明の実施の形態】以下本発明の実施例により実施の
形態を説明する。
【0020】
【実施例】
[実施例1]以下に本発明の実施例を示す図1、図2を
用い、説明する。 (1)厚さ100μmの銅板1を用意した(図1
(a))。 (2)銅板の一方の面に液状のエポキシ系の感光樹脂
(プロビーマー52(商品名)、日本チバガイギー社
製)をコートし、露光、現像してバイア部の樹脂を除去
した。この工程により、銅板上の厚さが20μmの絶縁
層2を得た(図1(b))。 (3)銅板の両面にポジ型感光性レジスト3(AZー1
301(商品名)、ヘキストジャパン社製)をコートし
た後、銅板の一方の面に所望の配線パターンにレジスト
3を形成し、他方の面は全面にレジスト3を残した(図
1(c))。 (4)前記の面に、塩化第二鉄液を用い、露出する銅板
をエッチングしレジストを剥離して、配線パターン4を
形成した(図1(d))。
【0021】(5)前記の面、即ち前記配線パターン及
び露出した絶縁層上に液状のエポキシ樹脂をコートし、
露光、現像してバイア部の樹脂を穴径100μmで除去
した。この工程により、配線パターン上の厚さが20μ
mの絶縁層2を得た(図1(e))。 (6)両面に無電解めっき、電解めっきを施し、レジス
ト塗布、エッチングして厚さ10μmの配線パターン
5、6を形成した(図2(a))。 (7)(2)と同様の工程を、両面に行い、絶縁層2を
形成。配線パターン上の絶縁層の厚さはそれぞれ20μ
mであった(図2(b))。
【0022】(8)(6)同様に両面に厚さ10μmの
配線パターン7、8を形成した(図2(c))。 (9)両面に厚さ15μmのソルダーレジスト9を形
成、露出するランド部分に、ニッケル−金めっき10、
11を行った(図2(d))。このような工程で、平均
厚さ240μm、配線層が5層、大きさが50mm角の
配線層を有する半導体装置用基板を得た。尚、厚さの測
定に当たっては半導体装置用基板の中心、四隅、四辺の
中点の9つの測定点をそれぞれ10mm角で設定し、そ
の中央をマイクロメーターで測定し、その平均値を「平
均厚さ」とした。実施例2以降も同様である。
【0023】[実施例2]以下に本発明の実施例を示す
図3、図4を用い、説明する。 (1)厚さ50μmの銅板1の両面に、後に(4)工程
でエッチングで除去する部分にレジスト3を形成した
(図3(a))。 (2)銅板の両面に、銅板を電極として、それぞれ厚さ
25μmのニッケル40を、配線パターン状に電解めっ
きで形成((1)で形成したレジストのない部分にニッ
ケル層を形成)した。このとき、塗布する樹脂とニッケ
ルとの密着性を保つため、表面が均一にあれた状態のニ
ッケル層を形成した(図3(b))。
【0024】(3)一方の面に液状のエポキシ樹脂をコ
ートし、露光、現像してバイア部の樹脂を穴径80μm
で除去した。この工程により、ニッケル層上の厚さが2
0μmの絶縁層2を得た(図3(c))。 (4)レジスト除去後、アルカリエッチング液で、銅板
露出部をエッチングし、配線パターン4を形成した(図
3(d))。 (5)他方の面に液状のエポキシ樹脂をコートし、露
光、現像してバイア部の樹脂を除去した。この工程によ
り、ニッケル層上の厚さが20μmの絶縁層2を得た
(図3(e))。
【0025】(6)両面に無電解めっき、電解めっきを
施し、レジスト塗布、エッチングして厚さ10μmの配
線パターン12、13を形成した(図4(a))。 (7)(3)と同様の工程を、両面に行い、絶縁層2を
形成した。配線パターン上の絶縁層の厚さは20μmで
あった(図4(b))。 (8)(6)同様に両面に厚さ10μmの配線パターン
14、15を形成した(図4(c))。 (9)表面に厚さ15μmのソルダーレジスト9を形
成、露出するランド部分に、ニッケル−金等のめっき1
0、11を行った(図4(d))。このような工程で、
平均厚さ245μm、配線層が5層、大きさが50mm
角の配線層を有する半導体装置用基板を得た。
【0026】[実施例3]基本的には、実施例2と同様
であって、(1)の銅板1として、厚さ18μmのもの
を用いた。(2)の配線パターン40のニッケルめっき
の厚さを両面それぞれ10μmにした。このとき、ニッ
ケル層は通常用いられる表面に光沢のあるめっきを行
い、表面をソフトエッチングして粗面化した。
【0027】(3)、(5)、(7)の絶縁層2の厚さ
を30μmとした。(6)、(8)の配線パターン1
2、13、14、15の厚さを15μmとした。このよ
うな工程で、平均厚さ240μm、配線層が5層、大き
さが50mm角の配線層を有する半導体装置用基板を得
た。
【0028】[実施例4]基本的には、実施例2と同様
であって、(1)の銅板1として、厚さ50μmのもの
を用いた。(2)の配線パターン40のニッケルめっき
の厚さを、両面それぞれ5μmにした。
【0029】(3)、(5)、(7)の絶縁層2の厚さ
を30μmとした。(6)、(8)の配線パターン1
2、13、14、15の厚さを10μmとした。(9)
のソルダーレジスト9の厚さを10μmとした。このよ
うな工程で、平均厚さ240μm、配線層が5層、大き
さが60mm角の配線層を有する半導体装置用基板を得
た。
【0030】[実施例5]基本的には、実施例2と同様
であって、(1)の銅板1として、厚さ18μmのもの
を用いた。(2)の配線パターン40のニッケルめっき
の厚さを両面それぞれ20μmにした。その後ニッケル
めっき上に2〜3μmの厚さで銅めっきを行い、銅めっ
き表面を黒化処理して粗面化した。
【0031】(3)、(5)、(7)の絶縁層2の厚さ
を20μmとした。(6)、(8)の配線パターン1
2、13、14、15の厚さを25μmとした。(8)
工程の後に(7)、(8)の工程を繰り返し、配線層を
7層とした。(9)のソルダーレジスト9の厚さを10
μmとした。このような工程で、平均厚さ342μm、
配線層が7層、大きさが50mm角の配線層を有する半
導体装置用基板を得た。
【0032】[実施例6]以下に本発明の実施例を示す
図5、図6を用い、説明する。 (1)厚さ18μmの銅箔1を用意した(図5
(a))。 (2)銅箔の一方の面に非感光性のベンゾシクロブテン
(BCB(材料名)、ダウケミカル社製)を絶縁層20
が厚さ25μmとなるようにコーティングした(図5
(b))。 (3)CO2 レーザ加工機(ML505GT(機種
名)、三菱電機社製)でバイア部の樹脂を除去した(直
径60μm)。その後、酸素ブラズマにて樹脂の表面を
粗面化した(図5(c))。
【0033】(4)銅箔面に銅めっき21を約20μm
つけた(図5(d))。 (5)両面にエッチングレジスト22(オリゴEDUV
(商品名)、日本石油化学社製)を電着でつけた。超音
波水銀灯で150mJ/cm2 露光し、30度℃の1%
炭酸ナトリウム溶液でスプレー現像した(図5
(e))。 (6)塩化第二銅溶液で露出部の銅をエッチングして配
線パターン23、24を形成した(図5(f))。
【0034】(7)両面にベンゾシクロブテン樹脂を絶
縁層20が厚さ25μmとなるようにコーティングし、
レーザでバイア部の樹脂を除去した。その後、銅を両面
にスパッタリングで厚さ0.2μmで形成した(図5
(g))。 (8)両面に銅めっき25を約15μmつけた(図6
(a))。 (9)(5)と同じである(図6(b))。 (10)(6)と同じである(図6(c))。 (11)(7)、(8)、(5)、(6)を繰り返す
(図6(d))。 (12)実施例1の(9)と同じである。
【0035】この様な工程で、平均厚さ257μm、配
線層が6層、大きさが50mm角の半導体装置用基板を
得た。実施例2〜6の(1)で用いる銅板としては、薄
型化と支持体としての剛性、さらには銅の導電性のよさ
を生かすために、厚さ18μm〜70μm程度のものを
用いることが好ましい。支持体としての役割である剛性
をもたせるために、両面にニッケル、クロム等の銅より
もヤング率の高い金属で、めっきを施した。銅板だけで
剛性をもたせるよりも、同じ厚さで高い剛性が得られ
た。
【0036】なお、支持金属板の厚さについては半導体
装置用基板として要求される厚さ、価格、製造上要求さ
れる剛性を勘案して、適宜選択される。例えば、ある程
度の厚さが許容されるのであれば、厚めの銅板を用いる
ことが可能であり、採用できる。これは、薄い銅板ほど
厚いめっき(ニッケル等の)を施すことになり製造時間
が長くなる為である。絶縁樹脂としては、エポキシ系、
アクリル系、ポリイミド系、ベンゾシクロブテン系等の
樹脂を用いることが可能である。尚、本半導体装置用基
板の上に配線層を形成するのであるが、この配線層の形
成工程以降については、従来の技術と同等であるので説
明を省略するが、例えば特開平7−162154の公報
に記載されている。
【0037】
【発明の効果】すべての絶縁層に、高い精度でバイアホ
ール加工を行うことが可能なため、高密度、高信頼性の
半導体装置用基板を得ることが可能である。薄型で絶縁
層の厚さが均一な半導体装置用基板を得ることが可能で
ある。耐熱性の高い半導体装置用基板を得ることが可能
である。
【0038】
【図面の簡単な説明】
【図1】(a)〜(e)は本発明の、実施例1に係る半
導体装置用基板の製造工程を示す断面で表した説明図。
【図2】(a)〜(d)は本発明の、実施例1に係る半
導体装置用基板の製造工程を示す断面で表した説明図。
【図3】(a)〜(e)は本発明の、実施例2に係る半
導体装置用基板の製造工程を示す断面で表した説明図。
【0039】
【図4】(a)〜(d)は本発明の、実施例2に係る半
導体装置用基板の製造工程を示す断面で表した説明図。
【図5】(a)〜(g)は本発明の、実施例6に係る半
導体装置用基板の製造工程を示す断面で表した説明図。
【図6】(a)〜(d)は本発明の、実施例6に係る半
導体装置用基板の製造工程を示す断面で表した説明図。
【図7】(a)〜(f)は従来のビルドアップ法を用い
たプリント配線板の説明図。
【0040】
【符号の説明】
1…銅板 2、20…絶縁層 3…レジスト 4…配線パターン(銅板) 5、6、7、8、12、13、14、15、23、2
4、26、27、28、29…配線パターン 9…ソルダーレジスト 10、11…ニッケルー金めっき 21、25…銅めっき 22…エッチングレジスト 40…配線パターン(ニッケルめっき)
【0041】51…絶縁基板 52…配線パターン 53…絶縁層 54…バイアホール形成部 55…バイアホール 56…配線パターン 57…絶縁層 58…貫通孔 59…バイアホール 60…スルーホール 61…配線パターン 62…電源層のパターン 63…ソルダーレジスト

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】三層以上の配線層を有し、各配線層が絶縁
    層により互いに絶縁されてなる半導体装置用基板におい
    て、前記絶縁層のすべての層が液状樹脂を硬化させてな
    ることを特徴とする半導体装置用基板。
  2. 【請求項2】前記絶縁層が、エポキシ樹脂、アクリル樹
    脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、フッ素
    樹脂のうちの一種類以上の樹脂を含むことを特徴とする
    請求項1記載の半導体装置用基板。
  3. 【請求項3】厚みが、配線層の層数と50μmの積以下
    であることを特徴とする請求項1または請求項2記載の
    半導体装置用基板。
  4. 【請求項4】複数の絶縁層にバイアホールを形成し、か
    つ各絶縁層全てに直径100μm以下のバイアホールを
    少なくとも一つ以上形成したことを特徴とする請求項1
    乃至請求項3のいずれか一項記載の半導体装置用基板。
  5. 【請求項5】前記配線層のうちの一層の厚みが、35μ
    m以上100μm以下であり、かつ、他の配線層の厚み
    が30μm以下であることを特徴とする請求項1乃至請
    求項4のいずれか一項記載の半導体装置用基板。
  6. 【請求項6】前記厚みが35μm以上100μm以下の
    配線層の両側に、配線層が形成されていることを特徴と
    する請求項5記載の半導体装置用基板。
  7. 【請求項7】前記厚みが35μm以上100μm以下の
    配線層は、50μm以下の銅層の両面に、厚みが25μ
    m以下の銅よりヤング率の高い金属からなる層が形成さ
    れてなることを特徴とする請求項5または請求項6記載
    の半導体装置用基板。
  8. 【請求項8】前記銅よりヤング率の高い金属が,ニッケ
    ルであることを特徴とする請求項7記載の半導体装置用
    基板。
  9. 【請求項9】請求項1乃至請求項8のいずれか一項記載
    の半導体装置用基板の製造方法であって、 (第1工程) 後にエッチングされて配線層の内の一層
    となる支持金属板を用意する工程 (第2工程) 前記支持金属板の一方の面に、液状樹脂
    を硬化させることにより、バイア部の樹脂が除去された
    絶縁層を形成する工程 (第3工程) 前記支持金属板をエッチングし、配線層
    とする工程 (第4工程) エッチングされた前記支持金属板の他方
    の面に液状樹脂を硬化させることにより、バイア部の樹
    脂が除去された絶縁層を形成する工程 (第2−A工程) 第2工程で形成された絶縁層上に配
    線層を形成する工程 (第4−A工程) 第4工程で形成された絶縁層上に配
    線層を形成する工程の工程を含み、第1工程から第4工
    程は、第1から第4の順で、第2−A工程は第2工程以
    降に、第4−A工程は第4工程以降に行うことを特徴と
    する半導体装置用基板の製造方法。
  10. 【請求項10】請求項7または請求項8記載の半導体装
    置用基板の製造方法であって、 (第1工程) 銅箔の少なくとも一方の面に、銅よりヤ
    ング率の高い金属層を配線パターン状に形成することに
    より、後にエッチングされて配線層の内の一層となる支
    持金属板を用意する工程 (第2工程) 前記支持金属板の一方の面に、液状樹脂
    を硬化させることにより、バイア部の樹脂が除去された
    絶縁層を形成する工程 (第3工程) 前記支持金属板をエッチングし、配線層
    とする工程 (第4工程) 前記支持金属板をエッチングして得られ
    た配線層の他方の面に液状樹脂を硬化させることによ
    り、バイア部の樹脂が除去された絶縁層を形成する工程 (第2−A工程) 第2工程で形成された絶縁層上に配
    線層を形成する工程 (第4−A工程) 第4工程で形成された絶縁層上に配
    線層を形成する工程の工程を含み、第1工程から第4工
    程は、第1から第4の順で、第2−A工程は第2工程以
    降に、第4−A工程は第4工程以降に行うことを特徴と
    する半導体装置用基板の製造方法。
JP34131796A 1996-12-20 1996-12-20 半導体装置用基板及びその製造方法 Pending JPH10190240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34131796A JPH10190240A (ja) 1996-12-20 1996-12-20 半導体装置用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34131796A JPH10190240A (ja) 1996-12-20 1996-12-20 半導体装置用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10190240A true JPH10190240A (ja) 1998-07-21

Family

ID=18345129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34131796A Pending JPH10190240A (ja) 1996-12-20 1996-12-20 半導体装置用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10190240A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359318A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd 半導体装置用多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359318A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd 半導体装置用多層配線基板の製造方法

Similar Documents

Publication Publication Date Title
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP4609074B2 (ja) 配線板及び配線板の製造方法
JPH06169175A (ja) 多層印刷配線板及びその製造方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH06275950A (ja) 配線板の製造法
JPH1187865A (ja) プリント配線板およびその製造方法
JPH05259639A (ja) プリント配線板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JPH10190240A (ja) 半導体装置用基板及びその製造方法
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP2003142823A (ja) 両面可撓性回路基板の製造法
JP2006128291A (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JPH0563340A (ja) 機能素子を有する配線板の製造法
JP3747897B2 (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
JPH1168308A (ja) 配線基板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JP4051923B2 (ja) ビルドアップ多層プリント配線板の製造方法
CN115551232A (zh) 一种改善电镀填孔空洞的电路板加工方法及电路板
JPH0653640A (ja) プリント配線板及びその製造方法
JP2001111188A (ja) 回路基板及びその製造方法
JP4359992B2 (ja) フィルムキャリアの製造方法
JPH08186357A (ja) プリント配線板及びその製造方法
JPS6163088A (ja) スル−ホ−ル配線板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20040123

Free format text: JAPANESE INTERMEDIATE CODE: A712

A977 Report on retrieval

Effective date: 20060613

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219