JP2002359318A - 半導体装置用多層配線基板の製造方法 - Google Patents

半導体装置用多層配線基板の製造方法

Info

Publication number
JP2002359318A
JP2002359318A JP2001164567A JP2001164567A JP2002359318A JP 2002359318 A JP2002359318 A JP 2002359318A JP 2001164567 A JP2001164567 A JP 2001164567A JP 2001164567 A JP2001164567 A JP 2001164567A JP 2002359318 A JP2002359318 A JP 2002359318A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
worksheet
sheet
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001164567A
Other languages
English (en)
Other versions
JP5028717B2 (ja
Inventor
Soichiro Motoyoshi
聡一郎 本吉
Isao Yamamoto
功 山本
Noriyuki Ide
憲之 井出
Akira Ogawa
顕 小川
Toshiaki Ishii
俊明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2001164567A priority Critical patent/JP5028717B2/ja
Publication of JP2002359318A publication Critical patent/JP2002359318A/ja
Application granted granted Critical
Publication of JP5028717B2 publication Critical patent/JP5028717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】面つけ位置による製品品質のばらつき減少、高
い信頼性の半導体装置用基板の製造方法を提供を為に
(1)面内の中央付近と外周部に配置した半導体装置用
基板21実測のデータ値の差の減少(2)形成する層の
厚さのばらつきの減少(3)パターン寸法のばらつきの
最小化、による。 【解決手段】製造する回路パターン21をワークシート
22に面付配置する際に、ワークシートの面付数より多
い面付した露光用マスクを用いて照射露光により回路パ
ターンを形成し、ワークシート22外周部の回路パター
ンを配置していないエリアにダミーパターン5として同
一の回路パターン21を配置すること、によりワークシ
ート22面内の全ての面付け位置の銅残存率を均一化す
る製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、有機材料からなる
絶縁基板上に形成された感光性材料層に回路パターン形
成時、高い寸法精度と・信頼性で半導体装置用基板を製
造することが可能な半導体装置用多層配線基板の製造方
法に関する。
【0002】
【従来の技術】近年、パーソナルコンピューター等に代
表されるように、電子機器に小型化、薄型化が求められ
ている。そのため、内部に用いられる半導体装置用基板
21にも、小型化、薄型化が求められている。小型化、
薄型化を実現するために、配線幅は細く、間隙は小さ
く、また配線層の多層化、配線層間を接続するバイアホ
ールの小径化という、いわゆる高密度配線が要求されて
いる。又ワークサイズの大型化求められている。そして
製造工程では高密度化による接続不良や、絶縁不良等の
品質が低下しない信頼性の高い半導体装置及び製造方法
が求められている。
【0003】ビルドアップ法を用いた半導体装置用基板
の製造方法の一例について説明する。図2a〜gは係る従
来のビルドアップ法を用いた半導体装置用基板の断面図
を模式的に示した図である。
【0004】まず図2aは、リジットなガラスエポキシ
基板等からなる絶縁基板1上に予め銅箔からなる配線層
2を張り合わせ形成された銅張ガラスエポキシ基板(ワ
ークシート22)を用いて、配線層2上に感光性樹脂レ
ジストを塗付形成して、光照射によって所定の回路パタ
ーンを露光、現像を行って感光性樹脂レジストにパター
ン形成を行い、露出する銅配線層2をエッチングして、
所定の配線パターンを持つ銅配線層2形成する。
【0005】次に、図2b示すように、絶縁基板1上及
び銅配線層2上に感光性絶縁樹脂を塗布し、乾燥して感
光性の絶縁樹脂層3を形成する。例えば、塗布方法とし
てはスクリーン印刷方法、カーテンコート方法やスピン
コート方法が用いられている。又絶縁樹脂層3の材料と
してはポリイミド樹脂、又はアクリル樹脂等が用いられ
る。例えば、絶縁樹脂層3形成方法としては前記とは別
方法として予め製造されたシート状の絶縁樹脂層3を貼
着するという方法もあり均一な厚さで簡易に絶縁層を形
成できるという点からみて使用されている。次に前記絶
縁樹脂層3上に、予め準備された露光用フォトマスクを
用いて光照射によって所定の回路パターン露光し、現像
によるパターン形成を行って、所定のパターンを持つ絶
縁樹脂層3およびビア用孔4を形成する。ビア用孔4の
形成法として、例えばYAGレーザー等を用いたレーザ
ー加工による方法もある。次に前記ワークシート22を
過マンガン酸カリウムに浸漬して、前記絶縁樹脂層3に
形成したビア用孔4の孔壁に付着した残渣、孔の底部に
残存した残渣を除去する為に洗浄を行う。
【0006】次に、図2c示すようにワークシート22
の絶縁樹脂層3上およびビア用孔4内に無電解めっきに
て薄膜導体層8aを形成し、さらに電解銅めっきによっ
て導体層8bを形成して、銅導体層8およびビアスルホ
ール11を形成し、銅導体層8に所定の回路パターン形
成の為パターンニング処理して所定のパターン配線層8
を形成する。なお、配線層形成のパターニング処理には
上述のサブトラクティブ法の他に、セミアディティブ
法、例えばフルアディティブ法も適宜行われている。
【0007】次に、図2dに示すように、ワークシート
22の配線層8上に絶縁樹脂溶液を塗布し、絶縁樹脂層
3を形成し、絶縁樹脂層3にレーザー加工により所定の
位置にビア用孔4を形成する。さらにワークシート22
の表面から裏面まで貫通するスルーホール用の貫通孔6
をドリル加工により形成する。
【0008】次に、図2eに示すように、前記の絶縁樹
脂層3上およびビア用孔4内とスルホール用の貫通孔6
内壁に無電解めっきにて薄膜導体層8aを形成し、さら
に電解銅めっきによって導体層8bを形成して、銅導体
層8と、スルホール11およびCUスルーホール9を形
成する。
【0009】さらに、図2fに示すように、銅導体層8
にパターニング処理により所定のパターンを持つ配線パ
ターン層8が形成される。
【0010】最後に、図2gに示すように、配線配線層
8および電源層8を保護するためにワークシート22の
にソルダーレジスト層10が形成され、半導体装置用基
板が完成する。
【0011】しかしながら、半導体装置用基板を製造す
る工程には、ワークサイズ22の大型化による半導体装
置用基板21の面付け数の増加(多面付け)に伴い、1
つワークシート面内のパターンの寸法精度を維持する為
の製造条件を制御方法に問題点が発生している。
【0012】従来の技術での製造条件の設定方法は数枚
(1〜3シート程度)のシートを工程に投入するテスト
ランによる条件評価方法が行われ、該評価シートの実測
データを用いて、統計処理方法にて、例えばそのデータ
の平均値、最大値から最小値の幅、及びデータ値のばら
つき、等により生産ラインの最適製造条件を設定して、
該製造条件により製造ロット単位に生産ラインに投入す
る。ロット単位内は当初設定の製造条件の微調整による
品質保証をする管理システムである。
【0013】特に生産ラインでは最適製造条件設定時ワ
ークシート面内のデータ値のばらつきが中央付近の半導
体装置用基板21データ値と外周部に配置した半導体装
置用基板21データ値の差カ゛ますます大きくなる傾向と
なっている。また無電解めっき及び電解めっきの工程で
も、中央部と周辺部のめっき層厚の平均値及び最大値か
ら最小値の幅にも大きくなる傾向となっている。
【0014】以上のような半導体装置用基板21を製造
する工程には(1)1ワークシート面内の中央付近の半
導体装置用基板21のデータ値と外周部に配置した半導
体装置用基板21のデータ値の差カ゛ますます大きくなる
傾向となっている。(2)層形成する層厚のばらつき幅
の拡大、例えば絶縁樹脂層、例えば無電解めっき及び電
解めっき層(3)パターニング処理工程のパターン寸法
のばらつき、に示すような問題が有る。
【0015】
【発明が解決しようとする課題】上述したような半導体
装置用基板21を製造するにあたり、製造効率を高める
ために、多数の半導体装置用基板21を面付けしたワー
クシート22において、配線パターンの形成の為に露光
を行い、感光樹脂レジストによって導体層8をエッチン
グして導体層配線層8等を形成して、一度に大量の半導
体装置用多層配線基板21を製造することが行われてい
る。
【0016】この際、ワークシート22面内の導体配線
層8は外周部近傍に配置された導体パターンとそれ以外
例えば中央部に配置された導体パターンでは,ワークシ
ート22の単位面積当たりの配線パターン合計面積の比
率(銅残存率)において、ワークシート22外周部と中
央部の銅残存率が異なるために,配線層8として形成し
ためっき厚さのばらつきが拡大し,前記配線層8に形成
された配線パターンの幅の寸法にもばらつきの幅が拡大
した。またワークシート22に構成した層間に形成した
絶縁樹脂3の厚さにもばらつきが発生する。又ワークサ
イズ22の大型化に伴い、露光・現像又は露光・現像・
エッチング・剥膜等配線パターン形成するパター二ング
処理においてワークサイズ全体の寸法精度コントロール
が可能な製造条件の設定が難しくなっている。特に、近
年の配線の高密度化・インピーダンスコントロール化に
伴い、この問題は顕著に困難になっている。
【0017】本発明は上記実情を考慮してなされたもの
で多数の半導体装置用基板21を面付けして製造する場
合でも、ワークシート内の面つけ位置による製品品質の
ばらつきが減少して、従って、高い信頼性の半導体装置
用基板21を製造可能な、半導体装置用基板の製造方法
を提供することを達成するためのものであり本発明の課
題は(1)1ワークシート面内の中央付近の半導体装置
用基板21実測のデータ値と外周部に配置した半導体装
置用基板21実測のデータ値の差の減少、(2)層形成
する層の厚さのばらつきの減少、例えば絶縁樹脂層、例
えば無電解めっきと電解めっき層。(3)パターニング
処理工程のパターン寸法のばらつきの最小化。により多
数の半導体装置用基板21を面付けして製造する場合
に、面つけ位置による製品品質のばらつきが少ない、高
い信頼性の半導体装置用基板21を製造可能な半導体装
置用多層配線基板の製造方法を提供する事を目的とす
る。
【0018】
【課題を解決するための手段】本発明の請求項1に係る
発明は、有機材料からなる絶縁材料上に、直接又は予め
形成した導体層を介して、形成された感光性材料層に、
パターニングを行う半導体装置用基板21の製造方法に
おいて、製造する半導体装置用基板21をワークシート
22上に面付け配置する際に、ワークシート22外周部
の半導体装置用基板21を配置していないエリアにダミ
ーパターンとして半導体装置用基板21と同一パターン
を配置することを特徴とする半導体装置用多層配線基板
の製造方法である。
【0019】本発明の請求項2に係る発明は、請求項1
記載のダミーパターン配置を実施するために,ワークシ
ート22上に多面付けした半導体装置用基板21の面付
数よりも多い面付けの露光用マスクを使用して、露光処
理をおこなうことを特徴とする半導体装置用多層配線基
板の製造方法である。
【0020】
【発明の実施の形態】以下本発明の実施の形態につき説
明する。
【0021】340mm×340mmサイズのガラスー
エポキシからなる絶縁基板1両面に、無電解めっきによ
って薄膜導体層8aを形成した。さらに薄膜導体8a上
に感光性樹脂レジストをスピンナー等により塗布し感光
性樹脂レジスト層を形成する。又製造効率を高めるため
に、多数の半導体装置用基板を一枚のワークシート22
に面付けした状態で製造を行う。具体的には、図1a〜
cに示すように、一枚の半導体装置用基板(40mm×
40mm)を8枚×8枚の64枚面付けするために、一
回り大きい、10枚×10枚の100枚面付された露光
用マスク(図1a)を用意し、前記露光用マスクを用い
て、ランプ等の光源による一括照射露光による回路パタ
ーンの形成し、現像によるパターンニング処理を行い、
感光性樹脂レジスト層に配線パターンを形成により、ワ
ークシート22全面に半導体装置用基板21が形成され
る(図1c)。ワークシート22の外周部の領域では、
ワークシート22のサイズと半導体装置用基板21サイ
ズの関係で一部欠落した半導体装置用基板21が焼き付
けされる。この一部欠落した半導体装置用基板21は、
製品として使用することはできないが、ダミーパターン
としてワークシート22上に形成する。
【0022】ダミーパターンを形成する理由は、ワーク
シート面内の全ての面付け位置ごとの銅残存率を均一に
するためである。
【0023】例えば、従来の技術によると、図3a〜c
に示すように8枚×8枚の64面付け露光用マスクを使
用する。(図3a)その為に面付け全体サイズとワーク
シート22のサイズが異なるために、ワークシート22
の外周部に余白部分ができて(図3c)、ワークシート
の外周部近傍とそれ以外の面付け位置の銅残存率に差が
できる、そのため、無電解及び電解めっき等による導体
層8形成時に層厚さにばらつきが生じ易く、絶縁樹脂層
3形成時には層間絶縁樹脂の厚みばらつきも生じ易い。
【0024】そこで、本発明の同一パターンによるダミ
ーパターンの配置によりワークシート面内の銅残存率を
均一に整えることにより、導体層8厚さ、導体配線幅、
層間絶縁樹脂層3の厚み、を均一にすることができる。
さらにワークシート22材料全体の伸縮と多面付けの配
線パターンの伸縮の単純化による補正整合が取り易くな
るため、各層に形成した配線パターンの重ね合わせ精度
向上ができる。
【0025】次に、感光樹脂レジストに形成した配線パ
ターン上に及び薄膜導体層8a上に電解めっきにより所
定厚の導体層8bを形成し、感光樹脂レジストに形成し
た配線パターンを剥離、前記剥離によって露出した薄膜
導体層8aを全面を軽くヱッチングすることによって除
去して、配線層8を形成する。
【0026】次に、ワークシート22に感光性絶縁樹脂
を塗布し、乾燥後、感光性の絶縁樹脂層3形成して多数
面付けされた露光用マスクを用いて絶縁樹脂層3に対し
て一括露光を行った。次に、現像することによって絶縁
樹脂層3にバイア用孔4を形成し、該バイア用孔形成し
た厚さ35μmの絶縁樹脂層3形成した。なおここで
は、一括露光によりバイア用穴4を形成したが、例えば
レーザー加工によってバイア用穴4を形成してもよい。
レーザー加工であれば、絶縁樹脂として感光性のものを
用いることがなく、熱硬化性の樹脂系を採用できて、材
料選択の幅が広がるため好ましい。
【0027】
【実施例】以下実施例により本発明を詳細に説明する。 <実施例1>本発明の請求項1、または請求項2に係る
半導体装置用基板の製造方法の具体的実施例を説明す
る。図2a〜gに示すように、340mm×340mm
サイズのガラスーエポキシからなる絶縁基板1(ワーク
シート22)外周部に、その後各工程での位置合わせの
基準となるアライメントマークに用いる所定の直径の貫
通孔をドリルで加工する。次にワークシート22に無電
解銅めっきにて1〜2μ程度の薄膜導体層8aを形成し
て、次に感光性樹脂レジストをスピンナーにより塗布層
形成した。導体層8に形成する配線パターン用の露光用
マスクは、図1aに示すように、半導体装置用基板21
(サイズ、40mmx40mm)を100枚面付けした状態
で予め作製した。
【0028】次に露光用装置により所定の手順にて前記
露光マスクを用いてワークシート上に形成した感光性樹
脂レジスト面に一括露光処理した。露光用マスクとワー
クシート22の焼き付け位置合わせの手順は、露光用マ
スクとワークシート22それぞれの中心位置を合わせて
露光処理をおこなった。ワークシート22には露光用マ
スクと同じ面付けの半導体装置用基板(サイズ、40mm
x40mm)カ゛外周部まで全面露光処理され、ワークシー
ト22の最外周部の近傍に配置された半導体装置用基板
はダミーパターンとして全工程にて加工され、最終工程
にてダミーパターンは除去回収する。又焼き付け位置と
しては、例えば上面、下面、寄せ又は左側、右側寄せ構
わないが、露光用マスク7aとワークシート22との中
央あわせが上下左右のバランスが均衡するために望まし
い。
【0029】つぎにワークシート22を現像処理した。
露光及び現像工程の製造条件設定の為、数枚(1〜3シ
ート程度)テストランによる条件評価方法が行われた。
従来の技術に比べて、ワークシート22の最外周部の近
傍に配置された半導体装置用基板21のダミーパターン
の効果により、例えば露光時の面内の照射エネルギー量
は平均化により、例えばめっき工程の面内電流密度の平
均化により、製造条件設定の手順及びその時間は短縮で
きた。又ワークシート面内のデータ値のばらつきは中央
付近の半導体装置用基板21のデータ値と外周部に配置
した半導体装置用基板21のデータ値の差カ゛大幅に減少
した。
【0030】次に無電解めっき層8a及び所定のパター
ン形状の感光性樹脂レジスト上に電解めっきによって導
体層8b形成し、所定の厚さの導体層8を形成した後
に、所定のパターン形状の感光性樹脂レジスト層を剥離
後、前記剥離により露出した下層の無電解めっき層8a
をワークシート全面を軽くヱッチングすることによっ
て、除去して、配線層8を形成した。
【0031】次にワークシート22上に感光性絶縁樹
脂、例えばPSR−4000(太陽インキ製造)をロール
コーターで塗布し、乾燥して絶縁樹脂層3を形成する。
前記図1aに示した露光用マスクと同様に面付けをされ
た絶縁樹脂用パターン露光用マスク使用して、一括露光
用装置により所定の手順にて前記露光マスクを用いて絶
縁樹脂層3に光照射露光を行った。次に、現像すること
によって、前記絶縁樹脂層3にビア用の穴4を形成した
厚さ35μの絶縁樹脂層3形成した。さらにワークシート
22の表面から裏面までドリル加工にてスルーホール用
の貫通孔6を形成した。
【0032】次に、絶縁樹脂層3上およびビア用孔4内
と貫通孔6の内壁に無電解めっき層8aを形成し、さら
に電解銅めっきよって導体層8bを形成よって、銅導体
層8と、スルホール11およびCUスルーホール9を形
成した。ダミーパターンの効果、特にめっき工程時の面
内の銅残存率が平均化の効果により、めっき工程の電流
密度のより安定の結果めっき膜厚のばらつきが大幅に減
少した。
【0033】次に、銅導体層8にパターニング処理によ
り所定のパターンを持つ配線パターン層8が形成した。
【0034】最後に、配線配線層8を保護するために基
板の両面にソルダーレジスト層10が形成され、半導体
装置用基板が完成した。
【0035】<実施例2>まず、340mm×340m
mサイズのガラスーエポキシからなるワークシート22
に、基準となるアライメントマークをドリルで加工、前
記ワークシート22上に無電解めっきをおこない薄膜導
体層8aを形成して、次に感光性樹脂レジストをスピン
ナーにより塗布した。該感光性樹脂レジスト層にレーザ
ー直接描画機を使用して、半導体装置用基板21をワー
クシート22上の基板上感光性樹脂レジスト層に描画す
る。半導体装置用基板21を多面付けする配置位置は左
右対称となるよう中心配置とした。
【0036】外周部分の描画では、基板外周部の領域ま
で同じ半導体装置用基板21描画し、最外周近傍位置に
描画された半導体装置用基板21はダミーパターンとし
て配置した。次に現像により前記描画した配線パターン
を形成した感光樹脂レジスト層上及び薄膜導体層8a上
に電解めっきにより所定厚の導体層8bを形成し、該感
光樹脂レジスト層を剥離、該剥離により露出した下部の
薄膜導体層8aを全面を軽くヱッチングすることによっ
て除去して、配線層8を形成した。
【0037】続いて、ワークシートに感光性絶縁樹脂、
例えばPSR−4000(太陽インキ製造)をロールコー
ターで塗布し、乾燥して絶縁樹脂層3を形成する。前記
図1aに示した露光用マスクと同様に面付けをされた絶
縁樹脂用パターン露光用マスク使用して、一括露光用装
置により所定の手順にて前記露光マスクを用いて絶縁樹
脂層3に光照射露光を行った。そして、現像することに
よって、前記絶縁樹脂層3にビア用の穴4を形成した厚
さ35μの絶縁樹脂層3形成した。さらにワークシート2
2の表面から裏面までドリル加工にてスルーホール用の
貫通孔6を形成した。
【0038】次に、絶縁樹脂層3上およびビア用孔4内
と貫通孔6の内壁に無電解めっき層8aを形成し、さら
に電解銅めっきよって導体層8bを形成して、銅導体層
8と、スルホール11およびCUスルーホール9を形成
した。ダミーパターンの効果、特にめっき工程時の面内
の銅残存率が平均化の効果により、めっき工程の電流密
度の安定よってめっき膜厚のばらつきが大幅に減少し
た。
【0039】次に、銅導体層8にパターニング処理によ
り所定のパターンを持つ配線パターン層8が形成した。
【0040】最後に、配線配線層8を保護するためにワ
ークシート22にソルダーレジスト層10が形成され、
半導体装置用基板が完成した。
【0041】
【発明の効果】本発明のダミーパターンとして半導体装
置用基板と同一パターンを配置することを特徴とする半
導体装置用多層配線基板の製造方法を用いて、面付けさ
れたワークシートにて生産する際、同一ワークシート内
の配置位置によらず配線層8めっき厚、配線層8に形成
の配線パターンの寸法、絶縁樹脂層3厚みのばらつきが
大幅に低減したことによる効果によって高い品質の製品
が製造できた。また全体での寸法変化が個々の半導体装
置用基板と類似するため、重ね合わせ精度が改善され
る。又製造条件の最適化の為の作業手順及び作業時間の
大幅に削減できた。これにより品質面での信頼性の高い
半導体装置用多層配線基板の製造方法を提供できる。
【図面の簡単な説明】
【図1】a〜cは、本発明の半導体装置用多層配線基板
の製造方法に使用する露光用マスクの一例を示す概略図
でありaは露光用マスクの平面図、bはその側断面図、
cはワークシートの平面図。
【図2】a〜gは、本発明の半導体装置用多層配線基板の
製造方法おける一実施例を示す半導体装置用基板の部分
構成断面図。
【図3】a〜cは、従来の半導体装置用多層配線基板の
製造方法に使用する露光用マスクの一例を示す概略図で
ありaは露光用マスクの平面図、bはその側断面図、c
はワークシートの平面図。
【符号の説明】
1…絶縁樹脂層 2…銅配線層 3…絶縁樹脂層 4…ビアー用孔 5…ダミーパターン 6…貫通孔 7a…本発明に用いる露光マスク 7b…従来の技術の露光マスク 8…銅導体層 8a…無電解めっきの薄膜導体層 8b…電解めっきの導体層 9…銅スルホール 10…ソルダーレジスト層 11…ビアースルーホール 21…半導体装置用基板 22…ワークシート
フロントページの続き (72)発明者 小川 顕 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 石井 俊明 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】有機材料からなる絶縁材料上に、直接又は
    予め形成した導体層を介して、形成された感光性材料層
    に、パターニングを行う半導体装置用基板21の製造方
    法において、製造する半導体装置用基板21をワークシ
    ート22に面付け配置する際に、ワークシート22外周
    部の半導体装置用基板21を配置していないエリアにダ
    ミーパターンとして半導体装置用基板21と同一パター
    ンを配置することを特徴とする半導体装置用多層配線基
    板の製造方法。
  2. 【請求項2】請求項1に記載のダミーパターン配置を実
    施するために,ワークシート22上に多面付けされた半
    導体装置用基板21の面付数よりも多い面付けした露光
    用マスクを使用して、露光処理をおこなうことを特徴と
    する半導体装置用多層配線基板の製造方法。
JP2001164567A 2001-05-31 2001-05-31 半導体装置用多層配線基板の製造方法 Expired - Fee Related JP5028717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001164567A JP5028717B2 (ja) 2001-05-31 2001-05-31 半導体装置用多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001164567A JP5028717B2 (ja) 2001-05-31 2001-05-31 半導体装置用多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002359318A true JP2002359318A (ja) 2002-12-13
JP5028717B2 JP5028717B2 (ja) 2012-09-19

Family

ID=19007377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001164567A Expired - Fee Related JP5028717B2 (ja) 2001-05-31 2001-05-31 半導体装置用多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5028717B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849339B2 (ja) 2007-03-30 2012-01-11 ソニー株式会社 情報処理装置および方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145235A (ja) * 1991-11-20 1993-06-11 Nippon Avionics Co Ltd 多層プリント配線板の製造方法および積層基板
JPH0645757A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 多層セラミック基板およびその製造方法
JPH09181445A (ja) * 1995-12-26 1997-07-11 Toppan Printing Co Ltd プリント配線板の製造方法
JPH10190240A (ja) * 1996-12-20 1998-07-21 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JPH11224919A (ja) * 1997-12-05 1999-08-17 Toppan Printing Co Ltd 半導体装置用基板
JP2000151111A (ja) * 1998-08-31 2000-05-30 Toppan Printing Co Ltd 半導体装置用基板
JP2001015888A (ja) * 1999-07-02 2001-01-19 Ngk Spark Plug Co Ltd 配線基板集合体の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145235A (ja) * 1991-11-20 1993-06-11 Nippon Avionics Co Ltd 多層プリント配線板の製造方法および積層基板
JPH0645757A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 多層セラミック基板およびその製造方法
JPH09181445A (ja) * 1995-12-26 1997-07-11 Toppan Printing Co Ltd プリント配線板の製造方法
JPH10190240A (ja) * 1996-12-20 1998-07-21 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JPH11224919A (ja) * 1997-12-05 1999-08-17 Toppan Printing Co Ltd 半導体装置用基板
JP2000151111A (ja) * 1998-08-31 2000-05-30 Toppan Printing Co Ltd 半導体装置用基板
JP2001015888A (ja) * 1999-07-02 2001-01-19 Ngk Spark Plug Co Ltd 配線基板集合体の製造方法

Also Published As

Publication number Publication date
JP5028717B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
US8356405B2 (en) Method of manufacturing printed circuit board
KR20070089887A (ko) 다층 프린트 배선판
JP2007142348A (ja) プリント配線板
JP5576547B2 (ja) 配線基板の製造方法
JP2018098424A (ja) 配線基板、多層配線基板、及び配線基板の製造方法
TW201446084A (zh) 電路板及其製作方法
KR20040075595A (ko) 양면 연성인쇄회로기판의 제조 방법
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP2011071181A (ja) プリント配線板
US20080209722A1 (en) Method for forming via hole having fine hole land
CN111586985A (zh) 一种高平整度的多层电路板的制作方法
JPH09312471A (ja) 多層配線板及びその製造方法
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
JP2002190674A (ja) 多層フレキシブル配線板の製造方法
US6555016B2 (en) Method of making multilayer substrate
JP4089198B2 (ja) 半導体装置用基板の製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
TWI479965B (zh) 電路板製作方法
JP5028717B2 (ja) 半導体装置用多層配線基板の製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
KR20140039921A (ko) 인쇄회로기판의 제조 방법
JP2005108941A (ja) 多層配線板及びその製造方法
JPH08186357A (ja) プリント配線板及びその製造方法
JP2002296793A (ja) 露光装置及びそれを用いた多層配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees