JPH06177312A - 半導体装置およびリードフレーム - Google Patents

半導体装置およびリードフレーム

Info

Publication number
JPH06177312A
JPH06177312A JP4327076A JP32707692A JPH06177312A JP H06177312 A JPH06177312 A JP H06177312A JP 4327076 A JP4327076 A JP 4327076A JP 32707692 A JP32707692 A JP 32707692A JP H06177312 A JPH06177312 A JP H06177312A
Authority
JP
Japan
Prior art keywords
lead
wire
semiconductor device
bonding
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4327076A
Other languages
English (en)
Inventor
Takeo Kikuchi
武夫 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4327076A priority Critical patent/JPH06177312A/ja
Publication of JPH06177312A publication Critical patent/JPH06177312A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体チップと接続相手のリードとの間に配線
したボンディングワイヤが、そのループの下を横切る他
のリードと電気的にショートするのを確実に防止できる
ようにした半導体装置，および該半導体に用いるリード
フレームを提供する。 【構成】リードフレーム１のダイパッド１ａにマウント
した半導体チップ２とリード１ｂ，１ｃとの間をワイヤ
ボンディングして相互接続した半導体装置で、かつ一部
のボンディングワイヤ３が半導体チップから他のリード
を跨いで接続相手のリードにボンディングされるものに
おいて、ボンディングワイヤのループの下を横切る他の
リードに対するワイヤとの交差箇所に、電気的ショート
防止手段として絶縁被覆５を施し、さらにワイヤのルー
プ上で他のリードと交差し合う途中箇所に接着剤６を塗
布して該部をリード側の絶縁被覆の上に固定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同一のパッケージ内で
リードフレーム上に複数の半導体チップを組み込んで構
成した複合形の半導体装置、および該半導体装置に用い
るリードフレームに関する。
【０００２】
【従来の技術】まず、頭記した複合形半導体装置の従来
構造の一例を図２に示す。図において、１はリードフレ
ームであり、該リードフレームには左右一列に並ぶ複数
のダイパッド１ａと、ダイパッド１ａの配列対して側方
に引出した外部リード１ｂと、一部の外部リードの間を
連ねるか、あるいは中央に並ぶダイパッド１ａから左右
方向に引出してダイパッド１ａと外部リード１ｂとの間
に引回した左右方向に延在する内部リード１ｃと、タイ
バー１ｄとが図示のようにレイアウトしてパターン形成
されている。また、リードフレーム１の各ダイパッド１
ａには１個ずつトランジスタなどの半導体チップ２がマ
ウントされ、さらに半導体チップ２の各電極に対応する
ボンディングパッドとリード１ｂ，１ｃとの間が、図示
のようにボンディングワイヤ３を介して相互配線されて
いる。なお、４は樹脂パッケージである。
【０００３】かかるリードフレーム１を用いて半導体装
置を組立てるには、まずリードフレーム１の各ダイパッ
ド１ａに半導体チップ２をマウントした後、半導体チッ
プ２のボンディングパッドと接続相手のリード１ｂある
いは１ｃとの間にワイヤ３をボンディングし、さらに樹
脂パッケージ４をトランスファモールド法などにより成
形した後、タイバーカットを施して製品を完成する。
【０００４】
【発明が解決しようとする課題】ところで、前記した複
合形半導体装置の配線構造では、図示パターンから判る
ようにボンディングワイヤ３の一部はそのループが内部
リード１ｃなどの異種リード（接続相手リード以外のリ
ード）の上を跨いで配線されている。このために、ボン
ディングワイヤ３が細線である場合には、ワイヤボンデ
ィング直後のループ垂れ，あるいはトランスファモール
ドの際に金型内を流れる注型樹脂の影響を受けて変形
し、図２（ｂ）の鎖線で表すようにワイヤ３がこれと交
差し合う内部リード１ｃに接触して電気的なショートを
引き起こすおそれがある。
【０００５】そこで、従来ではワイヤボンディングを施
した後に、ボンディングマシンに付設したワイヤ整形用
治具を用いていボンディングワイヤ３のループ形状を整
形するなどして他のリードとの接触を防止するようにし
ている。しかしながら、整形治具を用いるとループ整形
の際に誤ってワイヤが断線したりするトラブルの他、ワ
イヤのアッセンブリー密度が高い場合には整形治具が使
えない場合がある。
【０００６】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、ボンディングワ
イヤがそのループの下を横切る他の異種リードと電気的
にショートするのを確実に防止できるようにした半導体
装置の配線構造，および該半導体に用いるリードフレー
ムを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置においては、ボンディングワイ
ヤのループの下を横切る他の異種リードに対し、ボンデ
ィングワイヤとの交差箇所に絶縁被覆を施して構成する
ものとする。また、前記構成において、ボンディングワ
イヤの不測なずれによる電気的ショートをより確実に避
けるために、ボンディングワイヤのループ上で他のリー
ドと交差し合う途中箇所に接着剤を塗布し、該部をリー
ド側の絶縁被覆に固着した実施態様がある。
【０００８】また、前記半導体装置に用いる本発明のリ
ードフレームは、ボンディングワイヤのループの下を横
切る他のリードに対し、ボンディングワイヤとの交差箇
所にあらかじめ電気絶縁性の樹脂を塗布し、硬化させて
おくものとする。
【０００９】
【作用】上記の構成によれば、半導体チップと接続相手
側のリードとの間にワイヤボンディングを施した後に、
ループ垂れ，パッケージモールドの際に加わる外力など
の影響でワイヤが変形しても、このボンディングワイヤ
のループと交差する異種リード上に形成した絶縁被覆
が、ボンディングワイヤと他の異種リードとの間を隔離
して電気的なショートの発生を阻止するように働く。ま
た、この場合にボンディングワイヤのループ側にも接着
剤を塗布してリード側に形成した絶縁被覆の上に固着す
ることで、ワイヤのループが所定位置からずれ動くのが
阻止されるので、電気的ショートの防止機能がより一層
確実になる。
【００１０】
【実施例】以下本発明の実施例を図１に基づいて説明す
る。なお、実施例の図中で図２と対応する同一部材には
同じ符号か付してある。図１において、リードフレーム
１の上で半導体チップ２のボンディングパッドと接続相
手のリードとの間に配線したボンディングワイヤ３に対
し、ワイヤループの下を横切る他の異種リードには、ワ
イヤのループと交差する箇所（斜線を付した領域）にワ
イヤ３との直接接触による電気的なショートを防止する
絶縁被覆５が被着されている。この絶縁被覆５は、リー
ドフレーム１の製作後に、ボンディングワイヤ３の配線
パターンに合わせてあらかじめ各リードの上面要所に電
気的絶縁性の高い樹脂を局部的に塗布，硬化させて形成
したものであり、その塗布領域，厚みは、（ｂ）図の鎖
線で表すようにワイヤボンディング後の状態で内部リー
ド１ｃの上にワイヤ３が垂れ下がって絶縁被覆５に触れ
ても、半導体装置の動作特性に支障を来さないように選
定されている。
【００１１】また、図１（ｃ）は前記構成をさらに発展
させたもので、ワイヤ３をボンディングした後に、その
ループ上で内部リード１ｃと交差し合う箇所に接着剤６
を局部的に塗布し、さらにワイヤ３を上方から前記絶縁
被覆５の上に押しつけて結着，固定する。この構成によ
れば、ワイヤボンディング後に実施する後工程，取り扱
いよってワイヤ３に多少の外力が加わっても、ワイヤ３
が絶縁被覆５と結着した所定位置から左右へ不測にずれ
動くことがなく、これによりワイヤ３と他のリードとの
間の電気的ショート防止機能がより一層確実となる。
【００１２】なお、前記のようにリード上の要所に絶縁
被覆５を形成しておくことにより、ワイヤボンディング
の後に治具を用いて行うワイヤのループ整形工程が必要
なくなる。
【００１３】
【発明の効果】以上述べたように本発明の構成によれ
ば、ボンディングワイヤの垂れ下がりなどに起因して生
じる他の異種リードとの間の不当な電気的ショートを確
実に防止して半導体装置の信頼性向上が図れる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の構成図であ
り、（ａ）は装置全体の平面図、（ｂ）は（ａ）図の部
分断面図、（ｃ）は（ｂ）図をさらに発展させた応用実
施例の要部断面図
【図２】従来における半導体装置の構成図であり、
（ａ）は装置全体の平面図、（ｂ）は（ａ）図の部分断
面図
【符号の説明】
１ リードフレーム １ａ ダイパッド １ｂ 外部リード １ｃ 内部リード １ｄ タイバー ２ 半導体チップ ３ ボンディングワイヤ ５ 絶縁被覆 ６ 接着剤

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】リードフレーム上でダイパッドにマウント
    した半導体チップとリードとの間をワイヤボンディング
    により相互接続した半導体装置であり、一部のボンディ
    ングワイヤが半導体チップのボンディングパッドから他
    の異種リードを跨いで接続相手のリードにボンディング
    されるものにおいて、ボンディングワイヤのループの下
    を横切る他のリードに対し、ボンディングワイヤとの交
    差箇所に絶縁被覆を施したことを特徴とする半導体装
    置。
  2. 【請求項２】請求項１記載の半導体装置において、ボン
    ディングワイヤのループ上で他のリードと交差し合う途
    中箇所に接着剤を塗布し、該部をリード側の絶縁被覆に
    固着したことを特徴とする半導体装置。
  3. 【請求項３】請求項１記載の半導体装置に用いるリード
    フレームであって、ボンディングワイヤのループの下を
    横切る他のリードに対し、ボンディングワイヤとの交差
    箇所にあらかじめ電気絶縁性の樹脂を塗布し、硬化させ
    たことを特徴とするリードフレーム。
JP4327076A 1992-12-08 1992-12-08 半導体装置およびリードフレーム Pending JPH06177312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4327076A JPH06177312A (ja) 1992-12-08 1992-12-08 半導体装置およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4327076A JPH06177312A (ja) 1992-12-08 1992-12-08 半導体装置およびリードフレーム

Publications (1)

Publication Number Publication Date
JPH06177312A true JPH06177312A (ja) 1994-06-24

Family

ID=18195025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4327076A Pending JPH06177312A (ja) 1992-12-08 1992-12-08 半導体装置およびリードフレーム

Country Status (1)

Country Link
JP (1) JPH06177312A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
US7638870B2 (en) 2005-07-22 2009-12-29 Marvell International Ltd. Packaging for high speed integrated circuits
WO2010098501A1 (ja) * 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
US7638870B2 (en) 2005-07-22 2009-12-29 Marvell International Ltd. Packaging for high speed integrated circuits
US7884451B2 (en) 2005-07-22 2011-02-08 Marvell World Trade Ltd. Packaging for high speed integrated circuits
WO2010098501A1 (ja) * 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置およびその製造方法
CN102334186A (zh) * 2009-02-27 2012-01-25 安森美半导体贸易公司 半导体装置及其制造方法
US8633511B2 (en) 2009-02-27 2014-01-21 On Semiconductor Trading, Ltd. Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material

Similar Documents

Publication Publication Date Title
US6900077B2 (en) Methods of forming board-on-chip packages
US6828686B2 (en) Chip size stack package and method of fabricating the same
JP3337224B2 (ja) 半導体装置
JPH041503B2 (ja)
KR0144164B1 (ko) 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR930004244B1 (ko) 하이브리드형 수지밀봉 반도체장치
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP3522177B2 (ja) 半導体装置の製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH06177312A (ja) 半導体装置およびリードフレーム
JP2685582B2 (ja) リードフレーム及びこれを用いた半導体装置
JP3234614B2 (ja) 半導体装置及びその製造方法
JPS63255953A (ja) 絶縁物封止型回路装置
JPH08162599A (ja) 半導体装置の製造方法
JPS6340351A (ja) リ−ドフレ−ム
KR100621990B1 (ko) 반도체 패키지 및 그 제조 방법
JPH0525236Y2 (ja)
KR200159005Y1 (ko) 리드온칩 반도체 패키지
JP3710522B2 (ja) 光半導体装置およびその製造方法
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
JPS5972755A (ja) 半導体装置
JPS5847709Y2 (ja) 樹脂封止形半導体素子
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
JPH02308563A (ja) リードフレーム