KR100762913B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100762913B1
KR100762913B1 KR1020060138467A KR20060138467A KR100762913B1 KR 100762913 B1 KR100762913 B1 KR 100762913B1 KR 1020060138467 A KR1020060138467 A KR 1020060138467A KR 20060138467 A KR20060138467 A KR 20060138467A KR 100762913 B1 KR100762913 B1 KR 100762913B1
Authority
KR
South Korea
Prior art keywords
substrate
molding structure
molding
semiconductor chip
opening
Prior art date
Application number
KR1020060138467A
Other languages
English (en)
Inventor
배한준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/754,492 priority Critical patent/US7759807B2/en
Application granted granted Critical
Publication of KR100762913B1 publication Critical patent/KR100762913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

반도체 패키지가 개시되어 있다. 반도체 패키지는 일면에 본딩 패드들이 배치된 반도체 칩, 반도체 칩이 실장되며, 본딩 패드들과 연결되는 접속 패드들 및 하부면에 형성되고 본딩 패드들과 연결된 볼 랜드들을 포함하는 기판, 반도체 칩 및 상기 본딩 패드들과 접속 패드들의 연결부분을 포함한 기판의 상부면을 감싸는 제 1몰딩 구조물, 기판 중 볼 랜드들이 배치된 상기 하부면의 외측을 따라 형성된 제 2몰딩 구조물 및 볼 랜드들에 각각 접속되는 솔더 볼들을 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도.
도 2는 본 발명에 의한 기판 상에 반도체 칩을 실장한 상태를 나타낸 단면도.
도 3은 도 2에 도시된 기판의 상부면 및 하부면에 제 1 및 제 2몰딩 구조물을 형성하기 위한 단면도.
도 4는 도 1에 도시된 반도체 패키지들이 모 기판에 복수개 형성된 것을 도시한 평면도.
도 5는 도 4에 도시된 모 기판을 절단하여 도 1에 도시된 낱개의 반도체 패키지를 도시한 평면도.
도 6은 본 발명의 다른 실시예에 의한 반도체 패키지에 사용되는 기판를 도시한 평면도.
도 7은 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도.
본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로, 본 발명은 열적 스트레스로 인한 휨 발생 및 솔더 볼 접합 불량을 방지하기에 적합한 구조를 갖는 반도체 패키지에 관한 것이다.
일반적으로, 현재 상용화된 전자 제품은 소형화, 경량화, 고속화, 다기능화를 위한 기술 개발이 진행되고 있으며, 이를 가능하게 하기 위해 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, 이를 구현하기 위해 종래 반도체 패키지는 볼 그리드 어레이(ball grid array) 패키지가 그 좋은 예이다.
이러한 BGA 패키지에 따르면, 반도체 칩은 회로 패턴을 구비한 인쇄 회로 기판 상에 부착되며, 반도체 칩의 본딩패드와 인쇄 회로 기판의 전극 패드는 도전성 본딩 와이어에 의해 상호 연결되고, 반도체 칩 및 본딩 와이어를 포함한 인쇄 회로 기판 상부면은 몰딩 수지로 몰딩 또는 인캡슐레이션되어 인쇄 회로 기판의 상부면에 반도체 칩 및 본딩 와이어를 외부 환경으로부터 보호하기 위한 몰딩 구조물을 형성된다. 그리고, 인쇄 회로 기판의 하부면에는 외부 회로와 반도체 칩을 전기적으로 연결하기 위한 실장 부재인 솔더 볼이 부착된다.
이와 같은 BGA 패키지는 전체 크기가 칩 크기와 유사한 칩 스케일 패키지이기 때문에 실장 면적을 최소화할 수 있을 뿐만 아니라 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.
그러나, 종래의 BGA 패키지의 경우 반도체 칩 및 본딩 와이어를 포함하는 인쇄 회로 기판의 상부면에만 몰딩 구조물이 형성되기 때문에 후속 공정 및 테스트 공정 등에서 가해지는 열에 의해 BGA 패키지에 휨(warpage)이 발생되고, 이로 인해 솔더 볼의 접속부분에 크랙이 발생되어 솔더 볼 접속 불량이 발생되는 문제점이 있다.
상술한 BGA 패키지의 휨은 인쇄 회로 기판의 상부면만을 감싸는 몰딩 구조물과 인쇄 회로 기판의 열팽창 계수가 서로 다르기 때문에 발생된다.
따라서, 본 발명의 목적은 몰딩 구조물과 인쇄 회로 기판의 열팽창 계수를 최소화하여 열적 스트레스로 인한 휨 발생을 최소화하고 솔더 볼 접합 불량을 방지하기에 적합한 반도체 패키지를 제공함에 있다.
일 실시예에 있어서, 반도체 패키지는, 일면에 본딩 패드들이 배치된 반도체 칩; 상기 반도체 칩이 실장되며, 상기 본딩 패드들과 연결되는 접속 패드들 및 하부면에 형성되고 상기 접속 패드들과 연결된 볼 랜드들을 포함하는 기판; 상기 반도체 칩 및 상기 본딩 패드들과 상기 접속 패드들의 연결부분을 포함한 기판의 상부면을 감싸는 제 1몰딩 구조물; 상기 기판 중 상기 볼 랜드들이 배치된 상기 하부면의 외측을 따라 형성된 제 2몰딩 구조물; 및 상기 볼 랜드들에 각각 접속되는 솔더 볼들을 포함하는 것을 특징으로 한다.
상기 본딩 패드들은 상기 반도체 칩의 중앙에 배열되는 것을 특징으로 한다.
상기 본딩 패드들과 대응되는 상기 기판의 중앙에 개구가 형성되어 상기 본딩 패드들은 상기 기판의 하부면 개구 주변에 배열된 상기 접속 패드들과 도전성 재질의 본딩 와이어를 통해 전기적으로 연결되는 것을 특징으로 한다.
상기 제 1몰딩 구조물은 상기 기판 상부면 전체 및 상기 기판의 하부면 중 상기 개구 및 상기 접속 패드를 포함한 개구 주변에 형성되는 것을 특징한다.
상기 제 2몰딩 구조물은 상기 기판 하부면의 가장자리를 따라 상기 개구 주변에 형성된 제 1몰딩 구조물까지 형성되는 것을 특징으로 한다.
상기 제 1 및 제 2몰딩 구조물은 에폭시 몰딩 컴파운드로 형성되며, 상기 제 1 및 제 2몰딩 구조물은 몰딩 공정에서 함께 형성되는 것을 특징으로 한다.
다른 실시예에 있어서, 반도체 패키지는, 일면에 본딩 패드들이 배치된 반도체 칩; 상기 반도체 칩이 실장되고, 상기 본딩 패드들과 연결되는 접속 패드들 및 하부면에 형성되고 상기 본딩 패드들과 연결된 볼 랜드가 형성되어 있으며, 외곽의 가장자리에 다수의 비아홀을 구비한 기판; 상기 반도체 칩 및 상기 본딩 패드들과 상기 접속 패드들의 연결부분을 포함한 기판의 상부면을 감싸는 제 1몰딩 구조물; 상기 기판 중 상기 볼 랜드들이 배치된 상기 하부면의 외측을 따라 형성된 제 2몰딩 구조물; 및 상기 볼 랜드들에 각각 접속되는 솔더 볼들을 포함하고, 상기 제1몰딩 구조물과 제2몰딩 구조물을 상기 비아홀을 관통하여 서로 연결되도록 형성된 것을 특징으로 한다.
상기 비아홀은 기판 외곽 가장자리의 상, 하, 좌, 우 또는 상, 하에 형성된 것을 특징으로 한다.
상기 본딩 패드들은 상기 반도체 칩의 중앙에 배열되는 것을 특징으로 한다.
상기 본딩 패드들과 대응되는 상기 기판의 중앙에 개구가 형성되어 상기 본 딩 패드들은 상기 기판의 하부면 개구 주변에 배열된 상기 접속 패드들과 도전성 재질의 본딩 와이어를 통해 전기적으로 연결되는 것을 특징으로 한다.
상기 제 1몰딩 구조물은 상기 기판 상부면 전체 및 상기 기판의 하부면 중 상기 개구 및 상기 접속 패드를 포함한 개구 주변에 형성되는 것을 특징으로 한다.
상기 제 2몰딩 구조물은 상기 기판 하부면의 가장자리를 따라 상기 개구 주변에 형성된 제 1몰딩 구조물까지 형성되는 것을 특징으로 한다.
상기 제 1 및 제 2몰딩 구조물은 에폭시 몰딩 컴파운드로 형성되며, 상기 제 1 및 제 2몰딩 구조물은 몰딩 공정에서 함께 형성되는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 반도체 패키지를 다양한 다른 형태들로 구현할 수 있음은 자명한 것이다.
도 1 내지 도 5는 본 발명의 일 실시예에 의한 반도체 패키지의 제조 공정을 도시한 도면이다. 이들 중 도 1을 참조하여 본 발명의 일 실시예에 의한 반도체 패키지에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이다.
도시된 바와 같이, 본 발명에 의한 반도체 패키지(500)는 반도체 칩(100), 기판(200), 본딩 와이어(150), 제 1몰딩 구조물(300), 제 2몰딩 구조물(350) 및 솔더 볼(400)들을 포함한다.
반도체 칩(100)의 일면, 즉, 반도체 칩(100)이 실장될 때 기판(200)과 마주보는 면에는 복수개의 본딩 패드(110)들이 배열된다. 바람직하게, 본딩 패드(110)들은 반도체 칩(100)의 일면 중앙부분에 배열된다.
기판(200)에는 본딩 패드(110)들과 전기적으로 연결되는 접속 패드들(210), 접속 패드(210)들과 전기적으로 연결되는 볼 랜드(220)들, 접속 패드들(210)과 볼 랜드(220)들을 연결하는 금속 배선(도시 안됨)들이 형성된다. 그리고, 도 2에 도시된 바와 같이, 반도체 칩(100)이 기판(200)의 상부면에 실장되었을 때 반도체 칩(100)에 형성된 본딩 패드(110)들과 대응되는 부분, 즉 기판(200)의 중앙부분에는 본딩 패드(110)들을 기판(200)의 외부로 노출시키기 위한 슬릿 형상의 개구(230)가 형성된다.
여기서, 접속 패드(210)들 및 볼 랜드(220)들은 기판(200)의 하부면, 즉 반도체 칩(100)이 부착되는 상부면과 대향되는 면에 형성되는데, 접속 패드(210)들은 기판(200)의 하부면 중 개구(230) 주변에 배열되고, 볼 랜드(220)들은 접속 패드(210)들과 하부면 가장자리 사이에 배열된다.
본딩 와이어(150)는 반도체 칩(100)의 본딩 패드(110)들과 접속 패드(210)들을 전기적으로 연결시킨다. 바람직하게, 본딩 와이어(150)의 일측단부는 반도체 칩(100)의 하부면에 배열된 본딩 패드(110)들에 본딩되고, 본딩 와이어(150)의 타측단부는 개구(230)를 통해 기판(200)의 하부면 쪽으로 나온 후 개구(230) 주변에 형성된 접속 패드(210)들에 본딩된다.
제 1몰딩 구조물(300)은 반도체 칩(100)을 포함한 기판(200)의 상부면 전체 및 기판(200)의 하부면 중 개구(230)를 포함한 접속 패드(210)들이 형성된 개구(230) 주변을 덮도록 형성되어 반도체 칩(100)과 본딩 와이어(150) 및 본딩 와이어(150)의 접속 부분을 보호하고, 접속 부분을 고정시킨다.
제 2몰딩 구조물(350)은 기판(200)의 하부면에 형성되어 제 1몰딩 구조물(300)과 기판(200)의 열팽창 계수의 차이로 인해 기판(200) 및 제 1몰딩 구조물(300)이 소정 방향으로 휘어지는 것을 방지한다. 바람직하게, 제 2몰딩 구조물(350)은 기판(200)의 하부면 가장자리를 따라 개구(230) 주변을 덮는 제 1몰딩 구조물(320)까지 형성되어 폐루프 형상을 갖는다. 따라서, 볼 랜드(220)들은 제 2몰딩 구조물(350)의 안쪽에 배치된다.
바람직하게, 제 1 및 제 2몰딩 구조물은 에폭시 몰딩 컴파운드로 형성되며, 동일한 공정, 즉 후술될 몰딩 공정에서 함께 형성된다.
솔더 볼(400)들은 각각의 볼 랜드(220)에 접속되어 반도체 칩(100)의 외부 접속 단자 역할을 한다.
미설명 부호 140은 반도체 칩(100)을 기판(200)에 부착하기 위한 접착제이고, 310은 제 1몰딩 구조물(300) 중에서 반도체 칩(100)을 포함한 기판(200)의 상부면에 형성되어 반도체 칩(100)을 보호하는 부분이다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일실시예에 의한 반도체 패키지의 제조 과정에 대해 설명하면 다음과 같다.
도 2는 본 발명에 의한 기판 상에 반도체 칩을 실장한 상태를 나타낸 단면도이다.
도 2를 참조하면, 중앙에 본딩 패드(110)들이 배열된 반도체 칩(100)의 하부면이 기판(200)의 상부면과 마주보도록 위치시킨 후에 접착제(140)를 개재하여 반도체 칩(100)을 기판(200)의 상부면에 부착시킨다. 이때, 반도체 칩(100)의 하부면에 배열된 본딩 패드(110)들은 슬릿 형상의 개구(230)를 통해 기판(200)의 외부로 노출된다.
이후, 도전성 재질의 본딩 와이어(150)를 이용하여 반도체 칩(100)과 기판(200)을 전기적으로 연결시킨다.
도 3은 도 2에 도시된 기판의 상부면 및 하부면에 제 1 및 제 2몰딩 구조물을 형성하기 위한 단면도이다.
도 3을 참조하면, 반도체 칩(100)이 실장된 기판(200)을 몰딩 설비(1)에 투입시켜 반도체 칩(100)을 포함한 기판(200)의 상부면 전체 및 기판(200)의 하부면 중 개구(230) 및 접속 패드(210)들을 포함한 개구(230) 주변을 덮는 제 1몰딩 구조물 및 기판(200)의 하부면 가장자리를 따라 개구(230) 주변까지 덮는 제 2몰딩 구조물(350)을 형성한다.
이를 좀더 상세히 설명하면, 하부 몰드다이(10) 및 상부 몰드다이(20) 사이에 발생되는 일정한 공간의 제 1캐비티(15)에 반도체 칩(100)이 부착된 기판(200)을 위치시킨다. 여기서, 하부 몰드다이(10) 중 제 2몰딩 구조물(350) 및 개구(230) 주변을 덮는 제 1몰딩 구조물(320)과 대응되는 부분에 제 1 및 제 2몰딩 구조물(320,350)을 형성하기 위한 제 2캐비티(11)가 형성된다.
이후, 하부 몰드다이(10)에 배치된 히터(도시 안됨)를 가동시켜 고체 형태의 몰딩 수지, 예를 들어, 에폭시 몰딩 컴파운드를 액체상태로 녹이고, 소정의 압력으로 에폭시 몰디 컴파운드를 밀어 기판(200) 및 반도체 칩(100)이 위치한 제 1 및 제 2캐비티(15, 11)로 주입하여 제 1 및 제 2캐비티(15,11)의 내부를 에폭시 몰딩 컴파운드로 충진한다. 이후, 액체 상태의 몰딩 컴파운드를 고온에서 일정시간 동안 경화시키면, 기판(200)의 상부면 및 개구(230) 주변에 제 1몰딩 구조물(300)이 형성되고, 기판(200)의 하부면 가장지리를 따라 개구(230) 주변의 제 1몰딩 구조물(320)까지 연결하는 폐루프 형상의 제 2몰딩 구조물(350)이 형성된다.
다시 도 1을 참조하면, 기판(200)의 상부면과 하부면에 제 1 및 제 2몰딩 구조물(300,350)이 형성된 후, 기판(200)의 하부면에 형성된 각각의 볼 랜드(220) 상에 솔더를 위치시키고, 고온의 온도에서 솔더를 녹이는 리플로우(reflow) 공정을 통해 볼 랜드(220)에 상에 외부 접속 단자로 사용되는 솔더 볼(400)을 형성하여 BGA 형태의 반도체 패키지(500)를 제조한다.
도 4는 도 1에 도시된 반도체 패키지들이 모 기판에 복수개 형성된 것을 도시한 평면도이다.
상술한 과정을 통해 제조된 반도체 패키지(500)들은 낱개로 형성되는 것이 아니고, 도 4에 도시된 바와 같이 개구, 접속 패드들 및 볼 랜드를 포함한 단위 기판 영역이 복수개 형성된 모 기판(100a)에 상술한 반도체 패키지(500)들이 한꺼번에 복수개씩 형성된다.
도 5는 도 4에 도시된 모 기판을 절단하여 도 1에 도시된 낱개의 반도체 패키지를 도시한 평면도이다.
도 5를 참조하면, 모 기판(100a)에 복수개 형성된 반도체 패키지(500)들을 절단하여 도 1 및 도 5에 도시된 형태의 낱개의 반도체 패키지로 분리시킨다.
본 발명의 일실시예를 통해 설명한 바와 같이 기판(200)의 하부면 가장자리를 따라 개구(230) 주변을 덮는 제 1몰딩 구조물(320)까지 제 2몰딩 구조물(350)을 형성하면, 몰딩 공정의 후속 공정, 예를 들어 솔더 볼(400)을 형성하는 리플로우 공정 및 여러가지 테스트 공정 등과 같이 열이 가해지는 공정에서 기판(200)이 늘어나고 줄어드는 정도를 제한한다. 이로 인해 기판(200)은 제 1몰딩 구조물(300)과 비슷한 열팽창 계수를 갖는다. 따라서, 열에 의한 스트레스로 인해 반도체 패키지(500)가 휘어지는 것을 최소화할 수 있고, 휨으로 인해 솔더 볼(400)과 볼 랜드(220) 사이의 접합부분에 크랙이 발생되는 것을 방지할 수 있다.
그리고, 본 발명의 다른 실시예로 기판에 비아홀을 형성시켜 볼랜드와 반대측 사이를 에폭시 수지로 연결함으로써 패키지의 휨이나 열적 스트레스에 우수한 패키지를 제조할 수 있다.
도 6은 본 발명의 다른 실시예에 의한 반도체 패키지에 사용되는 기판를 도시한 평면도이다.
도시된 바와 같이, 반도체 패키지에 사용되는 기판(200a)은 외곽의 좌/우 또는 상/하 및 좌/우 모두에 비아홀(B)이 형성되어 있다. 여기서, 상기 비아홀(B)의 크기는 일반적인 에폭시 몰딩 공정시 에폭시가 충분히 흘러들어갈 수 있을 정도의 크기를 가져야 하며, 비아홀(B)의 크기 및 수는 패키지의 사이즈 및 기타 몰딩 공정에 사용되는 물질의 특성에 따른다.
도 7은 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 발명의 다른 실시예에 의한 반도체 패키지는, 상기 도 6에 전술된 기판(200a)를 사용하여 본 발명의 일 실시예에 따른 반도체 패키지와 동일한 구조 및 방법으로는 제조된 것으로서, 상기 도 6에 도시된 기판(200a)의 X축 및 Y축을 기준으로 절단한 것이다.
여기서, 제 1몰딩 구조물(300)과 제 2몰딩 구조물(350)이 에폭시를 매개로 패키징될 때, 기판(200a)의 상/하 또는 상/하 및 좌/우에 형성된 비아홀(B)을 통하여 상기 제1몰딩 구조물(300)과 제2몰딩 구조물(350)은 비아홀(B) 내부에 채워진 에폭시로 상호 연결되어 있다.
따라서, 비아홀을 통하여 볼랜드와 반대측 사이를 에폭시 수지로 연결함으로써 패키지의 휨이나 열적 스트레스에 우수한 더욱 견고한 반도체 패키지를 형성할 수 있다
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서 상세하게 설명한 바에 의하면, 기판의 하부면에 제 2몰딩 구조물을 형성할 경우 열에 의한 스트레스로 인해 반도체 패키지가 휘어지는 것을 방지할 수 있는 효과가 있다.
그리고, 기판의 하부면에 제 2몰딩 구조물을 형성할 경우에 상/하 또는 상/하 및 좌/우에 비아홀이 형성된 기판을 사용함으로써 비아홀을 통하여 볼랜드와 반대측 사이를 에폭시 수지로 연결하여 패키지의 휨이나 열적 스트레스에 우수한 더욱 견고한 반도체 패키지를 형성할 수 있다.
또한, 반도체 패키지의 휨으로 인해 솔더 볼과 볼 랜드 사이의 접합부분에 크랙이 발생되는 것을 방지할 수 있어 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (13)

  1. 일면에 본딩 패드들이 배치된 반도체 칩;
    상기 반도체 칩이 실장되며, 상기 본딩 패드들과 연결되는 접속 패드들 및 하부면에 형성되고 상기 접속 패드들과 연결된 볼 랜드들을 포함하는 기판;
    상기 반도체 칩 및 상기 본딩 패드들과 상기 접속 패드들의 연결부분을 포함한 기판의 상부면을 감싸는 제 1몰딩 구조물;
    상기 기판 중 상기 볼 랜드들이 배치된 상기 하부면의 외측을 따라 형성된 제 2몰딩 구조물; 및
    상기 볼 랜드들에 각각 접속되는 솔더 볼들을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 본딩 패드들은 상기 반도체 칩의 중앙에 배열되는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 본딩 패드들과 대응되는 상기 기판의 중앙에 개구가 형성되어 상기 본딩 패드들은 상기 기판의 하부면 개구 주변에 배열된 상기 접속 패드들과 도전성 재질의 본딩 와이어를 통해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키 지.
  4. 제 2 항에 있어서,
    상기 제 1몰딩 구조물은 상기 기판 상부면 전체 및 상기 기판의 하부면 중 상기 개구 및 상기 접속 패드를 포함한 개구 주변에 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 제 2몰딩 구조물은 상기 기판 하부면의 가장자리를 따라 상기 개구 주변에 형성된 제 1몰딩 구조물까지 형성되는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2몰딩 구조물은 에폭시 몰딩 컴파운드로 형성되며, 상기 제 1 및 제 2몰딩 구조물은 몰딩 공정에서 함께 형성되는 것을 특징으로 하는 반도체 패키지.
  7. 일면에 본딩 패드들이 배치된 반도체 칩;
    상기 반도체 칩이 실장되고, 상기 본딩 패드들과 연결되는 접속 패드들 및 하부면에 형성되고 상기 본딩 패드들과 연결된 볼 랜드가 형성되어 있으며, 외곽의 가장자리에 다수의 비아홀을 구비한 기판;
    상기 반도체 칩 및 상기 본딩 패드들과 상기 접속 패드들의 연결부분을 포함한 기판의 상부면을 감싸는 제 1몰딩 구조물;
    상기 기판 중 상기 볼 랜드들이 배치된 상기 하부면의 외측을 따라 형성된 제 2몰딩 구조물; 및
    상기 볼 랜드들에 각각 접속되는 솔더 볼;을 포함하고,
    상기 제1몰딩 구조물과 제2몰딩 구조물을 상기 비아홀을 관통하여 서로 연결되도록 형성된 것을 특징으로 하는 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 비아홀은 기판 외곽 가장자리의 상, 하, 좌, 우 또는 상, 하에 형성된 것을 특징으로 하는 것을 특징으로 하는 반도체 패키지.
  9. 제 7 항에 있어서,
    상기 본딩 패드들은 상기 반도체 칩의 중앙에 배열되는 것을 특징으로 하는 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 본딩 패드들과 대응되는 상기 기판의 중앙에 개구가 형성되어 상기 본딩 패드들은 상기 기판의 하부면 개구 주변에 배열된 상기 접속 패드들과 도전성 재질의 본딩 와이어를 통해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키 지.
  11. 제 9 항에 있어서,
    상기 제 1몰딩 구조물은 상기 기판 상부면 전체 및 상기 기판의 하부면 중 상기 개구 및 상기 접속 패드를 포함한 개구 주변에 형성되는 것을 특징으로 하는 반도체 패키지.
  12. 제 11 항에 있어서,
    상기 제 2몰딩 구조물은 상기 기판 하부면의 가장자리를 따라 상기 개구 주변에 형성된 제 1몰딩 구조물까지 형성되는 것을 특징으로 하는 반도체 패키지.
  13. 제 7 항에 있어서,
    상기 제 1 및 제 2몰딩 구조물은 에폭시 몰딩 컴파운드로 형성되며, 상기 제 1 및 제 2몰딩 구조물은 몰딩 공정에서 함께 형성되는 것을 특징으로 하는 반도체 패키지.
KR1020060138467A 2006-11-21 2006-12-29 반도체 패키지 KR100762913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/754,492 US7759807B2 (en) 2006-11-21 2007-05-29 Semiconductor package having structure for warpage prevention

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060114932 2006-11-21
KR1020060114932 2006-11-21

Publications (1)

Publication Number Publication Date
KR100762913B1 true KR100762913B1 (ko) 2007-10-08

Family

ID=39418965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138467A KR100762913B1 (ko) 2006-11-21 2006-12-29 반도체 패키지

Country Status (2)

Country Link
KR (1) KR100762913B1 (ko)
CN (1) CN100593847C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633869B2 (en) 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022422A (ja) 1996-07-04 1998-01-23 Nippon Motorola Ltd ２層樹脂封止型集積回路装置及びその製造方法
KR20020050556A (ko) * 2000-12-21 2002-06-27 이중구 반도체 리드프레임과 이를 채용한 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022422A (ja) 1996-07-04 1998-01-23 Nippon Motorola Ltd ２層樹脂封止型集積回路装置及びその製造方法
KR20020050556A (ko) * 2000-12-21 2002-06-27 이중구 반도체 리드프레임과 이를 채용한 반도체 패키지

Also Published As

Publication number Publication date
CN100593847C (zh) 2010-03-10
CN101188215A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US6624058B1 (en) Semiconductor device and method for producing the same
US9196470B1 (en) Molded leadframe substrate semiconductor package
KR19980042617A (ko) 웨이퍼 레벨 패키징
JP2002110718A (ja) 半導体装置の製造方法
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
KR100762913B1 (ko) 반도체 패키지
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
KR100871379B1 (ko) 반도체 패키지의 제조방법
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100331072B1 (ko) 인쇄회로기판
JP4030363B2 (ja) 半導体装置
US7759807B2 (en) Semiconductor package having structure for warpage prevention
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JP2011061055A (ja) 半導体装置の製造方法
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20010069064A (ko) 칩 스케일 패키지 제조 방법
KR100631944B1 (ko) Ｆｂｇａ 패키지
KR20100039691A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20080001398A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 13