JP5067151B2 - モールドパッケージの製造方法 - Google Patents

モールドパッケージの製造方法 Download PDF

Info

Publication number
JP5067151B2
JP5067151B2 JP2007327095A JP2007327095A JP5067151B2 JP 5067151 B2 JP5067151 B2 JP 5067151B2 JP 2007327095 A JP2007327095 A JP 2007327095A JP 2007327095 A JP2007327095 A JP 2007327095A JP 5067151 B2 JP5067151 B2 JP 5067151B2
Authority
JP
Japan
Prior art keywords
heat sink
island
mold
resin
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007327095A
Other languages
English (en)
Other versions
JP2009152280A (ja
Inventor
直仁 水野
典久 今泉
祐紀 眞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007327095A priority Critical patent/JP5067151B2/ja
Publication of JP2009152280A publication Critical patent/JP2009152280A/ja
Application granted granted Critical
Publication of JP5067151B2 publication Critical patent/JP5067151B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、リードフレームのアイランドとヒートシンクとを対向配置させたものを樹脂でモールドしてなるモールドパッケージの製造方法に関する。
従来より、この種のモールドパッケージは、リードフレームのアイランドの一面とヒートシンクの一面とを対向して配置するとともに、一般には、アイランドの一面とは反対側の他面に部品を搭載してなるワークを形成し、このワークを金型のキャビティ内に設置した後、キャビティ内に樹脂を注入してワークを封止することにより製造される。ここでアイランドとヒートシンクとは高放熱性を有する絶縁シートで接合するのが一般的である（たとえば、特許文献１参照）。
特開平１１−１１１８９２号公報
しかしながら、上記従来の製造方法では、アイランドとヒートシンクとを絶縁シートで接着するため、その接着工程が必要となり、製造工程の複雑化、コストの増加といった問題を招いている。
本発明は、上記問題に鑑みてなされたものであり、リードフレームのアイランドとヒートシンクとを対向配置させたものを樹脂でモールドしてなるモールドパッケージにおいて、ヒートシンクとアイランドとを接合する工程を別途行うことなく、モールド工程にてヒートシンクとアイランドとを接合できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ワーク（１００）におけるヒートシンク（２０）に対して、ヒートシンク（２０）の一面（２０ａ）と他面（２０ｂ）との間で貫通する貫通穴（２１）を設けておき、ワーク（１００）のキャビティ（２０４）への設置工程では、キャビティ（２０４）内に設けられた支持部材（２０５）によってアイランド（１１）およびヒートシンク（２０）を支持固定することにより、ヒートシンク（２０）の一面（２０ａ）とアイランド（１１）の一面（１１ｂ）との隙間寸法を固定した状態とし、続く樹脂（８０）の注入工程では、ワーク（１００）を樹脂（８０）で封止するとともに、ヒートシンク（２０）の他面（２０ｂ）側から貫通穴（２１）を介して、ヒートシンク（２０）の一面（２０ａ）とアイランド（１１）の一面（１１ｂ）との隙間に、樹脂（８０）を注入し、当該隙間に注入された樹脂（８０）により、ヒートシンク（２０）とアイランド（１１）とを接合するようにしたことを特徴とする。
それによれば、モールド工程では、ヒートシンク（２０）とアイランド（１１）との隙間寸法は支持部材（２０５）で固定され、この状態にてヒートシンク（２０）に設けた貫通穴（２１）からヒートシンク（２０）とアイランド（１１）との間に樹脂（８０）が注入されるので、ヒートシンク（２０）とアイランド（１１）とを接合する工程を別途行うことなく、モールド工程にてヒートシンク（２０）とアイランド（１１）とを接合することができる。
ここで、請求項２に記載の発明のように、金型（２００）におけるキャビティ（２０４）のうちヒートシンク（２０）の他面（２０ｂ）に対向する部位に、樹脂（８０）を注入するゲート（２０６）を設け、ヒートシンク（２０）の他面（２０ｂ）に、ゲート（２０６）と貫通穴（２１）とを連通する溝（２２）を設けてもよい。それによれば、ゲート（２０６）から注入された樹脂（８０）を貫通穴（２１）まで適切に導くことができる。
また、請求項３に記載の発明のように、アイランド（１１）を支持する支持部材（２０５）は、キャビティ（２０４）の内面から突出する突出部材であり、その先端部にてアイランド（１１）を支持するものにできる。
さらに、この場合、請求項４に記載の発明のように、アイランド（１１）を、ヒートシンク（２０）からはみ出したものとし、このアイランド（１１）におけるはみ出している部位にて、支持部材（２０５）の先端部が接触して支持を行うようにしてもよい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図１は、本発明の実施形態に係るモールドパッケージＳ１の概略平面図であり、図２（ａ）は図１中の一点鎖線Ａ−Ａに沿った概略断面図、図２（ｂ）は図１中の一点鎖線Ｂ−Ｂに沿った概略断面図である。
なお、図１は、モールド樹脂８０の上面８０ａの上方向からみたときの平面構成を示しており、モールド樹脂８０の内部に位置する各部品、すなわち、アイランド１１、リード１２、ヒートシンク２０、電子部品３０、４０、ワイヤ７０などは、実線で示してある。また、これら各部品同士が重なり合う部分では、同方向からみて下側に位置する部分を破線にて示し、さらに、モールド樹脂８０における下面８０ｂ側の形状も破線にて示してある。
図２に示されるように、リードフレーム１０のアイランド１１の下面１１ｂとヒートシンク２０の上面２０ａとが対向して配置されている。ここで、図２中の上下方向に対応して、アイランド１１、ヒートシンク２０さらにはモールド樹脂８０のそれぞれにて、上面１１ａ、２０ａ、８０ａ、下面１１ｂ、２０ｂ、８０ｂとする。また、アイランド１１の上面１１ａには、各種の電子部品３０、４０が搭載されている。
リードフレーム１０は、アイランド１１およびリード１２を有する一般的な板状のものであり、銅や４２アロイなどの板材をプレスやエッチングなどにより加工することにより形成されたものである。
アイランド１１の上面１１ａに搭載されている電子部品は、大きくはパワー素子３０と制御素子４０とに別れる。パワー素子３０は、パワーＭＯＳやＩＧＢＴなどの駆動時に比較的発熱が大きい素子であり、制御素子４０は、マイコンやＭＯＳなどのパワー素子３０よりも駆動時の発熱が小さい素子である。
そして、アイランド１１は、パワー素子３０を搭載するパワー素子用のアイランド１１と制御素子４０を搭載する制御素子用のアイランド１１とで、分離して設けられている。ここでは、パワー素子３０は、パワー素子用のアイランド１１の上面１１ａに、はんだ５０を介して接合されている。
また、制御素子４０用のアイランド１１の上面１１ａには、セラミック基板やプリント基板などよりなる配線基板６０が搭載され、Ａｇペースト５１により接合されており、この配線基板６０の上に、制御素子４０が搭載されている。
そして、図１に示されるように、各アイランド１１の周囲には、リードフレーム１０のリード１２が設けられており、このリード１２とこれらアイランド１１の上面１１ａに搭載されている各電子部品３０、４０とは、ワイヤ７０により結線されており、互いに電気的に接続されている。
また、パワー素子３０と制御素子４０との間も、これら電子部品３０、４０と配線基板６０との間を接続するワイヤ７０を介して、互いに電気的に接続されている。このワイヤ７０は、Ａｕ（金）やＡｌ（アルミニウム）などよりなり、一般的なワイヤボンディングにより形成される。
ヒートシンク２０は、Ｃｕ、Ｆｅ、Ｍｏ、４２アロイ、コバールなどの金属など、放熱性に優れた材料からなる板状をなす。ここでは、上記したパワー素子用のアイランド１１および制御素子用のアイランド１１に対して、矩形状をなす共通のヒートシンク２０が設けられており、各アイランド１１の下面１１ｂとヒートシンク２０の上面２０ａとが対向している。
そして、モールド樹脂８０は、アイランド１１、リード１２、ヒートシンク２０、電子部品３０、４０、配線基板６０、ワイヤ７０を包み込むように封止している。このモールド樹脂８０は、エポキシ系樹脂などの通常のモールド材料からなるものである。後述する金型を用いたモールド工程により成形される。ここでは、モールド樹脂８０は、図１、図２に示されるように、矩形板状をなす。
ここで、リード１２の一部は、モールド樹脂８０の側面から突出しており、外部と電気的に接続されるようになっている。また、各アイランド１１には、これらと一体に吊りリード１３が設けられており、この吊りリード１３もモールド樹脂８０の側面から突出している。この吊りリード１３は、樹脂封止前にアイランド１１を固定しておくためのものであり、通常のリードフレーム１０に設けられているものである。
また、ヒートシンク２０の下面８０ｂは、モールド樹脂８０の下面８０ｂにてモールド樹脂８０より露出している。このヒートシンク２０の下面８０ｂをモールド樹脂８０から露出させることによって、放熱性の向上を図っている。
また、ヒートシンク２０には、その上面２０ａと下面２０ｂとの間を貫通する貫通穴２１が設けられている。ここでは、ヒートシンク２０のうちパワー素子用のアイランド１１の直下に位置する部位に、貫通穴２１が設けられている。
そして、図２（ａ）に示されるように、モールド樹脂８０は、この貫通穴２１からパワー素子用のアイランド１１の下面１１ｂとヒートシンク２０の上面２０ａとの間に渡って連続的に充填されている。そして、この隙間に注入されたモールド樹脂８０により、ヒートシンク２０とパワー素子用のアイランド１１とが接合されている。
また、図２（ｂ）に示されるように、モールド樹脂８０は、制御素子用のアイランド１１の下面１１ｂとヒートシンク２０の上面２０ａとの間にも充填されており、この隙間に注入されたモールド樹脂８０により、ヒートシンク２０と制御素子用のアイランド１１とが接合されている。
また、図１および図２（ｂ）に示されるように、ヒートシンク２０の下面２０ｂには、制御素子用のアイランド１１の直下に位置する部位から貫通穴１１まで延びる溝２２が設けられている。
この溝２２は、後述するモールド工程において、モールド樹脂８０を成形するための金型のゲートと貫通穴２１とを連通する溝である。ここで、当該金型のゲートは、図１、図２（ｂ）に示されるモールド樹脂８０の下面８０ｂに存在するゲート痕８１に相当するものである。
つまり、このゲート痕８１の位置および形状が、実質的に当該ゲートの位置および形状であり、後述する本実施形態のモールド工程においては、制御素子用のアイランド１１の直下に金型のゲートが位置する。それゆえ、当該モールド工程では、当該ゲートから注入される樹脂は、溝２２を通って貫通穴２１に導かれるようになっている。
また、図１に示されるように、モールド樹脂８０の上面８０ａには、ヒートシンク押さえ痕８２が存在する。このヒートシンク押さえ痕８２は、モールド樹脂８０の上面８０ａにおけるヒートシンク２０の端部の直上に位置し、ヒートシンク２０の上面２０ａに到達する凹部である。
後述するモールド工程において、金型には、ヒートシンク２０を押さえて動かないように支持する支持部材が設けられており、ヒートシンク押さえ痕８２は、実質的に当該ヒートシンク２０を支持する支持部材の位置および形状を示している。
また、図１、図２（ａ）に示されるように、モールド樹脂８０の上面８０ａ、下面８０ｂには、それぞれアイランド押さえ痕８３、８４が存在する。パワー素子用のアイランド１１はヒートシンク２０からはみ出しているが、このアイランド１１のはみ出している部位にアイランド押さえ痕８３、８４が位置する。
これらアイランド押さえ痕８３、８４は、それぞれ、当該はみ出しているパワー素子用のアイランド１１の上面１１ａ、下面１１ｂに到達するモールド樹脂８０の凹部である。後述するモールド工程において、金型には、アイランド１１を押さえて動かないように支持する支持部材（後述の図３における支持部材２０５参照）が設けられており、このアイランド押さえ痕８３、８４は、実質的に当該アイランド１１を支持する支持部材の位置および形状を示している。
次に、本実施形態のモールドパッケージＳ１の製造方法について、図３を参照して述べる。図３は、本製造方法における上記モールド工程を示す工程図であり、ワーク１００を金型２００内に設置した状態を示す概略断面図である。
まず、本製造方法においては、リードフレーム１０の各アイランド１１の上面１１ａに電子部品３０、４０や配線基板６０を搭載し、これらとリード１２との間でワイヤボンディングを行い、上記ワイヤ７０による結線を行う。
この後、図３に示されるように、モールド工程を行う。すなわち、リードフレーム１０のアイランド１１の下面１１ｂとヒートシンク２０の上面２０ａとを対向して配置してなるワーク１００を、金型２００のキャビティ２０１内に設置し、キャビティ２０４内にモールド樹脂８０を注入してワーク１００を封止する。
ここで、モールド工程に用いる金型２００は、上型２０１、中型２０２、下型２０３を合致させるものであり、キャビティ２０４は、上型２０１と中型２０２との間に形成される。
また、金型２００のキャビティ２０４内には、ワーク１００をキャビティ２０４へ設置するときに、パワー素子用のアイランド１１およびヒートシンク２０を支持する上記支持部材２０５が設けられている。
ここで、ヒートシンク２０を支持する支持部材は、図示しないが上型２０１に設けられ、キャビティ２０４の下面に支持されたヒートシンク２０に対して、当該ヒートシンク２０の上面２０ａの端部を押さえつけるものである。それにより、ヒートシンク２０は、当該支持部材と中型２０２との間に挟み付けられた状態で固定される。
また、パワー素子用のアイランド１１を支持する支持部材２０５は、当該アイランド１１の上面１１ａ、下面１１ｂに対向するキャビティ２０４のそれぞれ内面から突出する突出部材である。そして、この突出部材２０５は、その先端部にて当該アイランド１１の上面１１ａおよび下面１１ｂに接しており、アイランド１１をはさみつけることによってアイランド１１の支持を行っている。
本実施形態では、上述したように、パワー素子用のアイランド１１は、ヒートシンク２０からはみ出しており、このアイランド１１におけるはみ出している部位において、当該アイランド１１の上下両面１１ａ、１１ｂに支持部材２０５の先端部を接触させて支持を行っている。
なお、これらヒートシンク２０の支持部材およびパワー素子用のアイランド１１の支持部材は、上型２０１と中型２０２とを締め付けて固定したときに、その締め付け力によって、支持するものである。また、本実施形態では、制御素子用のアイランド１１は、これにつながる吊りリード１３をキャビティ２０４の外部にて金型２００に支持させており、キャビティ２０４内では支持していない。
こうして、本実施形態では、ワーク１００のキャビティ２０４への設置工程において、上記したヒートシンク用の支持部材およびアイランド用の支持部材２０５によって、キャビティ２０４内のパワー素子用のアイランド１１およびヒートシンク２０を支持固定することにより、ヒートシンク２０の上面２０ａとパワー素子用のアイランド１１の下面１１ｂとの隙間を一定寸法に維持するようにしている。
このように、当該ヒートシンク２０とアイランド１１との隙間を固定した状態とした後、この状態を維持したまま、図３に示されるように、金型２００において、キャビティ２０４内へモールド樹脂８０を注入する。
この樹脂注入工程では、ワーク１００をモールド樹脂８０で封止するとともに、ヒートシンク２０の下面２０ｂ側から貫通穴２１を介して、ヒートシンク２０の上面２０ａとパワー素子用のアイランド１１の下面１１ｂとの隙間に、モールド樹脂８０を注入する。
ここで、図３に示されるように、樹脂注入用のゲート２０６は、中型２０２に設けられている。そして、プランジャ２０７によって圧力を加えられた溶融状態のモールド樹脂８０は、下型２０３に設けられたランナー２０８を通って、ゲート２０６からキャビティ２０４へ導入される。
そして、モールド樹脂８０は、ゲート２０６から、ヒートシンク２０の下面２０ｂに設けられた上記溝２２（上記図１参照）を通って、貫通穴２１に到達する。そして、モールド樹脂８０は、ヒートシンク２０の下面２０ｂ側から貫通穴２１を通って、ヒートシンク２０とパワー素子用のアイランド１１との隙間に注入される。
さらに、モールド樹脂８０は、当該隙間からキャビティ２０４内へ広がっていき、キャビティ２０４の全体へ拡がる。こうして、上記図１に示されるように、ワーク１００全体がモールド樹脂８０で封止される。なお、このとき、制御素子用のアイランド１１とヒートシンク２０との隙間には、当該隙間の外側からモールド樹脂８０が侵入していき、充填される。
こうして、モールド樹脂８０によるワーク１００の封止が行われるとともに、パワー素子用のアイランド１１とヒートシンク２０、および、制御素子用のアイランド１１とヒートシンク２０のそれぞれの組は、これら両部材１１、２０の隙間に注入されたモールド樹脂８０によって、接合される。
これによりモールド工程が終了し、モールド樹脂８０を硬化して金型２００から取り出した後は、リードフレーム１０の成形やカットなどを行うことにより、本実施形態のモールドパッケージＳ１が完成する。
ところで、本実施形態の上記製造方法によれば、モールド工程では、ヒートシンク２０とアイランド１１との隙間寸法は支持部材２０５で固定され、この状態にてヒートシンク２０に設けた貫通穴２１からヒートシンク２０とパワー素子用のアイランド１１との間に樹脂８０が注入されるので、ヒートシンク２０と当該アイランド１１とを接合する工程を別途行うことなく、モールド工程にてヒートシンク２０と当該アイランド１１とを接合することができる。
また、上記製造方法では、ヒートシンク２０の下面２０ｂにおける貫通穴２１以外の部位と対向するキャビティ２０４の部位に、樹脂８０を注入するゲート２０６を設け、ヒートシンク２０の下面２０ｂに、ゲート２０６と貫通穴２１とを連通する溝２２を設け、ゲート２０６からの樹脂８０を溝２２を介して貫通穴２１に導くようにしている。
そのため、上記図１に示されるように、金型２００のゲート２０６とヒートシンク２０の貫通穴２１とが離れた位置にあっても、上記溝２２によって、ゲート２０６から注入されたモールド樹脂８０を貫通穴２１まで適切に導くことができる。
（他の実施形態）
なお、上記実施形態においては、制御素子用のアイランド１１の直下に金型のゲートが位置するものであったが、金型のゲートは、パワー素子用のアイランド１１の直下に位置するヒートシンク２０の貫通穴２１の直下に位置してもよい。この場合、上記したゲート２０６と貫通穴２１とを連通する溝２２は、ヒートシンク２０の下面２０ｂに設けなくてもよい。
また、上記実施形態において、ヒートシンク２０のうち制御素子用のアイランド１１の直下に位置する部位にも、上記貫通穴２１を設け、さらに、金型のキャビティ内に、当該制御素子用のアイランド１１を支持する支持部材を設け、当該アイランド１１とヒートシンク２０との隙間を固定した状態で、上記同様にモールド樹脂８０の注入を行うようにしてもよい。
また、モールドパッケージとしては、リードフレーム１０のアイランド１１の一面１１ｂとヒートシンク２０の一面２０ａとを対向して配置してなるワーク１００を、金型２００のキャビティ２０４内に設置し、キャビティ２０４内に樹脂８０を注入してワーク１００を封止することにより製造されるものであればよく、アイランド、電子部品、ヒートシンクなどについては、上記実施形態に限定されるものではない。
本発明の実施形態に係るモールドパッケージの概略平面図である。 （ａ）は図１中のＡ−Ａ概略断面図、（ｂ）は図１中のＢ−Ｂ概略断面図である。 実施形態のモールドパッケージの製造方法におけるモールド工程を示す工程図である。
符号の説明
１０ リードフレーム
１１ アイランド
１１ａ アイランドの上面
１１ｂ アイランドの下面
１２ リード
２０ ヒートシンク
２０ａ ヒートシンクの上面
２０ｂ ヒートシンクの下面
２１ 貫通穴
２２ 溝
３０ パワー素子
４０ 制御素子
６０ 配線基板
８０ モールド樹脂
１００ ワーク
２００ 金型
２０４ キャビティ
２０５ 支持部材
２０６ ゲート

Claims (4)

  1. リードフレーム（１０）のアイランド（１１）の一面（１１ｂ）とヒートシンク（２０）の一面（２０ａ）とを対向して配置してなるワーク（１００）を、金型（２００）のキャビティ（２０４）内に設置し、
    前記キャビティ（２０４）内に樹脂（８０）を注入して前記ワーク（１００）を封止するモールドパッケージの製造方法において、
    前記ワーク（１００）における前記ヒートシンク（２０）に対して、前記ヒートシンク（２０）の前記一面（２０ａ）と当該一面（２０ａ）とは反対の他面（２０ｂ）との間で貫通する貫通穴（２１）を設けておき、
    前記ワーク（１００）の前記キャビティ（２０４）への設置工程では、前記キャビティ（２０４）内に設けられた支持部材（２０５）によって前記アイランド（１１）および前記ヒートシンク（２０）を支持固定することにより、前記ヒートシンク（２０）の前記一面（２０ａ）と前記アイランド（１１）の前記一面（１１ｂ）との隙間寸法を固定した状態とし、
    前記樹脂（８０）の注入工程では、前記ワーク（１００）を前記樹脂（８０）で封止するとともに、前記ヒートシンク（２０）の前記他面（２０ｂ）側から前記貫通穴（２１）を介して、前記ヒートシンク（２０）の前記一面（２０ａ）と前記アイランド（１１）の前記一面（１１ｂ）との隙間に、前記樹脂（８０）を注入し、
    前記隙間に注入された前記樹脂（８０）により、前記ヒートシンク（２０）と前記アイランド（１１）とを接合するようにしたことを特徴とするモールドパッケージの製造方法。
  2. 前記金型（２００）における前記キャビティ（２０４）のうち前記ヒートシンク（２０）の前記他面（２０ｂ）に対向する部位に、前記樹脂（８０）を注入するゲート（２０６）が設けられており、
    前記ヒートシンク（２０）の前記他面（２０ｂ）には、前記ゲート（２０６）と前記貫通穴（２１）とを連通する溝（２２）が設けられていることを特徴とする請求項１に記載のモールドパッケージの製造方法。
  3. 前記アイランド（１１）を支持する前記支持部材（２０５）は、前記キャビティ（２０４）の内面から突出する突出部材であり、その先端部にて前記アイランド（１１）を支持するものであることを特徴とする請求項１または２に記載のモールドパッケージの製造方法。
  4. 前記アイランド（１１）は、前記ヒートシンク（２０）からはみ出しており、このアイランド（１１）におけるはみ出している部位にて、前記支持部材（２０５）の先端部が接触して支持を行うようにしたことを特徴とする請求項３に記載のモールドパッケージの製造方法。
JP2007327095A 2007-12-19 2007-12-19 モールドパッケージの製造方法 Expired - Fee Related JP5067151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007327095A JP5067151B2 (ja) 2007-12-19 2007-12-19 モールドパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327095A JP5067151B2 (ja) 2007-12-19 2007-12-19 モールドパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2009152280A JP2009152280A (ja) 2009-07-09
JP5067151B2 true JP5067151B2 (ja) 2012-11-07

Family

ID=40921108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327095A Expired - Fee Related JP5067151B2 (ja) 2007-12-19 2007-12-19 モールドパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5067151B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023148836A1 (ja) * 2022-02-02 2023-08-10 日立Astemo株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836219B2 (ja) * 1990-08-10 1998-12-14 株式会社デンソー 樹脂封止型半導体パッケージ
JPH04306865A (ja) * 1991-04-03 1992-10-29 Seiko Epson Corp 半導体装置及びその製造方法
JP3123482B2 (ja) * 1997-10-08 2001-01-09 日本電気株式会社 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
JP4366700B2 (ja) * 1998-10-05 2009-11-18 富士電機デバイステクノロジー株式会社 半導体素子のパッケージの製造方法
JP3737673B2 (ja) * 2000-05-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
JP2009152280A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
KR100889422B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
JP2007165425A (ja) 半導体装置
JP5125975B2 (ja) 樹脂ケース製造方法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP2010238868A (ja) 半導体装置の製造装置及び製造方法
JP5067151B2 (ja) モールドパッケージの製造方法
US20040203194A1 (en) Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
JP6098467B2 (ja) 電子装置の製造方法
JP2016201447A (ja) モールドパッケージ
JP4652932B2 (ja) モールド型電子部品
US20170110343A1 (en) Semiconductor Device Leadframe
JP4031005B2 (ja) 半導体装置の製造方法
JP5170122B2 (ja) 半導体装置の製造方法
JP4730830B2 (ja) 半導体デバイスの製造方法
JP2019110278A (ja) 半導体装置
JP4225246B2 (ja) 電子装置の製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JP3833832B2 (ja) 樹脂封止型半導体装置の製造方法
JP5109740B2 (ja) 電子装置およびその製造方法
JPH0969535A (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
JP2006147745A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees