JP4366700B2 - 半導体素子のパッケージの製造方法 - Google Patents

半導体素子のパッケージの製造方法 Download PDF

Info

Publication number
JP4366700B2
JP4366700B2 JP2006346521A JP2006346521A JP4366700B2 JP 4366700 B2 JP4366700 B2 JP 4366700B2 JP 2006346521 A JP2006346521 A JP 2006346521A JP 2006346521 A JP2006346521 A JP 2006346521A JP 4366700 B2 JP4366700 B2 JP 4366700B2
Authority
JP
Japan
Prior art keywords
insulating layer
forming
lead frame
resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006346521A
Other languages
English (en)
Other versions
JP2007081442A (ja
Inventor
寿美 永友
昭治 山田
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2006346521A priority Critical patent/JP4366700B2/ja
Publication of JP2007081442A publication Critical patent/JP2007081442A/ja
Application granted granted Critical
Publication of JP4366700B2 publication Critical patent/JP4366700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体チップ、特に電力用半導体チップの成形パッケージに関し、ボンディングワイヤの倒れを無くし、かつ室温で液状の熱硬化性樹脂を用い大型パッケージに適用可能な液状真空射出成形による成形が可能で、さらに、半導体チップの発熱を有効に熱放散させることが可能な絶縁層構造を持つパッケージに関するものである。
半導体素子のパッケージは、半導体素子を外部環境から保護すること、半導体素子に機械的強度を持たせた形状にして容易に取り扱えるようにすること、および電気的に外部と接合できる形態にすることを主な目的とする。
従来、半導体素子を樹脂内に埋設する樹脂封止型の成形パッケージとしては、金属回路基板または熱放散用の金属板をセラミック製の絶縁層を介して、半導体チップを搭載したリードフレームとハンダ接合し一体にしたものについて、それらの片面のみをトランスファー成形したもの、またはリードフレーム、半導体チップ、ボンディングワイヤを先にトランスファー成形した後、絶縁層を再度成形すると同時に金属板と一体に成形したもの、等が知られている。
しかしながら、かかる成形パッケージの製造方法においては、ボンディングワイヤの倒れ、ボイドの発生、成形樹脂の収縮による反り、等の問題があり、これらは成形パッケージのみならず半導体素子の性能低下や故障発生の原因となる。従って、それらの問題点をできるだけ低減する必要がある。
また、高度な集積回路の普及に伴い、熱放散性の向上(低熱抵抗化)および反りを低減させた大型成形パッケージに対応できる技術が望まれている。
本発明は、従来の成形パッケージの製造方法におけるボンディングワイヤの倒れ、ボイドの発生、成形樹脂の収縮による反り(特に大型成形パッケージに関する)、等の問題を改良し、かつ少ない工程数で、絶縁性、耐水性、熱サイクル性、熱放散性に優れた半導体素子のパッケージおよびその製造方法を提供することを目的とする。
本発明の第1の態様は、絶縁層を形成するための隙間を確保する手段を伴って、半導体チップを搭載したリードフレームを成形金型に直接挿入する工程と、該成形金型に熱硬化性樹脂を真空射出成形しキャビティ内をフル充填する工程と、さらに加圧しながら前記絶縁層を形成するための隙間に前記熱硬化性樹脂を侵入させ、硬化させる工程とを具え、前記絶縁層を形成するための隙間を確保する手段として、前記リードフレームに先端を錐にして尖らせ、絶縁層の所望の厚さと等しくなるように錐の高さを調節した成形樹脂ピンを取り付ける半導体素子のパッケージの製造方法に関するものである。
本発明の第2の態様は、絶縁層の寸法を維持する手段を伴って、金属板上に絶縁層を形成する工程と、前記絶縁層を介し前記金属板と半導体チップを搭載させたリードフレームとを真空接着させた後、加圧し絶縁層の寸法を調整する工程と、前記絶縁層を介して一体化された前記リードフレームと金属板とを成形金型に挿入する工程と、前記成形金型に熱硬化性樹脂を室温で真空射出成形し硬化させる工程とを備え、前記絶縁層の寸法を維持する手段として、前記絶縁層を形成する高熱伝導性樹脂に該絶縁層の所望の厚さと等しくなるように粒度管理したガラスビーズを加える半導体素子のパッケージの製造方法に関するものである。
本発明の第3の態様は、絶縁層の寸法を維持する手段を伴って、金属板上に絶縁層を形成する工程と、前記絶縁層を介し前記金属板と半導体チップを搭載させたリードフレームとを真空接着させた後、加圧し絶縁層の寸法を調整する工程と、前記絶縁層を介して一体化された前記リードフレームと金属板とを成形金型に挿入する工程と、前記成形金型に熱硬化性樹脂を室温で真空射出成形し硬化させる工程とを備え、前記絶縁層の寸法を維持する手段として、前記リードフレームに先端を錐にして尖らせ、絶縁層の所望の厚さと等しくなるように錐の高さを調節した成形樹脂ピンを取り付ける半導体素子のパッケージの製造方法に関するものである。
本発明の第4の態様は、絶縁層を形成するための隙間を確保する手段を伴って、半導体チップを搭載したリードフレームを金属板上に載せ、成形金型に挿入する工程と、該成形金型に熱硬化性樹脂を真空射出成形しキャビティ内をフル充填する工程と、さらに加圧しながら前記絶縁層を形成するための隙間に前記熱硬化性樹脂を侵入させ、硬化させる工程とを具え、前記絶縁層を形成するための隙間を確保する手段として、前記リードフレームに先端を錐にして尖らせ、絶縁層の所望の厚さと等しくなるように錐の高さを調節した成形樹脂ピンを取り付ける半導体素子のパッケージの製造方法に関するものである。
以上のような構成をとる本発明によれば、従来の成形パッケージの製造方法におけるボンディングワイヤの倒れ、ボイドの発生、成形樹脂の収縮による反りを改良した成形パッケージの提供が可能となり、かつ成形回数が減少されるため生産効率を向上することが可能となった。また、熱放散性の向上を考慮した絶縁層を効率よく形成することもできる。
本発明は、ボンディングワイヤの倒れ、ボイドの発生、成形樹脂の収縮による反り(特に大型成形パッケージに関する)を改良した成形パッケージ構造体を1回の成形で製造することを可能にするものである。かかる製造では、成形パッケージ構造体において、少なくとも半導体チップおよびボンディングワイヤの部分にはボンディングワイヤが倒れないような粘度、すなわち、成形温度100℃〜150℃において200〜500ポイズの粘度、を持つ室温で液状の熱硬化性樹脂を用い、ボイドの発生をなくすために真空射出成形を用いる。
本発明に係わる半導体素子のパッケージには、エポキシ系樹脂、シリコーン系樹脂といった、通常、封止に使用される熱硬化性樹脂を用いることができ、必要に応じて、該熱硬化性樹脂に、可撓化剤、硬化剤、硬化促進剤、充填剤、難燃剤、カップリング剤、離型剤、着色剤、改質剤、等の添加剤を加えても良い。例えば、応力に関する問題を改善するためには、熱硬化性樹脂としてエポキシ系樹脂を選択し、該エポキシ系樹脂にシリカフィラー等の無機フィラーを添加したものを使用するか、または該エポキシ系樹脂に可撓化剤を添加して可撓性樹脂としたものを使用することで熱膨張係数および機械的強度を改善することができる。
また、成形パッケージを形成するための真空射出成形と同時に、高熱伝導性で、かつ高電気抵抗性の絶縁層を形成する場合を考慮して、高熱伝導率である物質を前記熱硬化性樹脂に添加し、熱伝導率を少なくとも3.2〜3.6W/m・kの範囲に高くすることが望ましい。ここでは、高熱伝導率であるアルミナフィラーを添加した熱硬化性樹脂を以下、高熱伝導性樹脂といい、熱伝導率が3.6W/m・kの高熱伝導性樹脂が最も好ましい。本発明の一実施態様例では、アルミナフィラーをエポキシ系樹脂に添加したものを使用する。高熱伝導性樹脂の充分な流動性を確保するためには、粒度分布が10〜80μmであるアルミナフィラーを使用することが好ましい。また、熱伝導率を向上させるためには、できるだけ多くのアルミナフィラーを添加することが望ましいが、絶縁層の形状を充分維持するために85〜89重量%(アルミナフィラー+樹脂+各種添加剤の重量基準)の割合で添加することが好ましい。
本発明の成形パッケージの製造において実施される液状熱硬化性樹脂の真空射出成形は、真空下で液状熱硬化性樹脂を射出成形することによりボイドの発生をなくす手段である。その際、狭い隙間に樹脂を侵入させ、かつ成形サイクルを上げるために、かかる液状熱硬化性樹脂は速硬化する必要がある。しかしながら、速硬化すると樹脂の含浸距離が短くなるため、侵入速度を上げなければならない。そのため、キャビティ内に樹脂が入るまではボンディングワイヤの倒れを考慮して低圧で射出し、キャビティ内がフル充填された後は、加圧力を上げることにより狭い隙間の侵入速度を上げ細密充填する。その結果、樹脂の硬化における収縮を低減し、ボイドの発生をなくすことが可能となる。
また、成形樹脂の収縮による反りを低減するために、成形パッケージにヒートシンクへの取り付け用ネジ穴を設け、これらをネジ止めして固定する。一般的に半導体素子のパッケージは、その構造においてバイメタルとなるため、大型の成形パッケージは特に反りが生じやすい。したがって、パッケージ構造体の一部に硬質樹脂の成形部材を用い、この硬質部材でリードフレームを支持して反りを低減する。そのために硬質成形部材にリードフレームを差し込むスリットを設け、ヒートシンクへの固定には硬質成形部材に設けたネジ穴を利用する。
本発明の成形パッケージの熱放散性を向上させるためには、絶縁層の熱伝導率を上げること、および絶縁層の機械的強度に問題が生じない範囲内においてできるだけ薄型化することにより熱抵抗を小さくする必要がある。本発明の実施態様においては、薄くて均一な絶縁層を形成するために、以下のような方法を用いた。すなわち、第1にアルミナクロスの基材厚さを利用する方法、第2に成形樹脂中に粒径をそろえたガラスビーズを配合する方法、第3にリードフレームに成形樹脂ピンを取り付ける方法である。
第1の方法では、アルミナクロスが絶縁層の厚さを保持すること、および熱伝導性を向上させることの双方に作用しており、かかる方法は、アルミナクロスをプリプレグにして絶縁層を形成する方法と、金属板とリードフレームの間にアルミナクロスを挟み、成形樹脂の真空射出成形と同時に絶縁層を形成する方法とに分けられる。前者におけるアルミナクロスのプリプレグは、アルミナクロスを基材にして、例えば、ビスマレイミドトリアジン樹脂、高耐熱エポキシ樹脂といった耐熱性樹脂に、必要に応じてアルミナフィラーを添加したものを塗工することにより実施される。
第2の方法では、絶縁層の所望の厚さに応じてガラスビーズの粒径を変えることができる。ガラスビーズは、成形樹脂の3〜5重量%の範囲で配合することが好ましく、この範囲より低い配合では絶縁層の厚さを維持するのに充分でなく、この範囲より高い配合では熱伝導性を低下させることになる。
第3の方法では、成形樹脂ピンの先端の錐の高さを変えることにより所望の厚さの絶縁層を形成することができる。成形樹脂ピンの形状の詳細については、以降の実施例において説明する。かかる方法を使用することにより、成形樹脂の真空射出成形と同時に絶縁層を形成することができる。
以下、本発明に係わる半導体素子の成形パッケージの製造方法を図面に基づいて詳細に説明する。製造において用いられた成形樹脂および成形条件は、本発明の一実施態様であり、これらに限定されるものではない。
(参考例1)
図1(a)は、真空射出成形により形成された可撓性樹脂層1および硬質樹脂の成形部材2を組み合わせた成形パッケージ構造体を示す断面図である。図1(b)は、図1(a)の成形パッケージ構造に適用可能な半導体素子の一例を示す平面図である。
図1(a)および図1(b)から分かるように、成形パッケージ構造に適用可能な半導体素子は、半導体チップ3を搭載したリードフレーム4が絶縁層5を介して金属板6と一体化されており、半導体チップ3とリードフレーム4の上部が可撓性樹脂層1でモールドされている。その際、半導体チップ3とリードフレーム4は、80μmのAlのワイヤ7(以下、ボンディングワイヤという)でボンディングされている。そして、そのような構造体が硬質樹脂の成形部材2と組み合わされている。
かかる成形パッケージの構造は、大型成形パッケージにおける反りまたは応力が問題になる場合について有効である。製造方法は以下の通りである。
全周に切り欠きを付けたAl板6をその長手方向において、取り付けネジ用穴8およびリードフレーム4の差込スリットを有するPPS製の硬質プラスチック成形部材2でホールドする。その際、Al板6には、絶縁層5になる熱伝導率が3.6W/m・kである高熱伝導性樹脂(アルミナフィラーを89wt%、液状エポキシ樹脂、アミン系硬化剤、減粘剤を11wt%含む)を250μmの厚さに印刷し、真空度0.4torr(53Pa)において前処理し印刷時の巻き込み気泡を抜いた。
次に、半導体チップ3を搭載したリードフレーム4を硬質プラスチック成形部材2でホールドしながら、0.3torr(40Pa)の真空中、150℃においてAl板6と組み合わせ、ボイドなしで接着させた。その際、硬質プラスチック成形部材2のAl板6との接触部分に1液性加熱硬化型シリコーン接着剤を塗布しておき、上述の真空接着の際に一緒に接着させた。
絶縁層5と接着剤を硬化させた後、成形金型に挿入して、可撓性樹脂である東芝シリコーン社製のTSE 3232(商品名)を用いて室温で液状真空射出成形することにより可撓性樹脂層1を形成し、硬化させることで成形パッケージを製造した。かかる方法に従って製造された半導体素子の成形パッケージは、モジュールの特性を満足し、反りが小さく、成形収縮によって半導体チップにかかる応力を低減でき、半導体チップのコートも兼用した。また、成形パッケージのヒートシンク9などへの締め付け時や熱衝撃試験による外部応力および熱応力を低減することで、絶縁層にかかる応力も低減でき、信頼性のある半導体素子のパッケージとなった。
(実施例2)
図2は、真空射出成形により形成された熱硬化性樹脂層1からなる成形パッケージ構造体を示す断面図である。すなわち、本実施例の構造は図1に示した硬質樹脂の成形部材2を用いず、熱硬化性樹脂層1および金属板6に設けた取り付けネジ用穴8を用いてヒートシンク9などへ半導体素子の成形パッケージを取り付ける。かかる成形パッケージの構造は、パッケージの成形を1回で完了させる際に薄型化した絶縁層を形成するのに有効な手段を伴う。かかる手段は、以下の実施例において記述する。
(参考例2−1)
図3(a)は、プリプレグにしたアルミナクロスを絶縁層5に使用した半導体素子の断面図、図3(b)は、図3(a)における絶縁層5の断面拡大図である。半導体素子および該半導体素子のパッケージの製造方法は、以下の通りである。
全周に切り欠きを付けたAl板6と半導体チップ3を搭載したリードフレーム4の間に、アルミナクロス10を基材にしたプリプレグを挟み、真空プレスで接着して厚さ150μmの絶縁層5を形成する。高熱伝導性にするためにアルミナを基材にしたアルミナクロス10のプリプレグは、アルミナフィラーを65wt%配合したジシアンジアミド系エポキシ樹脂11を塗工したものを用いた。これを真空プレスにより3気圧に加圧しながら硬化させ、厚さ150μmのボイドのない絶縁層5にした。この場合の絶縁層の熱伝導率は3.6W/m・kであった。
引き続き、絶縁層5を介して一体化された半導体チップ3を搭載したリードフレーム4を成形金型に挿入して、真空度1torr(133Pa)において、5kg/cm(0.49MPa(ゲージ圧))でアミン系硬化剤、シリカフィラーをそれぞれ添加した脂環式エポキシ樹脂を室温で真空射出成形し、硬化させ成形パッケージを製造した。
(実施例2−2)
図4(a)および(b)は、絶縁層の厚さを保持するために粒径を揃えたガラスビーズ12を使用した半導体素子の製造方法を説明するための断面図である。半導体素子および該半導体素子のパッケージの製造方法は、以下の通りである。
切り欠きを付けた金属板6上に、図4(a)に示すように、粒径が150μmのガラスビーズ12を5wt%(高熱伝導性樹脂の重量基準)含む参考例1と同様の高熱伝導性樹脂11を印刷して、厚さ250μmの絶縁層を設けた。その際、真空度0.4torr(53Pa)において前処理し、印刷時の巻き込み気泡を抜いた。
次に、図4(b)に示すように、真空度0.3torr(40Pa)において、前処理したAl板6とリードフレーム4とを絶縁層を介して接着させた。その際、300g/cm(29kPa(ゲージ圧))で加圧しながら硬化させ、スペーサになるガラスビーズ12の直径と同じ寸法である厚さ150μmの絶縁層を形成した。
引き続き、絶縁層を介して一体化された半導体チップ3を搭載したリードフレーム4を成形金型に挿入して、真空度1torr(133Pa)において、5kg/cm(0.49MPa(ゲージ圧))でアミン系硬化剤、シリカフィラーをそれぞれ添加した脂環式エポキシ樹脂を室温で真空射出し、硬化させ成形パッケージを製造した。
(実施例2−3)
図5(a)〜(c)は、絶縁層の厚さを保持するために成形樹脂ピン13を使用する半導体素子の製造方法を説明するための断面図である。
先ず、図5(a)に示すように、全周に切り欠きを付けた金属板6上に参考例1と同様の高熱伝導性樹脂11を印刷して、厚さ250μmの絶縁層を設けた。その際、真空度0.4torr(53Pa)において前処理し、印刷時の巻き込み気泡を抜いた。
次に、図5(b)に示すように、絶縁層の厚さを保持するために成形樹脂ピン13の錐の高さを150μmにして、リードフレーム4のランド間に差し込み90度まわすことで固定したものと前処理したAl板6とを、絶縁層を介して真空度0.3torr(40Pa)において接着させた。その際、50g/ピンで加圧しながら硬化させ、スペーサになる成形樹脂ピン13の錐の高さと同じ寸法である厚さ150μmの絶縁層を形成した。
図6は、本発明の実施態様において使用することができる成形樹脂ピン13の形状を示すものであり、図6(a)は正面図、図6(b)は断面図である。成形樹脂中のフィラーに成形樹脂ピン13の先端がのり絶縁層の寸法14が大きくならないように、成形樹脂ピンの先端を錐にして尖らせた。また、図6から分かるように成形樹脂ピン13の表面には凹凸をつけ、成形樹脂との接着面積を増やし、かつ界面から水分が侵入し難い形状とした。さらに、上型寸法17は、リードフレームと一緒に加圧し接着する際、ボンディングワイヤに当たらない高さであれば問題無い。
最後に、図5(c)に示すように、絶縁層を介して一体化された半導体チップを搭載したリードフレームを成形金型に挿入して、真空度1torr(133Pa)において、5kg/cm(0.49MPa(ゲージ圧))で絶縁層と同様の高熱伝導性樹脂を室温で真空射出成形し、硬化させ成形パッケージを製造した。
以上の方法により得られた成形パッケージは、安定した絶縁寸法および機械的強度を保持し、かつ熱抵抗に優れており、さらにパッケージの成形を1回で完了することが可能である。
(実施例3)
図7および図8は、1回の成形で絶縁層および成形パッケージを同時成形することが可能な成形パッケージ構造体の断面図である。より詳細には、絶縁層を形成する隙間を確保する方法として、図7ではアルミナクロス10を使用し、図8では成形樹脂ピン13を使用している。それぞれの製造方法は以下の通りである。
(参考例3−1)
図7は、絶縁層を形成する隙間を確保する方法としてアルミナクロス10を使用したパッケージの製造方法を説明する断面図である。
図7(a)に示すように、全周に切り欠きを付けたAl板6と半導体チップ3を搭載したリードフレーム4との間にアルミナクロス10を挟み、絶縁層5の厚さが150μmになるようにリードフレーム4を押さえ込むピン18を使い成形金型19で押さえ込む。
尚、図7(b)は、アルミナクロスを挟んだ絶縁層の拡大断面図である。この状態で、図7(c)に示すように、真空度1torr(133Pa)において、可撓性樹脂である東芝シリコーン社製のTSE 3232(商品名)を5kg/cm(0.49MPa(ゲージ圧))で射出成形しキャビティ内をフル充填し、さらに50kg/cm(4.9MPa(ゲージ圧))で射出成形し細密充填した後、硬化させることにより成形パッケージを形成し、同時にアルミナクロスに成形樹脂を含浸させたボイドのない絶縁層を形成した。この場合の絶縁層の熱伝導率は3.2W/m・kであった。
(実施例3−2)
図8(a)は、絶縁層を形成する隙間を確保する方法として成形樹脂ピン13を使用した成形パッケージの断面図である。
図8(a)に示すように、絶縁層の厚さを保持するために錐の高さが150μmである成形樹脂ピンを取り付けたリードフレームを全周に切り欠きを付けたAl板6の上にのせる。その際、成形樹脂ピン13の後ろを成形金型に差し込む。尚、ここで使用する成形樹脂ピン13は、実施例2−3で使用したものと同様である。
この状態で、真空度1torr(133Pa)において、参考例1と同様の高熱伝導性樹脂を5kg/cm(0.49MPa(ゲージ圧))で射出成形しキャビティ内をフル充填し、さらに50kg/cm(4.9MPa(ゲージ圧))で射出成形し細密充填した後、硬化させることにより図8(b)に示すような成形パッケージとボイドのない絶縁層が同時に形成された。
以上の方法により得られた成形パッケージは、安定した絶縁寸法および機械的強度を保持し、かつ熱抵抗に優れており、さらに絶縁層およびパッケージの成形を1回で完了することが可能である。
(実施例4)
図9は、半導体チップを搭載したリードフレームの周囲が全て熱硬化性樹脂層1である成形パッケージ構造体を示す断面図である。かかる成形パッケージは、絶縁層の厚さを保持するために錐の高さが150μmである成形樹脂ピンを、半導体チップを搭載したリードフレームに取り付け、成形金型に挿入し真空射出成形を行うことを除いて、実施例3−2と同様に実施することにより製造した。
以上の方法により得られた成形パッケージは、安定した絶縁寸法および機械的強度を保持し、かつ熱抵抗に優れており、さらに絶縁層およびパッケージの成形を1回で完了することが可能である。
本発明に基づく成形パッケージの第1の参考例を示す図であって、(a)は成形パッケージ構造を示す断面図、(b)は(a)の成形パッケージ構造に適用可能な半導体素子の一例を示す平面図である。 本発明に基づく成形パッケージの第2の実施例を示す断面図である。 図2に示す成形パッケージ構造に適用される半導体素子の絶縁層を形成する第1の参考の実施態様を説明するための半導体素子の断面図である。 図2に示す成形パッケージ構造に適用される半導体素子の絶縁層を形成する第2の実施態様を説明するための半導体素子の断面図である。 図2に示す成形パッケージ構造の製造方法および該成形パッケージに適用される半導体素子の絶縁層を形成する第3の実施態様を説明するための図であって、(a)〜(c)は、各工程に対応した半導体素子の断面図である。 本発明の実施態様において使用される成形樹脂ピンの形状を示す概略図である。 本発明に基づく成形パッケージ構造の第3の実施例において、該成形パッケージおよび絶縁層を形成する第1の参考の実施態様を説明するための断面図である。 本発明に基づく成形パッケージ構造の第3の実施例において、該成形パッケージおよび絶縁層を形成する第2の実施態様を説明するための断面図である。 本発明に基づく成形パッケージの第4の実施例を示す断面図である。
符号の説明
1 熱硬化性樹脂層(可撓性樹脂層)
2 硬質樹脂の成形部材
3 半導体チップ
4 リードフレーム
5 絶縁層
6 金属板(Al板)
7 ボンディングワイヤ
8 取り付けネジ用穴
9 ヒートシンク
10 アルミナクロス
11 高熱伝導性樹脂(アルミナフィラー含有樹脂)
12 ガラスビーズ
13 成形樹脂ピン
14 絶縁層寸法
15 リードフレーム寸法
16 リードフレームランド間寸法
17 上型寸法
18 リードフレームを押さえ込むピン
19 成形金型
20 樹脂の流れ

Claims (4)

  1. 半導体チップを搭載したリードフレームに接して絶縁層を形成するための隙間を確保する手段を伴って、半導体チップを搭載したリードフレームを成形金型に直接挿入する工程と、
    該成形金型に熱硬化性樹脂を真空射出成形しキャビティ内をフル充填する工程と、
    さらに加圧しながら前記絶縁層を形成するための隙間に前記熱硬化性樹脂を侵入させ、硬化させる工程
    とを具え、前記絶縁層を形成するための隙間を確保する手段として、前記リードフレームに先端を錐にして尖らせ、絶縁層の所望の厚さと等しくなるように錐の高さを調節した成形樹脂ピンを取り付けることを特徴とする半導体素子のパッケージの製造方法。
  2. 絶縁層の寸法を維持する手段を伴って、金属板上に絶縁層を形成する工程と、
    前記絶縁層を介し前記金属板と半導体チップを搭載させたリードフレームとを真空接着させた後、加圧し絶縁層の寸法を調整する工程と、
    前記絶縁層を介して一体化された前記リードフレームと金属板とを成形金型に挿入する工程と、
    前記成形金型に熱硬化性樹脂を室温で真空射出成形し硬化させる工程
    とを備え、前記絶縁層の寸法を維持する手段として、前記絶縁層を形成する高熱伝導性樹脂に該絶縁層の所望の厚さと等しくなるように粒度管理したガラスビーズを加えることを特徴とする半導体素子のパッケージの製造方法。
  3. 絶縁層の寸法を維持する手段を伴って、金属板上に絶縁層を形成する工程と、
    前記絶縁層を介し前記金属板と半導体チップを搭載させたリードフレームとを真空接着させた後、加圧し絶縁層の寸法を調整する工程と、
    前記絶縁層を介して一体化された前記リードフレームと金属板とを成形金型に挿入する工程と、
    前記成形金型に熱硬化性樹脂を室温で真空射出成形し硬化させる工程
    とを備え、前記絶縁層の寸法を維持する手段として、前記リードフレームに先端を錐にして尖らせ、絶縁層の所望の厚さと等しくなるように錐の高さを調節した成形樹脂ピンを取り付けることを特徴とする半導体素子のパッケージの製造方法。
  4. 半導体チップを搭載したリードフレームに接して絶縁層を形成するための隙間を確保する手段を伴って、半導体チップを搭載したリードフレームを金属板上に載せ、成形金型に挿入する工程と、
    該成形金型に熱硬化性樹脂を真空射出成形しキャビティ内をフル充填する工程と、
    さらに加圧しながら前記絶縁層を形成するための隙間に前記熱硬化性樹脂を侵入させ、硬化させる工程とを具え、前記絶縁層を形成するための隙間を確保する手段として、前記リードフレームに先端を錐にして尖らせ、絶縁層の所望の厚さと等しくなるように錐の高さを調節した成形樹脂ピンを取り付けることを特徴とする半導体素子のパッケージの製造方法。
JP2006346521A 1998-10-05 2006-12-22 半導体素子のパッケージの製造方法 Expired - Fee Related JP4366700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006346521A JP4366700B2 (ja) 1998-10-05 2006-12-22 半導体素子のパッケージの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28307698 1998-10-05
JP2006346521A JP4366700B2 (ja) 1998-10-05 2006-12-22 半導体素子のパッケージの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30760898A Division JP3916026B2 (ja) 1998-10-05 1998-10-28 半導体素子のパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007081442A JP2007081442A (ja) 2007-03-29
JP4366700B2 true JP4366700B2 (ja) 2009-11-18

Family

ID=37941338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346521A Expired - Fee Related JP4366700B2 (ja) 1998-10-05 2006-12-22 半導体素子のパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4366700B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067151B2 (ja) * 2007-12-19 2012-11-07 株式会社デンソー モールドパッケージの製造方法
JP5333362B2 (ja) * 2010-06-29 2013-11-06 株式会社デンソー 半導体装置およびその製造方法
US20150001702A1 (en) * 2012-05-17 2015-01-01 Mitsubishi Electric Corporation Semiconductor module and semiconductor device
JP6301602B2 (ja) * 2013-07-22 2018-03-28 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139555A (ja) * 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置
JPS6472546A (en) * 1987-09-11 1989-03-17 Kansai Nippon Electric Semiconductor device
JPH03278562A (ja) * 1990-03-28 1991-12-10 Toshiba Lighting & Technol Corp 混成集積回路装置
JP2736161B2 (ja) * 1990-10-04 1998-04-02 株式会社東芝 半導体装置
JPH05267531A (ja) * 1992-03-17 1993-10-15 Toshiba Corp 樹脂封止型半導体装置とその製造方法
JP2908121B2 (ja) * 1992-05-26 1999-06-21 三菱電機株式会社 射出成形品の封止装置及び封止方法
JPH0613527A (ja) * 1992-06-26 1994-01-21 Oki Electric Ind Co Ltd リードフレーム形状
JPH06151657A (ja) * 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
JPH06318655A (ja) * 1993-05-06 1994-11-15 Tanaka Denshi Kogyo Kk 半導体チップ用放熱部材及びその製造方法
JPH08264685A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH08276459A (ja) * 1995-04-06 1996-10-22 Dainippon Printing Co Ltd 非接触icカード及びその製造方法
JP3584948B2 (ja) * 1995-04-14 2004-11-04 京セラケミカル株式会社 液状樹脂の封止成形方法
JPH09321187A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 混成集積回路の製造方法およびその構造
JP3201277B2 (ja) * 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10163383A (ja) * 1996-11-29 1998-06-19 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP3123482B2 (ja) * 1997-10-08 2001-01-09 日本電気株式会社 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
JP3916026B2 (ja) * 1998-10-05 2007-05-16 富士電機デバイステクノロジー株式会社 半導体素子のパッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2007081442A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
US6432750B2 (en) Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
JP2725637B2 (ja) 電子回路装置およびその製造方法
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
US5841192A (en) Injection molded ball grid array casing
KR100302537B1 (ko) 반도체장치
US20110156235A1 (en) Flip chip package having enhanced thermal and mechanical performance
US8481367B2 (en) Method of manufacturing circuit device
US7531386B2 (en) Semiconductor package
US7432601B2 (en) Semiconductor package and fabrication process thereof
JP2002158316A (ja) 半導体装置及びその製造方法
JP4366700B2 (ja) 半導体素子のパッケージの製造方法
JP3916026B2 (ja) 半導体素子のパッケージおよびその製造方法
KR101109356B1 (ko) 임베디드 인쇄회로기판의 제조방법
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
JP2010050323A (ja) 電子装置およびその製造方法
US7602060B2 (en) Heat spreader in a flip chip package
CA2232523C (en) Plug-in type electronic control unit, structure of connection of wiring board with plug member, unit of connection of electronic part with wiring board, and process for mounting electronic part
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2007067042A (ja) 基板の製造方法
US11508644B2 (en) Semiconductor device package having thermally conductive pathways
CN108573933A (zh) 半导体装置及其制造方法
CN116670807A (zh) 封装芯片及芯片的封装方法
JP3820674B2 (ja) 樹脂封止型電子装置及びその製造方法
JP6421432B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

TRDD Decision of grant or rejection written
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20090729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees