JPH03278562A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH03278562A
JPH03278562A JP2079710A JP7971090A JPH03278562A JP H03278562 A JPH03278562 A JP H03278562A JP 2079710 A JP2079710 A JP 2079710A JP 7971090 A JP7971090 A JP 7971090A JP H03278562 A JPH03278562 A JP H03278562A
Authority
JP
Japan
Prior art keywords
adhesive layer
integrated circuit
hybrid integrated
circuit device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2079710A
Other languages
English (en)
Inventor
Mitsuaki Yamakawa
山川　光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2079710A priority Critical patent/JPH03278562A/ja
Publication of JPH03278562A publication Critical patent/JPH03278562A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はパワー・モジュールや高周波増幅用の混成集積
回路装置に関わり、特に混成集積回路基板と放熱器間に
介在する熱伝導性接着剤層に改良を施したものである。
（従来の技術） アルミナ基板等を用いた混成集積回路基板は、プリント
基板に比べて熱伝導性や耐熱性が優れているため、従来
から消費電力や発熱量の大きい回路に多用されている。
しかるに、近年、混成集積回路装置には、高集積化、ハ
イパワー化、小形化が更に要求されてきており、このよ
うな装置では放熱器に混成集積回路基板が接着されてい
る。
ところで、上記のような放熱器の接着には従来熱伝導性
の良さから半田付けが用いられていたが、最近熱伝導性
の良いシリコーンなどの熱伝導性接着剤層が用いられる
ようになってきた。
第３図は、こうした熱伝導性接着剤層を用いた混成集積
回路装置の断面図を示す。図中の１は、混成集積回路基
板である。この回路基板１上には、メタライズ層２を介
して半導体チップ３やチップ部品４、印刷抵抗体５が搭
載されている。前記半導体チップ３は、樹脂体６により
覆われている。
前記回路基板１の下部には、熱伝導性接着剤層７を介し
て放熱板８が設けられている。
こうした混成集積回路装置においては、半田付けによる
方法と同等の放熱性が得られ、しかも低温で硬化するた
め、回路基板１に熱的なストレスがかからない等のメリ
ットがある。しかしながら、高分子硬化前には可塑性が
あるため熱伝導性接着剤の量や回路基板１の押さえ付け
かたにより接着剤層７の厚みがばらつくため、回路基板
と放熱器８との熱抵抗を一定に保つのは容易ではない。
そのため、回路基板１の放熱にばらつきが生じ、温度上
昇に伴い応力に基板が耐えられず、基板割れ等の不具合
や搭載電子部品の故障等の不具合が生じてきた。
（発明が解決しようとする課題） 本発明は上記事情に鑑みてなされたもので、熱伝導性接
着剤層にこの接着剤の同じ厚みの径を有する熱伝導度の
高い微粒子を混合することにより、接着剤層の厚みのば
らつきを抑制して熱抵抗を一定に保持し、半導体や抵抗
等の発熱を抑えられる混成集積回路装置を提供すること
を目的とする。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、高周波信号や電力を増幅するための半導体素
子等の回路素子を装着した混成集積回路基板を、放熱器
に熱伝導性接着剤層で接着してなる混成集積回路装置に
おいて、前記熱伝導性接着剤層が熱伝導性接着剤と前記
接着剤層の厚みと同径の熱伝導度の高い微粒子が混合さ
れてなることを特徴とする混成集積回路装置である。
本発明において、熱伝導度の高い微粒子の材質としては
、例えばアルミナ（Ａ１２０３　）　、窒化アルミニウ
ム（Ａｉｌ　Ｎ）　、窒化ケイ素（ＳｉＮ）等のセラミ
ックの微粒子が挙げられる。このセラミックと熱伝導性
接着剤との配合比率は大体５〜５０％くらいがよく、こ
の範囲の場合実験により微粒子を接着剤中に均一にでき
る。また、前記微粒子の径は大体１００μｍくらいが良
い。
（作用） 本発明によれば、熱伝導性接着剤層を熱伝導性接着剤と
前記接着剤層の厚みと同径の熱伝導度の高い微粒子を混
合することにより、接着剤層の厚みのばらつきを抑制し
て熱抵抗を一定に保持し、半導体や抵抗等の発熱を抑え
ることができる。
（実施例） 以下、本発明の一実施例を第１図及び第２図を参照して
説明する。ここで、第１図は本発明の一実施例に係る混
成集積回路装置の断面図、第２図は第１図の要部の拡大
断面図である。
図中の１１は、混成集積回路基板である。この回路基板
１１上には、メタライズ層１２を介して半導体チップ１
３やチップ部品１４、印刷抵抗体１５が搭載されている
。前記半導体チップ１３は、樹脂体１６により覆われて
いる。前記回路基板１１の下部には、熱伝導性接着剤層
１７を介して放熱板１８が設けられている。ここで、前
記接着剤層１７は、例えば粒径５０〜２００１ｍのアル
ミナ粒子１７ａを東芝シリコーン（株）製の接着剤（商
品名Ｔ　Ｓ　Ｅ　３２８０−Ｇ）　１７ｂに対し、５〜
５０％程度に配合したものを用いる。
こうした構成の混成集積回路装置によれば、半導体チッ
プ１３やチップ部品１４、印刷抵抗体１５を搭載した回
路基板１１と、放熱板１８と、回路基板１１と放熱板１
８間に儲けられた接着剤層１７とからなり、かつこの接
着剤層１７が粒径５０〜２００μｍのアルミナ粒子１７
ａと接着剤（東芝シリコーン（株）製の商品名Ｔ　Ｓ　
Ｅ　３２８０−Ｇ）　１７ｂとを５〜５０％程度に配合
したものから構成されているため、接着剤層１７の厚み
がアルミアナ粒子１７ａにより略一定に保持される。従
って、従来に比べて熱抵抗のばらつきを軽減でき、放熱
性を一定にできる。その結果、半導体チップ１３やチッ
プ部品１４、印刷抵抗体１５等の搭載電子部品の信頼性
を高め、更に回路基板１１のクラック等の不具合を解消
することができる。
また、前記接着剤層１７の印刷、塗布工程と、位置決め
が同時に行うことができるというメリットを有する。
なお、上記実施例では、アルミナ粒子を用いた場合につ
いて述べたが、窒化アルミニウムＣＡＲＮ）、窒化ケイ
素（ＳｉＮ）等のセラミックの微粒子でもよい。また、
混合する微粒子に絶縁性を考慮する必要のない場合には
、銅、アルミニウム粉などの更に熱伝導度の高い微粒子
を用いても良い。
［発明の効果コ 以上詳述した如く本発明によれば、熱伝導性接着剤にこ
の接着剤の同じ厚みの径を有する熱伝導度の高い微粒子
を混合することにより、接着剤の厚みのばらつきを抑制
して熱抵抗を一定に保持し、半導体や抵抗等の発熱を抑
え搭載電子部品の信頼性を高められる等の効果を有した
混成集積回路装置を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路装置の断
面図、第２図は第１図の要部の拡大断面図、第３図は従
来の混成集積回路装置の断面図である。 １１・・・混成集積回路基板、１２・・・メタライズ層
、１３・・・半導体チップ、１４・・・チップ部品、１
５・・・印刷抵抗体、１６・・・樹脂体、１７・・・熱
伝導性接着剤層、１７ａ・・・アルミナ粒子、１８・・
・放熱板。

Claims (1)

    【特許請求の範囲】
  1. 　高周波信号や電力を増幅するための半導体素子等の回
    路素子を装着した混成集積回路基板を、放熱器に熱伝導
    性接着剤層で接着してなる混成集積回路装置において、
    前記熱伝導性接着剤層が熱伝導性接着剤と前記接着剤層
    の厚みと同径の熱伝導度の高い微粒子が混合されてなる
    ことを特徴とする混成集積回路装置。
JP2079710A 1990-03-28 1990-03-28 混成集積回路装置 Pending JPH03278562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2079710A JPH03278562A (ja) 1990-03-28 1990-03-28 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2079710A JPH03278562A (ja) 1990-03-28 1990-03-28 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH03278562A true JPH03278562A (ja) 1991-12-10

Family

ID=13697765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079710A Pending JPH03278562A (ja) 1990-03-28 1990-03-28 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH03278562A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997025845A1 (en) * 1996-01-05 1997-07-17 Sheldahl, Inc. Printed circuit assembly and method of manufacture therefor
JP2007081442A (ja) * 1998-10-05 2007-03-29 Fuji Electric Device Technology Co Ltd 半導体素子のパッケージおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997025845A1 (en) * 1996-01-05 1997-07-17 Sheldahl, Inc. Printed circuit assembly and method of manufacture therefor
JP2007081442A (ja) * 1998-10-05 2007-03-29 Fuji Electric Device Technology Co Ltd 半導体素子のパッケージおよびその製造方法

Similar Documents

Publication Publication Date Title
US4810563A (en) Thermally conductive, electrically insulative laminate
US6449158B1 (en) Method and apparatus for securing an electronic power device to a heat spreader
JP2001135758A (ja) パワーモジュールの放熱構造
US5736786A (en) Power module with silicon dice oriented for improved reliability
JPH03278562A (ja) 混成集積回路装置
JP2003204021A (ja) 半導体モジュール用基板
JPH0320067A (ja) セラミック放熱フィン付半導体装置
JPS59219942A (ja) チツプキヤリア
JP2004296726A (ja) 放熱部材および半導体素子収納用パッケージおよび半導体装置
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP3255814B2 (ja) 金属ベース回路基板及びそれを用いたモジュール
JPS605589A (ja) 高熱伝導性金属ベ−スプリント基板
JP2003068954A (ja) 半導体素子収納用パッケージ
JPH05114665A (ja) 放熱性基板
JPS63217648A (ja) 発熱体の放熱構造
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JPS63307748A (ja) 樹脂材料
JP2004247514A (ja) 半導体素子収納用パッケージおよび半導体装置
WO2020196132A1 (ja) 接合構造体
JPS60250655A (ja) 集積回路パツケ−ジ
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
JPH03173166A (ja) 半導体用放熱基板
JPS61212045A (ja) 半導体装置
JPH04179298A (ja) 混成集積回路装置
JP3170004B2 (ja) セラミック回路基板