JPH09321187A - 混成集積回路の製造方法およびその構造 - Google Patents
混成集積回路の製造方法およびその構造Info
- Publication number
- JPH09321187A JPH09321187A JP8131995A JP13199596A JPH09321187A JP H09321187 A JPH09321187 A JP H09321187A JP 8131995 A JP8131995 A JP 8131995A JP 13199596 A JP13199596 A JP 13199596A JP H09321187 A JPH09321187 A JP H09321187A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- solder
- mounting portion
- power device
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 42
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims abstract description 27
- 230000008018 melting Effects 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 230000017525 heat dissipation Effects 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000155 melt Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 64
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002345 surface coating layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/85424—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、パワーデバイスから発生する熱
が、放熱板から厚膜基板へ伝導するのを防止した混成集
積回路の製造方法およびその構造を提供する。 【解決手段】 球状の半田材より融点が高く、直径が8
0μmである、複数の金属球を、上記球状の半田材中に
均等に分布させ、フラックスと混合して形成した半田ペ
ーストを用いることにより、上記金属球を放熱板搭載部
と放熱板の間のスペーサとして用い、両者を80μmの
間隔で平行に固定する。
が、放熱板から厚膜基板へ伝導するのを防止した混成集
積回路の製造方法およびその構造を提供する。 【解決手段】 球状の半田材より融点が高く、直径が8
0μmである、複数の金属球を、上記球状の半田材中に
均等に分布させ、フラックスと混合して形成した半田ペ
ーストを用いることにより、上記金属球を放熱板搭載部
と放熱板の間のスペーサとして用い、両者を80μmの
間隔で平行に固定する。
Description
【0001】
【発明の属する技術分野】本発明はパワーデバイスを有
する混成集積回路およびその製造方法に関する。
する混成集積回路およびその製造方法に関する。
【0002】
【従来の技術】パワートランジスタ等のパワーデバイス
7は、動作時の発熱が大きいため、一般にはパワーデバ
イス7の裏面にCu等からなる放熱板5を、半田材6で
取り付けて用いる。従って、パワーデバイスを混成集積
回路用素子として用いる場合は、図4に示すように、混
成集積回路用厚膜基板1上の放熱板搭載部2に、印刷法
を用いて半田ペースト4を塗布し(工程(a)
(b))、パワーデバイス1を取り付けた放熱板5を半
田ペースト4上に配置した後(工程(c))、厚膜基板
1を半田ペースト4中の半田の融点以上に昇温すること
により半田を溶かし、放熱板5を厚膜基板1上の放熱板
搭載部2に、半田層4’で取り付け(工程(d))、最
後にパワーデバイス7上の電極8と、厚膜基板1上の配
線電極3を、アルミニウム配線9で接続することによ
り、混成集積回路を作製していた(工程(e))。
7は、動作時の発熱が大きいため、一般にはパワーデバ
イス7の裏面にCu等からなる放熱板5を、半田材6で
取り付けて用いる。従って、パワーデバイスを混成集積
回路用素子として用いる場合は、図4に示すように、混
成集積回路用厚膜基板1上の放熱板搭載部2に、印刷法
を用いて半田ペースト4を塗布し(工程(a)
(b))、パワーデバイス1を取り付けた放熱板5を半
田ペースト4上に配置した後(工程(c))、厚膜基板
1を半田ペースト4中の半田の融点以上に昇温すること
により半田を溶かし、放熱板5を厚膜基板1上の放熱板
搭載部2に、半田層4’で取り付け(工程(d))、最
後にパワーデバイス7上の電極8と、厚膜基板1上の配
線電極3を、アルミニウム配線9で接続することによ
り、混成集積回路を作製していた(工程(e))。
【0003】
【発明が解決しようとする課題】従来構造では、放熱板
5と放熱板搭載部2との間隔は、半田層4’の膜厚で決
まり、一般には50μm以下であり、パワーデバイス7
の動作により発生した熱は、放熱板5を経て厚膜基板1
に伝導することとなっていた。このため、放熱板5と厚
膜基板1の熱に対する線膨張係数の違いにより、パワー
デバイスの動作時の昇温、降温の熱サイクルで半田層
4’に負荷がかかり、クラックが発生し、混成集積回路
の故障原因となっていた。また、放熱板5と放熱板搭載
部2を平行に配置することが困難なため、放熱板5と放
熱板搭載部2の接近箇所で、特に上記クラックが発生し
やすかった。かかる場合、例えば、特開平1−2780
51号公報に記載されているように、放熱板搭載部2
に、予めスペーサを形成することも可能であるが、発明
者が検討した結果、かかる方法では、製造工程が複雑化
するとともに、特に、本発明の混成集積回路で必要とさ
れるような、100μm程度の高さのスペーサを精度良
く形成することは極めて困難であることが分かった。そ
こで、本発明は、パワーデバイスから発生する熱が、放
熱板から厚膜基板へ伝導するのを防止した混成集積回路
の製造方法およびその構造を提供することを目的とす
る。
5と放熱板搭載部2との間隔は、半田層4’の膜厚で決
まり、一般には50μm以下であり、パワーデバイス7
の動作により発生した熱は、放熱板5を経て厚膜基板1
に伝導することとなっていた。このため、放熱板5と厚
膜基板1の熱に対する線膨張係数の違いにより、パワー
デバイスの動作時の昇温、降温の熱サイクルで半田層
4’に負荷がかかり、クラックが発生し、混成集積回路
の故障原因となっていた。また、放熱板5と放熱板搭載
部2を平行に配置することが困難なため、放熱板5と放
熱板搭載部2の接近箇所で、特に上記クラックが発生し
やすかった。かかる場合、例えば、特開平1−2780
51号公報に記載されているように、放熱板搭載部2
に、予めスペーサを形成することも可能であるが、発明
者が検討した結果、かかる方法では、製造工程が複雑化
するとともに、特に、本発明の混成集積回路で必要とさ
れるような、100μm程度の高さのスペーサを精度良
く形成することは極めて困難であることが分かった。そ
こで、本発明は、パワーデバイスから発生する熱が、放
熱板から厚膜基板へ伝導するのを防止した混成集積回路
の製造方法およびその構造を提供することを目的とす
る。
【0004】
【課題を解決するための手段】そこで、発明者は鋭意研
究の結果、球状の半田材より融点が高く、直径が80μ
m以上である、複数の金属球を、上記球状の半田材に分
布させ、フラックスと混合して形成した半田ペーストを
用いることにより、上記金属球を放熱板搭載部と放熱板
の間のスペーサとして用い、両者を80μm以上の間隔
で平行に固定し、上記目的を達成できることを見出し、
本発明を完成した。
究の結果、球状の半田材より融点が高く、直径が80μ
m以上である、複数の金属球を、上記球状の半田材に分
布させ、フラックスと混合して形成した半田ペーストを
用いることにより、上記金属球を放熱板搭載部と放熱板
の間のスペーサとして用い、両者を80μm以上の間隔
で平行に固定し、上記目的を達成できることを見出し、
本発明を完成した。
【0005】即ち、本発明は、球状の半田材より融点が
高く、直径が80〜200μmである複数の金属球を、
上記球状の半田材中に均等に分布させ、フラックスと混
合して形成した半田ペーストを、厚膜基板上の放熱板搭
載部に塗布する工程と、表面にパワーデバイスを固定し
たパワーデバイスの放熱板を、半田ペースト上に配置す
る工程と、厚膜基板を昇温して半田ペースト中の半田材
を溶融し、放熱板搭載部と放熱板の間に、上記金属球が
スペーサとして挾持されるように、放熱板搭載部上に放
熱板を固定する工程とを含むことを特徴とする混成集積
回路の製造方法である。
高く、直径が80〜200μmである複数の金属球を、
上記球状の半田材中に均等に分布させ、フラックスと混
合して形成した半田ペーストを、厚膜基板上の放熱板搭
載部に塗布する工程と、表面にパワーデバイスを固定し
たパワーデバイスの放熱板を、半田ペースト上に配置す
る工程と、厚膜基板を昇温して半田ペースト中の半田材
を溶融し、放熱板搭載部と放熱板の間に、上記金属球が
スペーサとして挾持されるように、放熱板搭載部上に放
熱板を固定する工程とを含むことを特徴とする混成集積
回路の製造方法である。
【0006】また、本発明は、パワーデバイスを上面に
固定したパワーデバイスの放熱板を、半田層を介して、
厚膜基板上の放熱板搭載部に積層して固定した混成集積
回路であって、該半田層が、半田材より融点が高く、直
径が80〜200μmで、放熱板搭載部と放熱板に挾持
されスペーサとして機能する、複数の金属球を、分布し
て含むことを特徴とする混成集積回路でもある。
固定したパワーデバイスの放熱板を、半田層を介して、
厚膜基板上の放熱板搭載部に積層して固定した混成集積
回路であって、該半田層が、半田材より融点が高く、直
径が80〜200μmで、放熱板搭載部と放熱板に挾持
されスペーサとして機能する、複数の金属球を、分布し
て含むことを特徴とする混成集積回路でもある。
【0007】また、本発明は、球状の半田材より融点が
高く、直径が80〜200μmである複数の金属球を、
上記球状の半田材、フラックスと混合してなることを特
徴とする半田ペーストでもある。かかる半田ペーストを
用いることにより、厚膜基板上の所望の位置に、容易
に、80μm以上の間隔で、平行に、放熱板を固定する
ことが可能となる。
高く、直径が80〜200μmである複数の金属球を、
上記球状の半田材、フラックスと混合してなることを特
徴とする半田ペーストでもある。かかる半田ペーストを
用いることにより、厚膜基板上の所望の位置に、容易
に、80μm以上の間隔で、平行に、放熱板を固定する
ことが可能となる。
【0008】また、本発明は、放熱板表面に、第1の半
田材を含む第1の半田ペーストを塗布し、該第1の半田
ペースト上にパワーデバイスを配置するとともに、放熱
板裏面にも第1の半田ペーストを塗布する工程と、放熱
板を昇温し、放熱板表面にパワーデバイスを固定すると
ともに、放熱板裏面に、放熱板搭載部と放熱板間でスペ
ーサとして機能する、膜厚が50〜200μmの第1の
半田層を形成する工程と、厚膜基板上の放熱板搭載部
に、上記第1の半田材より融点の低い第2の半田材を含
む第2の半田ペーストを塗布する工程と、放熱板裏面の
第1の半田層が、放熱板搭載部に塗布した第2の半田ペ
ーストに接するように、放熱板を配置する工程と、第2
の半田材は溶融するが、第1の半田材は溶融しない温度
に厚膜基板を昇温し、放熱板搭載部上に放熱板を固定す
る工程とを含むことを特徴とする混成集積回路の製造方
法でもある。かかる方法では、放熱板上にパワーデバイ
スを固定する工程を利用することにより、厚膜基板と放
熱板の間のスペーサの役割を果たす、上記第1の半田層
を形成することが可能となる。
田材を含む第1の半田ペーストを塗布し、該第1の半田
ペースト上にパワーデバイスを配置するとともに、放熱
板裏面にも第1の半田ペーストを塗布する工程と、放熱
板を昇温し、放熱板表面にパワーデバイスを固定すると
ともに、放熱板裏面に、放熱板搭載部と放熱板間でスペ
ーサとして機能する、膜厚が50〜200μmの第1の
半田層を形成する工程と、厚膜基板上の放熱板搭載部
に、上記第1の半田材より融点の低い第2の半田材を含
む第2の半田ペーストを塗布する工程と、放熱板裏面の
第1の半田層が、放熱板搭載部に塗布した第2の半田ペ
ーストに接するように、放熱板を配置する工程と、第2
の半田材は溶融するが、第1の半田材は溶融しない温度
に厚膜基板を昇温し、放熱板搭載部上に放熱板を固定す
る工程とを含むことを特徴とする混成集積回路の製造方
法でもある。かかる方法では、放熱板上にパワーデバイ
スを固定する工程を利用することにより、厚膜基板と放
熱板の間のスペーサの役割を果たす、上記第1の半田層
を形成することが可能となる。
【0009】また、本発明は、パワーデバイスを上面に
固定したパワーデバイスの放熱板を、半田層を介して、
厚膜基板上の放熱板搭載部に、積層して固定した混成集
積回路であって、該半田層が、放熱板搭載部上に形成さ
れた低融点半田層と、該低融点半田層上に積層形成され
た膜厚50〜200μmの高融点半田層よりなることを
特徴とする混成集積回路でもある。
固定したパワーデバイスの放熱板を、半田層を介して、
厚膜基板上の放熱板搭載部に、積層して固定した混成集
積回路であって、該半田層が、放熱板搭載部上に形成さ
れた低融点半田層と、該低融点半田層上に積層形成され
た膜厚50〜200μmの高融点半田層よりなることを
特徴とする混成集積回路でもある。
【0010】更に、本発明は、厚膜基板上に抵抗層、導
体層、ガラス層を形成する印刷工程の内の1または2以
上の選択された工程を利用し、上記各層の形成が不要な
放熱板搭載部上の所定の位置に、上記1または2以上の
選択された層よりなるダミー層を、同時に積層形成する
ことにより、高さが80〜150μmの複数のスペーサ
を形成する工程と、放熱板搭載部に半田ペーストを塗布
し、表面にパワーデバイスを固定したパワーデバイスの
放熱板を、半田ペースト上に配置する工程と、厚膜基板
を昇温して半田ペースト中の半田材を溶融し、上記スペ
ーサ上端部に放熱板裏面が接するように放熱板を固定す
る工程とを含むことを特徴とする混成集積回路の製造方
法でもある。かかる方法では、厚膜基板上に抵抗層、導
体層、ガラス層を形成する印刷工程を利用してスペーサ
の形成を行うため、別途スペーサ形成工程を設けること
なく、スペーサの形成が可能となる。
体層、ガラス層を形成する印刷工程の内の1または2以
上の選択された工程を利用し、上記各層の形成が不要な
放熱板搭載部上の所定の位置に、上記1または2以上の
選択された層よりなるダミー層を、同時に積層形成する
ことにより、高さが80〜150μmの複数のスペーサ
を形成する工程と、放熱板搭載部に半田ペーストを塗布
し、表面にパワーデバイスを固定したパワーデバイスの
放熱板を、半田ペースト上に配置する工程と、厚膜基板
を昇温して半田ペースト中の半田材を溶融し、上記スペ
ーサ上端部に放熱板裏面が接するように放熱板を固定す
る工程とを含むことを特徴とする混成集積回路の製造方
法でもある。かかる方法では、厚膜基板上に抵抗層、導
体層、ガラス層を形成する印刷工程を利用してスペーサ
の形成を行うため、別途スペーサ形成工程を設けること
なく、スペーサの形成が可能となる。
【0011】また、本発明は、パワーデバイスを上面に
固定したパワーデバイスの放熱板を、半田層を介して、
厚膜基板上の放熱板搭載部に、積層して固定した混成集
積回路であって、厚膜基板上の放熱板搭載部と、パワー
デバイスの放熱板との間に、抵抗層、導体層、ガラス層
の内の1または2以上の選択された層より積層形成さ
れ、高さが80〜150μmのスペーサが挟持されるよ
うに、放熱板搭載部上に、放熱板が、半田層により固定
されていることを特徴とする混成集積回路でもある。
固定したパワーデバイスの放熱板を、半田層を介して、
厚膜基板上の放熱板搭載部に、積層して固定した混成集
積回路であって、厚膜基板上の放熱板搭載部と、パワー
デバイスの放熱板との間に、抵抗層、導体層、ガラス層
の内の1または2以上の選択された層より積層形成さ
れ、高さが80〜150μmのスペーサが挟持されるよ
うに、放熱板搭載部上に、放熱板が、半田層により固定
されていることを特徴とする混成集積回路でもある。
【0012】
実施の形態1.図1に本発明の第1の実施の形態を示
す。図1の混成集積回路の作製工程では、工程(a)
(b)に示すように、厚膜基板1の表面上に設けられた
放熱板搭載部2上に、直径が80μmで、球状の半田材
より融点の高い、複数の金属球10(上記球状の半田材
より融点の高い半田球でも可)を均等に分布させ、フラ
ックスと混合させて形成した半田ペースト4を、例え
ば、メタルマスクを用いた印刷法を用いて塗布し、続い
て、工程(c)に示すように、表面上にパワーデバイス
7を半田材6で固定した放熱板5を配置する。ここで、
上記金属球を混合する前の半田ペースト4には、例え
ば、半田材90%とフラックス10%の混合物が用いら
れる。続いて、工程(d)に示すように、上記放熱板5
を配置した厚膜基板1を、例えば200℃程度に昇温
(リフロー)し、半田ペースト4中の半田材を溶融し、
放熱板5を厚膜基板1上の放熱板搭載部2に固定する。
かかるリフロー工程では、半田ペースト中の半田材のみ
が溶融し、金属球10は変形しないため、該金属球10
は、放熱板搭載部2と放熱板5の間に挾持され、放熱板
搭載部2と放熱板5の間のスペーサの役目を果たし、ま
た、上記半田ペースト4には複数の金属球10が均等に
分布して含有されているため、放熱板搭載部2と放熱板
5とを平行に保つ役目も果たすため、最終的に作製され
た混成集積回路では、厚膜基板1上の放熱板搭載部2と
放熱板5は、平行で、かつ間隔が金属球10の直径であ
る80μmになるように固定される。最後に、工程
(e)に示すように、パワーデバイス7の電極8と、厚
膜基板1上の配線電極3をアルミニウム配線9で接続す
ることにより、混成集積回路が完成する。
す。図1の混成集積回路の作製工程では、工程(a)
(b)に示すように、厚膜基板1の表面上に設けられた
放熱板搭載部2上に、直径が80μmで、球状の半田材
より融点の高い、複数の金属球10(上記球状の半田材
より融点の高い半田球でも可)を均等に分布させ、フラ
ックスと混合させて形成した半田ペースト4を、例え
ば、メタルマスクを用いた印刷法を用いて塗布し、続い
て、工程(c)に示すように、表面上にパワーデバイス
7を半田材6で固定した放熱板5を配置する。ここで、
上記金属球を混合する前の半田ペースト4には、例え
ば、半田材90%とフラックス10%の混合物が用いら
れる。続いて、工程(d)に示すように、上記放熱板5
を配置した厚膜基板1を、例えば200℃程度に昇温
(リフロー)し、半田ペースト4中の半田材を溶融し、
放熱板5を厚膜基板1上の放熱板搭載部2に固定する。
かかるリフロー工程では、半田ペースト中の半田材のみ
が溶融し、金属球10は変形しないため、該金属球10
は、放熱板搭載部2と放熱板5の間に挾持され、放熱板
搭載部2と放熱板5の間のスペーサの役目を果たし、ま
た、上記半田ペースト4には複数の金属球10が均等に
分布して含有されているため、放熱板搭載部2と放熱板
5とを平行に保つ役目も果たすため、最終的に作製され
た混成集積回路では、厚膜基板1上の放熱板搭載部2と
放熱板5は、平行で、かつ間隔が金属球10の直径であ
る80μmになるように固定される。最後に、工程
(e)に示すように、パワーデバイス7の電極8と、厚
膜基板1上の配線電極3をアルミニウム配線9で接続す
ることにより、混成集積回路が完成する。
【0013】このように、直径が80μmで、球状の半
田材より融点の高い複数の金属球10を、均等に分布し
て含有する半田ペースト4を用いて、厚膜基板1上の放
熱板搭載部2と放熱板5を、80μmの間隔で、高精度
で、平行に配置することにより、放熱板5から厚膜基板
1への熱伝導を抑制することが可能となり、熱サイクル
による負荷を低減することにより、半田層4’の破損に
よる混成集積回路の故障を防止することができる。特
に、本発明の方法では、半田ペースト4を塗布してリフ
ローするだけで、上記構造が容易に得られるため、設計
変更等により、放熱板5の配置箇所が変更になった場合
でも、容易に対応することができる。更に、直径の異な
った金属球10を使用することにより、パワーデバイス
7の発熱量に応じて、厚膜基板1と放熱板5の間隔を調
整することも可能となる。
田材より融点の高い複数の金属球10を、均等に分布し
て含有する半田ペースト4を用いて、厚膜基板1上の放
熱板搭載部2と放熱板5を、80μmの間隔で、高精度
で、平行に配置することにより、放熱板5から厚膜基板
1への熱伝導を抑制することが可能となり、熱サイクル
による負荷を低減することにより、半田層4’の破損に
よる混成集積回路の故障を防止することができる。特
に、本発明の方法では、半田ペースト4を塗布してリフ
ローするだけで、上記構造が容易に得られるため、設計
変更等により、放熱板5の配置箇所が変更になった場合
でも、容易に対応することができる。更に、直径の異な
った金属球10を使用することにより、パワーデバイス
7の発熱量に応じて、厚膜基板1と放熱板5の間隔を調
整することも可能となる。
【0014】実施の形態2.図2に、本発明の第2の実
施の形態を示す。図2の混成集積回路の作製工程では、
まず、放熱板5上に高融点半田材を含む半田ペーストを
塗布し、その上にパワーデバイス7を配置すると同時
に、放熱板5の裏面にも上記半田ペーストを塗布し、続
いて、リフロー工程を行ない、放熱板5を300℃程度
に加熱し、上記高融点半田材を溶融することにより、半
田層6により、パワーデバイス7を放熱板5上に固定す
るとともに、放熱板5の裏面に半田層6’を形成する。
ここで該半田層6’は、50μmの膜厚となるように形
成する(図示せず)。次に、工程(a)(b)に示すよ
うに、厚膜基板1の放熱板搭載部2上に、低融点半田材
を含む半田ペースト4を塗布し、続いて、工程(c)に
示すように、その上に、上記放熱板5の裏面に形成した
半田層6’が接するように、放熱板5を配置する。次
に、工程(d)に示すように、リフロー工程で、高融点
半田材からなる半田層6、6’が溶融せず、低融点半田
材を含む半田ペースト4のみが溶融する温度である20
0℃程度に加熱し、放熱板5を厚膜基板1上の放熱板搭
載部2に固定する。かかるリフロー工程では、半田層
6’の膜厚50μmが維持されるため、最終的に形成さ
れた半田層6’および4’の膜厚、即ち、放熱板5と放
熱板搭載部2の間隔は、約80μm程度となる。最後
に、工程(e)に示すように、実施の形態1と同様に、
パワーデバイス7の電極8と、厚膜基板1の配線電極3
をアルミニウム配線9で接続することにより、混成集積
回路が完成する。
施の形態を示す。図2の混成集積回路の作製工程では、
まず、放熱板5上に高融点半田材を含む半田ペーストを
塗布し、その上にパワーデバイス7を配置すると同時
に、放熱板5の裏面にも上記半田ペーストを塗布し、続
いて、リフロー工程を行ない、放熱板5を300℃程度
に加熱し、上記高融点半田材を溶融することにより、半
田層6により、パワーデバイス7を放熱板5上に固定す
るとともに、放熱板5の裏面に半田層6’を形成する。
ここで該半田層6’は、50μmの膜厚となるように形
成する(図示せず)。次に、工程(a)(b)に示すよ
うに、厚膜基板1の放熱板搭載部2上に、低融点半田材
を含む半田ペースト4を塗布し、続いて、工程(c)に
示すように、その上に、上記放熱板5の裏面に形成した
半田層6’が接するように、放熱板5を配置する。次
に、工程(d)に示すように、リフロー工程で、高融点
半田材からなる半田層6、6’が溶融せず、低融点半田
材を含む半田ペースト4のみが溶融する温度である20
0℃程度に加熱し、放熱板5を厚膜基板1上の放熱板搭
載部2に固定する。かかるリフロー工程では、半田層
6’の膜厚50μmが維持されるため、最終的に形成さ
れた半田層6’および4’の膜厚、即ち、放熱板5と放
熱板搭載部2の間隔は、約80μm程度となる。最後
に、工程(e)に示すように、実施の形態1と同様に、
パワーデバイス7の電極8と、厚膜基板1の配線電極3
をアルミニウム配線9で接続することにより、混成集積
回路が完成する。
【0015】上記構造を用いることにより、製造工程を
増やすことなく、厚膜基板1上の放熱板搭載部2と放熱
板5との間隔を、約80μmでほぼ平行に固定すること
ができ、これにより、放熱板5から厚膜基板1への熱伝
導を抑制することが可能となり、熱サイクルによる負荷
を低減することにより、半田層4’、6’の破損による
混成集積回路の故障を防止することができる。
増やすことなく、厚膜基板1上の放熱板搭載部2と放熱
板5との間隔を、約80μmでほぼ平行に固定すること
ができ、これにより、放熱板5から厚膜基板1への熱伝
導を抑制することが可能となり、熱サイクルによる負荷
を低減することにより、半田層4’、6’の破損による
混成集積回路の故障を防止することができる。
【0016】実施の形態3.図3に本発明の第3の実施
の形態を示す。本実施の形態は、厚膜基板1上の放熱板
搭載部2に、抵抗層、導体層、ガラス層からなるスペー
サを設け、放熱板搭載部2と放熱板5の間隔を、80μ
mに維持するものである。即ち、混成集積回路の作製工
程では、厚膜基板1上に、抵抗部分を形成する一定の抵
抗率を有するRuO2等の抵抗層、回路配線を形成する
AgPd等の導体層、表面被覆層を形成するSiO2等
のガラス層の形成が必要であり、これらの各層の形成
は、一般には、メタルマスクを用いた印刷法で、上記金
属等を厚膜基板1の表面に選択的に付着して行う。ここ
で、上記抵抗層等は、膜厚が10〜20μm程度であ
り、特に、抵抗層は、異なった抵抗体を形成するために
3種類以上形成される。従って、工程(a)〜(c)に
示すように、例えば、抵抗層11、導体層12、ガラス
層13を、本来、抵抗層等の形成の不要な厚膜基板1上
の放熱板搭載部2上の、少なくとも3箇所に、上記抵抗
層等の形成工程を利用して、同時に積層形成することに
より、放熱板搭載部2と放熱板5の間の、スペーサ14
を形成することが可能となる。次に、工程(d)に示す
ように、3箇所以上、スペーサ14を形成した後、放熱
板搭載部2上に、半田ペースト4を塗布し、工程(e)
(f)に示すように、その上に放熱板5を配置して、リ
フロー工程を行うことにより、スペーサ14の間隔を隔
てて、放熱板搭載部2上に、放熱板5を平行に固定する
ことが可能となる。尚、スペーサ14の高さは、積層す
る抵抗層11等の数により調整することができる。最後
に、工程(g)に示すように、実施の形態1と同様に、
パワーデバイス7の電極8と、厚膜基板1の配線電極3
をアルミニウム配線9で接続することにより、混成集積
回路が完成する。尚、本実施の形態では、スペーサ14
を、3箇所以上形成するとしたが、連続的に線状に形成
しても構わない。
の形態を示す。本実施の形態は、厚膜基板1上の放熱板
搭載部2に、抵抗層、導体層、ガラス層からなるスペー
サを設け、放熱板搭載部2と放熱板5の間隔を、80μ
mに維持するものである。即ち、混成集積回路の作製工
程では、厚膜基板1上に、抵抗部分を形成する一定の抵
抗率を有するRuO2等の抵抗層、回路配線を形成する
AgPd等の導体層、表面被覆層を形成するSiO2等
のガラス層の形成が必要であり、これらの各層の形成
は、一般には、メタルマスクを用いた印刷法で、上記金
属等を厚膜基板1の表面に選択的に付着して行う。ここ
で、上記抵抗層等は、膜厚が10〜20μm程度であ
り、特に、抵抗層は、異なった抵抗体を形成するために
3種類以上形成される。従って、工程(a)〜(c)に
示すように、例えば、抵抗層11、導体層12、ガラス
層13を、本来、抵抗層等の形成の不要な厚膜基板1上
の放熱板搭載部2上の、少なくとも3箇所に、上記抵抗
層等の形成工程を利用して、同時に積層形成することに
より、放熱板搭載部2と放熱板5の間の、スペーサ14
を形成することが可能となる。次に、工程(d)に示す
ように、3箇所以上、スペーサ14を形成した後、放熱
板搭載部2上に、半田ペースト4を塗布し、工程(e)
(f)に示すように、その上に放熱板5を配置して、リ
フロー工程を行うことにより、スペーサ14の間隔を隔
てて、放熱板搭載部2上に、放熱板5を平行に固定する
ことが可能となる。尚、スペーサ14の高さは、積層す
る抵抗層11等の数により調整することができる。最後
に、工程(g)に示すように、実施の形態1と同様に、
パワーデバイス7の電極8と、厚膜基板1の配線電極3
をアルミニウム配線9で接続することにより、混成集積
回路が完成する。尚、本実施の形態では、スペーサ14
を、3箇所以上形成するとしたが、連続的に線状に形成
しても構わない。
【0017】上記構造を用いることにより、厚膜基板1
上の放熱板搭載部2と放熱板5との間隔を、80μmで
ほぼ平行に固定することができ、これにより、放熱板5
から厚膜基板1への熱伝導を抑制することが可能とな
り、熱サイクルによる負荷を低減することにより、半田
層4’の破損による混成集積回路の故障を防止すること
ができる。特に、本実施の形態では、抵抗層、導体層、
ガラス層を形成する印刷工程を利用することにより、厚
膜基板1上の放熱板搭載部2にスペーサ14を形成する
ため、別途スペーサ形成工程を設けることは不要であ
る。また、積層する抵抗層11等の数を選択することに
より、スペーサ14の高さの調整も可能となる。
上の放熱板搭載部2と放熱板5との間隔を、80μmで
ほぼ平行に固定することができ、これにより、放熱板5
から厚膜基板1への熱伝導を抑制することが可能とな
り、熱サイクルによる負荷を低減することにより、半田
層4’の破損による混成集積回路の故障を防止すること
ができる。特に、本実施の形態では、抵抗層、導体層、
ガラス層を形成する印刷工程を利用することにより、厚
膜基板1上の放熱板搭載部2にスペーサ14を形成する
ため、別途スペーサ形成工程を設けることは不要であ
る。また、積層する抵抗層11等の数を選択することに
より、スペーサ14の高さの調整も可能となる。
【0018】
【発明の効果】以上の説明で明らかなように、本発明に
かかる混成集積回路では、厚膜基板上の放熱板搭載部と
放熱板との間隔を、高精度で、80〜200μmに、ほ
ぼ平行に固定することができ、これにより、放熱板から
厚膜基板への熱伝導を抑制することが可能となり、熱サ
イクルによる負荷を低減することにより、放熱板と放熱
板搭載部の間の半田層の破損による混成集積回路の故障
を防止することができる。特に、球状の半田材より融点
の高い複数の金属球を、均等に分布して含む半田ペース
トを用いることにより、厚膜基板上の所望の場所に、所
望の間隔で、放熱板を容易に固定することが可能とな
る。
かかる混成集積回路では、厚膜基板上の放熱板搭載部と
放熱板との間隔を、高精度で、80〜200μmに、ほ
ぼ平行に固定することができ、これにより、放熱板から
厚膜基板への熱伝導を抑制することが可能となり、熱サ
イクルによる負荷を低減することにより、放熱板と放熱
板搭載部の間の半田層の破損による混成集積回路の故障
を防止することができる。特に、球状の半田材より融点
の高い複数の金属球を、均等に分布して含む半田ペース
トを用いることにより、厚膜基板上の所望の場所に、所
望の間隔で、放熱板を容易に固定することが可能とな
る。
【図1】 本発明の第1の実施の形態にかかる混成集積
回路の製造工程図である。
回路の製造工程図である。
【図2】 本発明の第2の実施の形態にかかる混成集積
回路の製造工程図である。
回路の製造工程図である。
【図3】 本発明の第3の実施の形態にかかる混成集積
回路の製造工程図である。
回路の製造工程図である。
【図4】 従来の混成集積回路の製造工程図である。
1 厚膜基板、2 放熱板搭載部、3 配線電極、4
半田ペースト、4’半田層、5 放熱板、6、6’ 半
田層、7 パワーデバイス、8 パワーデバイス電極
部、9 アルミニウム配線、10 金属球、11 抵抗
層、12 導体層、13 ガラス層、14 スペーサ。
半田ペースト、4’半田層、5 放熱板、6、6’ 半
田層、7 パワーデバイス、8 パワーデバイス電極
部、9 アルミニウム配線、10 金属球、11 抵抗
層、12 導体層、13 ガラス層、14 スペーサ。
Claims (7)
- 【請求項1】 球状の半田材より融点が高く、直径が8
0〜200μmである複数の金属球を、上記球状の半田
材中に均等に分布させ、フラックスと混合して形成した
半田ペーストを、厚膜基板上の放熱板搭載部に塗布する
工程と、 表面にパワーデバイスを固定したパワーデバイスの放熱
板を、半田ペースト上に配置する工程と、 厚膜基板を昇温して半田ペースト中の半田材を溶融し、
放熱板搭載部と放熱板の間に、上記金属球がスペーサと
して挾持されるように、放熱板搭載部上に放熱板を固定
する工程とを含むことを特徴とする混成集積回路の製造
方法。 - 【請求項2】 パワーデバイスを上面に固定したパワー
デバイスの放熱板を、半田層を介して、厚膜基板上の放
熱板搭載部に積層して固定した混成集積回路であって、 該半田層が、半田材より融点が高く、直径が80〜20
0μmで、放熱板搭載部と放熱板に挾持されスペーサと
して機能する、複数の金属球を、分布して含むことを特
徴とする混成集積回路。 - 【請求項3】 球状の半田材より融点が高く、直径が8
0〜200μmである複数の金属球を、上記球状の半田
材、フラックスと混合してなることを特徴とする半田ペ
ースト。 - 【請求項4】 放熱板表面に、第1の半田材を含む第1
の半田ペーストを塗布し、該第1の半田ペースト上にパ
ワーデバイスを配置するとともに、放熱板裏面にも第1
の半田ペーストを塗布する工程と、 放熱板を昇温し、放熱板表面にパワーデバイスを固定す
るとともに、放熱板裏面に、放熱板搭載部と放熱板間で
スペーサとして機能する、膜厚が50〜200μmの第
1の半田層を形成する工程と、 厚膜基板上の放熱板搭載部に、上記第1の半田材より融
点の低い第2の半田材を含む第2の半田ペーストを塗布
する工程と、 放熱板裏面の第1の半田層が、放熱板搭載部に塗布した
第2の半田ペーストに接するように、放熱板を配置する
工程と、 第2の半田材は溶融するが、第1の半田材は溶融しない
温度に厚膜基板を昇温し、放熱板搭載部上に放熱板を固
定する工程とを含むことを特徴とする混成集積回路の製
造方法。 - 【請求項5】 パワーデバイスを上面に固定したパワー
デバイスの放熱板を、半田層を介して、厚膜基板上の放
熱板搭載部に、積層して固定した混成集積回路であっ
て、 該半田層が、放熱板搭載部上に形成された低融点半田層
と、該低融点半田層上に積層形成された膜厚50〜20
0μmの高融点半田層よりなることを特徴とする混成集
積回路。 - 【請求項6】 厚膜基板上に抵抗層、導体層、ガラス層
を形成する印刷工程の内の1または2以上の選択された
工程を利用し、上記各層の形成が不要な放熱板搭載部上
の所定の位置に、上記1または2以上の選択された層よ
りなるダミー層を、同時に積層形成することにより、高
さが80〜150μmの複数のスペーサを形成する工程
と、 放熱板搭載部に半田ペーストを塗布し、表面にパワーデ
バイスを固定したパワーデバイスの放熱板を、半田ペー
スト上に配置する工程と、 厚膜基板を昇温して半田ペースト中の半田材を溶融し、
上記スペーサ上端部に放熱板裏面が接するように放熱板
を固定する工程とを含むことを特徴とする混成集積回路
の製造方法。 - 【請求項7】 パワーデバイスを上面に固定したパワー
デバイスの放熱板を、半田層を介して、厚膜基板上の放
熱板搭載部に、積層して固定した混成集積回路であっ
て、 厚膜基板上の放熱板搭載部と、パワーデバイスの放熱板
との間に、抵抗層、導体層、ガラス層の内の1または2
以上の選択された層より積層形成され、高さが80〜1
50μmのスペーサが挟持されるように、放熱板搭載部
上に、放熱板が、半田層により固定されていることを特
徴とする混成集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8131995A JPH09321187A (ja) | 1996-05-27 | 1996-05-27 | 混成集積回路の製造方法およびその構造 |
US08/756,649 US5773898A (en) | 1996-05-27 | 1996-11-26 | Hybrid integrated circuit with a spacer between the radiator plate and loading portion of the IC |
KR1019970000692A KR970077397A (ko) | 1996-05-27 | 1997-01-13 | 혼성집적회로 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8131995A JPH09321187A (ja) | 1996-05-27 | 1996-05-27 | 混成集積回路の製造方法およびその構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09321187A true JPH09321187A (ja) | 1997-12-12 |
Family
ID=15071099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8131995A Pending JPH09321187A (ja) | 1996-05-27 | 1996-05-27 | 混成集積回路の製造方法およびその構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5773898A (ja) |
JP (1) | JPH09321187A (ja) |
KR (1) | KR970077397A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081442A (ja) * | 1998-10-05 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | 半導体素子のパッケージおよびその製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0999728A1 (en) | 1998-11-04 | 2000-05-10 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | An electrical component and an electrical circuit module having connected ground planes |
US20040134976A1 (en) * | 2003-01-14 | 2004-07-15 | Frank Keyser | Method and system for solder connecting electrical devices |
US7179558B2 (en) * | 2004-07-15 | 2007-02-20 | Delphi Technologies, Inc. | Braze alloy containing particulate material |
US7405093B2 (en) | 2004-08-18 | 2008-07-29 | Cree, Inc. | Methods of assembly for a semiconductor light emitting device package |
EP1936683A1 (en) * | 2006-12-22 | 2008-06-25 | ABB Technology AG | Base plate for a heat sink and electronic device with a base plate |
JP5140411B2 (ja) * | 2007-12-27 | 2013-02-06 | ローム株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2102833B (en) * | 1981-07-31 | 1984-08-01 | Philips Electronic Associated | Lead-indium-silver alloy for use in semiconductor devices |
-
1996
- 1996-05-27 JP JP8131995A patent/JPH09321187A/ja active Pending
- 1996-11-26 US US08/756,649 patent/US5773898A/en not_active Expired - Fee Related
-
1997
- 1997-01-13 KR KR1019970000692A patent/KR970077397A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081442A (ja) * | 1998-10-05 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | 半導体素子のパッケージおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR970077397A (ko) | 1997-12-12 |
US5773898A (en) | 1998-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2716336B2 (ja) | 集積回路装置 | |
US3303393A (en) | Terminals for microminiaturized devices and methods of connecting same to circuit panels | |
US3499098A (en) | Interconnected matrix conductors and method of making the same | |
JPH10303473A (ja) | 多段電子冷却装置及びその製造方法 | |
US3675089A (en) | Heat dispenser from a semiconductor wafer by a multiplicity of unaligned minuscule heat conductive raised dots | |
US3495133A (en) | Circuit structure including semiconductive chip devices joined to a substrate by solder contacts | |
GB2062963A (en) | Semiconductor chip mountings | |
JPH0273648A (ja) | 電子回路及びその製造方法 | |
TW201037736A (en) | Current detection metal plate resistor and method of producing same | |
JP4813794B2 (ja) | 半導体素子装置及び半導体素子装置を製造する方法 | |
US3706915A (en) | Semiconductor device with low impedance bond | |
JPH09321187A (ja) | 混成集積回路の製造方法およびその構造 | |
GB2194477A (en) | Solder joint | |
JPS60260192A (ja) | 混成集積回路の製造方法 | |
JPS63261723A (ja) | 半導体素子の製造方法 | |
US7453145B2 (en) | Electronics unit | |
JPH04192447A (ja) | 半導体装置 | |
JP2674336B2 (ja) | パワー用混成集積回路の製造方法 | |
JPS6315430A (ja) | 半導体装置の製造方法 | |
JPH09330941A (ja) | 高熱伝導ペースト半田および半導体デバイス | |
TW200901238A (en) | Chip resistor and method for fabricating the same | |
JPH05109919A (ja) | 混成集積回路 | |
JP2936834B2 (ja) | 半導体装置の製造方法 | |
JP2704345B2 (ja) | 半導体装置 | |
JP2002015838A (ja) | 抵抗発熱体及びその製造方法 |