TWI512908B - 半導體組合結構及半導體製程 - Google Patents

半導體組合結構及半導體製程 Download PDF

Info

Publication number
TWI512908B
TWI512908B TW102124282A TW102124282A TWI512908B TW I512908 B TWI512908 B TW I512908B TW 102124282 A TW102124282 A TW 102124282A TW 102124282 A TW102124282 A TW 102124282A TW I512908 B TWI512908 B TW I512908B
Authority
TW
Taiwan
Prior art keywords
metal layer
wafer
conductor
bump
substrate
Prior art date
Application number
TW102124282A
Other languages
English (en)
Other versions
TW201503293A (zh
Inventor
Yu Hsiang Hsiao
Ping Feng Yang
Yin Fa Chen
Yung Yi Yeh
Tun Ching Pi
Chang Lin Yeh
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW102124282A priority Critical patent/TWI512908B/zh
Priority to CN201310399828.4A priority patent/CN103441081B/zh
Publication of TW201503293A publication Critical patent/TW201503293A/zh
Application granted granted Critical
Publication of TWI512908B publication Critical patent/TWI512908B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Description

半導體組合結構及半導體製程
本發明係關於一種半導體組合結構及半導體製程。詳言之，本發明係關於一種包含垂直式接合晶片之半導體組合結構及半導體製程。
習知包含垂直式接合晶片之半導體組合結構之製造方法係將一垂直式晶片接合至一基板，其中該垂直式晶片之第一表面係垂直該基板之一第一表面，且該垂直式晶片之第一表面具有晶片接墊，該基板之一第一表面具有基板接墊。該晶片接墊垂直該基板接墊，且二者十分靠近。接著，利用一焊料同時接觸該晶片接墊及該基板接墊，以電性連接該晶片接墊及該基板接墊。此方式之缺點為可靠度低，因為該晶片接墊之位置必須非常靠近該垂直式晶片之下緣，才能使該焊料同時接觸到該晶片接墊及該基板接墊。此外，該晶片接墊係為垂直方向，當該焊料在高溫時係為可流動狀態，其不容易附著至該晶片接墊上。為了改善上述問題，一種解決方案被提出。
本揭露之一方面係關於一種半導體組合結構。在一實施例中，該半導體組合結構包括一基板、至少一導體、一擋牆部及一第一晶片。該基板具有一上表面及至少一電性連接處，該電性連接處係位於 該上表面上。該導體位於該電性連接處上。該擋牆部鄰近於該基板，且用以頂抵該導體。該第一晶片具有一第一表面及至少一凸塊，該凸塊係位於該第一晶片之該第一表面，該第一晶片之該第一表面係大致垂直該基板之該上表面，該凸塊接觸該導體，且該凸塊之材質與該導體之材質不同。
因此，該凸塊與該導體間之接合可靠度可提高，且確保該凸塊與該電性連接處間之電性連接，同時確保該第一晶片與該基板間之電性連接。
本揭露之另一方面係關於一種半導體組合結構。在一實施例中，該半導體組合結構包括一基板、至少一導體、一擋牆部及一第一晶片。該基板具有一上表面及至少一電性連接處。該導體位於該電性連接處上。該擋牆部鄰近於該基板，且用以頂抵該導體。該第一晶片具有一第一表面、至少一凸塊、一保護層、一接墊及一球下金屬層。該保護層之一表面係為該第一表面，該保護層具有一開口以顯露部份該接墊，該球下金屬層位於該保護層上及其開口中以接觸該接墊，該接墊之材質係為金，該凸塊係位於該球下金屬層上，該第一晶片之該第一表面係大致垂直該基板之該上表面，該凸塊接觸該導體。
本揭露之另一方面係關於一種半導體製程。在一實施例中，該半導體製程包括以下步驟：(a)提供一基板，該基板具有一上表面及至少一電性連接處；(b)形成至少一導體於該電性連接處上；(c)形成一擋牆部鄰近於該基板以頂抵該導體；(d)提供一第一晶片，該第一晶片具有一第一表面及至少一凸塊，該凸塊係位於該第一晶片之該第一表面，且該凸塊之材質與該導體之材質不同；(e)接合該第一晶片至該基板，其中，該第一晶片之該第一表面係大致垂直該基板之該上表面，該凸塊接觸該導體；及(f)進行加熱，使得該凸塊熔化坍塌而附著至該導體上。
L‧‧‧第一電性連接處之長度
W‧‧‧第一電性連接處之寬度
D‧‧‧導體之最大寬度
H‧‧‧導體之最大高度
T‧‧‧擋牆部之厚度
d‧‧‧凸塊之底部與第三表面間之距離
1‧‧‧本發明半導體組合結構之一實施例
10‧‧‧基板
12‧‧‧導體
14‧‧‧擋牆部
16‧‧‧第一晶片
17‧‧‧凸塊
18‧‧‧底膠
20‧‧‧第二晶片
21‧‧‧黏膠層
22‧‧‧第一導線
24‧‧‧第三晶片
25‧‧‧黏膠層
26‧‧‧第二導線
28‧‧‧封膠材料
101‧‧‧基板之上表面
102‧‧‧基板之下表面
103‧‧‧第一電性連接處
104‧‧‧第二電性連接處
121‧‧‧接觸面
122‧‧‧接觸面
123‧‧‧導體本身之最高點
161‧‧‧第一晶片之第一表面
162‧‧‧第一晶片之第二表面
163‧‧‧第一晶片之第三表面
164‧‧‧保護層
165‧‧‧接墊
166‧‧‧球下金屬層
1211‧‧‧接觸面之最高點
1641‧‧‧開口
1661‧‧‧第一金屬層
1662‧‧‧第二金屬層
1663‧‧‧第三金屬層
圖1顯示本發明半導體組合結構之一實施例之剖視示意圖。。
圖2顯示圖1之半導體組合結構中該導體及該第一電性連接處之俯視示意圖。
圖3顯示圖1中區域A之放大示意圖。
圖4顯示圖1中該第一晶片與該凸塊之局部放大示意圖。
圖5至圖14顯示本發明半導體製程之一實施例之示意圖。
參考圖1，顯示本發明半導體組合結構之一實施例之剖視示意圖。該半導體組合結構1包括一基板10、至少一導體12、一擋牆部14、一第一晶片16、一底膠(Underfi1l)18、一第二晶片20、至少一第三晶片24、複數條第一導線22、複數條第二導線26及一封膠材料28。
該基板10具有一上表面101、一下表面102、一第一電性連接處103及一第二電性連接處104，其中，該上表面101係相對該下表面102，且該第一電性連接處103及該第二電性連接處104係位於該上表面101上。在本實施例中，該第一電性連接處103及該第二電性連接處104係為導電指(Finger)。
該導體12係位於該第一電性連接處103上。該導體12係為可導電之材質，例如：金或銅。
該擋牆部14鄰近於該基板10，且用以頂抵該導體12。在本實施例中，該擋牆部14係位於該電性連接處103上，且更覆蓋該基板10之該上表面101。該擋牆部14之材質係為不導電膠材，例如：聚醯亞胺(Polyimide,PI)、環氧樹脂(Epoxy)或苯基環丁烯(Benzocyclobutene,BCB)。
該第一晶片16具有一第一表面161、一第二表面162、一第三表 面163及至少一凸塊17。該第一表面161係相對該第二表面162，且該第三表面163係鄰接該第一表面161及該第二表面162。該第一晶片16之該第一表面161係大致垂直該基板10之該上表面101，且該第一晶片16之該第三表面163係大致平行該基板10之該上表面101。亦即，該第一晶片16係為一垂直式接合晶片。
該凸塊17係位於該第一晶片16之該第一表面161，且其數目與位置係對應該導體12，使得該凸塊17接觸該導體12。在本實施例中，該導體12之數目係為6個，其分別位於6個第一電性連接處103上，因此，該第一晶片16具有6個凸塊17，其中每一凸塊17係接觸每一導體12。該凸塊17之材質與該導體12之材質不同。在本實施例中，該凸塊17之材質係為錫。要注意的是，圖1中之該凸塊17並非一球體，因其已經歷過加熱步驟，而熔化坍塌且附著至該導體12上。
該底膠18包覆該凸塊17。在本實施例中，該第一晶片16之該第三表面163與該基板10之該上表面101有一縫隙，使得該底膠18可以從該第一晶片16之該第二表面162穿過該縫隙到該第一晶片16之該第一表面161而包覆該凸塊17。且該底膠18與該擋牆部14之材質係相異，更進一步說明，該擋牆部14之黏滯係數係大於該底膠18之黏滯係數。該第二晶片20附著至該基板10且電性連接至該基板10，在本實施例中，該第二晶片20利用一黏膠層21黏附至該基板10之該上表面101上，且利用該等第一導線22電性連接至該基板10上之第二電性連接處104。
該第三晶片24附著至該第二晶片20且電性連接至該第二晶片20。在本實施例中，該第三晶片24利用一黏膠層25黏附至該第二晶片20上，且利用該等第二導線26電性連接至該第二晶片20。較佳地，該第二晶片20係為特殊應用積體電路(Application Specific Integrated Circuit,ASIC)晶片，而該第三晶片24係為感測器(Sensor)。
該封膠材料28係位於該基板10之該上表面101，且包覆該第一晶片16、該底膠18、該第二晶片20、該第三晶片24、該等第一導線22及該等第二導線26。進一步說明，該封膠材料28係與該擋牆部14及該底膠18直接接觸。
參考圖2，顯示圖1之半導體組合結構中該導體及該第一電性連接處之俯視示意圖。在本實施例中，該第一電性連接處103之長度L係為60μm，寬度W係為30μm。該導體12之最大寬度D係為20μm。
參考圖3，顯示圖1中區域A之放大示意圖。在本實施例中，該導體12係為球狀或柱狀，其具有一最大高度H，該最大高度H係為15至30μm。該擋牆部14與該導體12接觸而形成一接觸面121，該接觸面121之最高點1211係低於該導體12本身之最高點123。亦即，該擋牆部14不會蓋過該導體12之最高點123。因此，該擋牆部14之厚度T係小於該導體12之該最大高度H，且該接觸面121小於該導體12外表面之一半。藉此，該擋牆部14才不會影響該凸塊17與該導體12間之連接。較佳地，該擋牆部14之厚度T約為該導體12之該最大高度H之1/3至2/3。
該凸塊17與未被該擋牆部14覆蓋之該導體12接觸而形成一接觸面122，該接觸面122會延伸超過該導體12之最高點123。亦即該接觸面122大於該導體12外表面之一半以上。該擋牆部14具有一阻擋作用，可避免凸塊17經歷過加熱步驟後，全部熔化坍塌附著至該導體12上而溢流至基板10，使凸塊17脫離第一晶片16，造成電性效能不佳。因此，該凸塊17與該導體12間之接合可靠度可提高，且確保該凸塊17與該第一電性連接處103間之電性連接，同時確保該第一晶片16與該基板10間之電性連接。
參考圖4，顯示圖1中該第一晶片16與該凸塊17之局部放大示意圖。在本實施例中，該第一晶片16更具有一保護層164、一接墊165及一球下金屬層(UBM)166。該接墊165之材質係為金。該保護層164 之表面即為該第一晶片16之該第一表面161。該保護層164具有一開口1641以顯露部份該接墊165。該球下金屬層(UBM)166位於該保護層164上及其開口1641中以接觸該接墊165。該凸塊17係位於該球下金屬層(UBM)166上。
該球下金屬層(UBM)166依序包含一第一金屬層1661、一第二金屬層1662及一第三金屬層1663。該第一金屬層1661係接觸該接墊165，且該凸塊17係位於該第三金屬層1663上。在本實施例中，該第一金屬層1661之材質係為鈦、鉻、鎢或鋅，該第二金屬層1662之材質係為鎳、鎳釩合金或鎳磷合金，且該第三金屬層1663之材質係為銅。在另一實施例中，該第一金屬層1661之材質係為鈀或鈷，該第二金屬層1662之材質係為鎳、鎳釩合金或鎳磷合金，且該第三金屬層1663之材質係為銅。在另一實施例中，該球下金屬層(UBM)166依序包含一第一金屬層及一第二金屬層，該第一金屬層係接觸該接墊165，且該凸塊17係位於該第二金屬層上。該第一金屬層之材質係為鎳、鎳釩合金或鎳磷合金，且該第二金屬層之材質係為銅。上述該球下金屬層(UBM)166之材質可加強該凸塊17與該球下金屬層(UBM)166之結合力，使得即使經過多次回銲(例如10次以上)，該凸塊17仍可穩固地接合於該球下金屬層(UBM)166上。
參考圖5至圖14，顯示本發明半導體製程之一實施例之示意圖。參考圖5，提供一基板10。該基板10具有一上表面101、一下表面102、一第一電性連接處103及一第二電性連接處104，其中，該上表面101係相對該下表面102，且該第一電性連接處103及該第二電性連接處104係位於該上表面101上。在本實施例中，該第一電性連接處103及該第二電性連接處104係為導電指(Finger)。
接著，形成至少一導體12於該第一電性連接處103上。該導體12係為可導電之材質，例如：金或銅。
參考圖6，形成一擋牆部14鄰近於該基板10以頂抵該導體12。在本實施例中，該擋牆部14係位於該電性連接處103上，且更覆蓋該基板10之該上表面101。該擋牆部14之材質係為不導電膠材，例如：聚醯亞胺(Polyimide,PI)、環氧樹脂(Epoxy)或苯基環丁烯(Benzocyclobutene,BCB)，且其必須為高黏度。該擋牆部14與該導體12接觸而形成一接觸面121，該接觸面121之最高點1211係低於該導體12本身之最高點123。亦即，該擋牆部14不會蓋過該導體12之最高點123。因此，該擋牆部14之厚度T係小於該導體12之該最大高度H，且該接觸面121小於該導體12外表面之一半。藉此，該擋牆部14才不會影響後續之電性連接。較佳地，該擋牆部14之厚度T約為該導體12之該最大高度H之1/3至2/3。接著，固化該擋牆部14。
參考圖7，提供一第一晶片16。該第一晶片16具有一第一表面161、一第二表面162、一第三表面163及至少一凸塊17。該第一表面161係相對該第二表面162，且該第三表面163係鄰接該第一表面161及該第二表面162。該凸塊17係位於該第一晶片16之該第一表面161，且其數目與位置係對應該導體12。該凸塊17之底部與該第三表面163間之距離d大致等於該電性連接處103之厚度與該導體12之最大高度H之和。
參考圖8，顯示圖7中該第一晶片與該凸塊之局部放大示意圖。在本實施例中，該第一晶片16更具有一保護層164、一接墊165及一球下金屬層(UBM)166。該凸塊17之材質與該導體12之材質不同。在本實施例中，該凸塊17之材質係為錫。要注意的是，本圖中之該凸塊17係為一球體。該接墊165之材質係為金。該保護層164之表面即為該第一晶片16之該第一表面161。該保護層164具有一開口1641以顯露部份該接墊165。該球下金屬層(UBM)166位於該保護層164上及其開口1641中以接觸該接墊165。該凸塊17係位於該球下金屬層(UBM) 166上。
該球下金屬層(UBM)166依序包含一第一金屬層1661、一第二金屬層1662及一第三金屬層1663。該第一金屬層1661係接觸該接墊165，且該凸塊17係位於該第三金屬層1663上。在本實施例中，該第一金屬層1661之材質係為鈦、鉻、鎢或鋅，該第二金屬層1662之材質係為鎳、鎳釩合金或鎳磷合金，且該第三金屬層1663之材質係為銅。在另一實施例中，該第一金屬層1661之材質係為鈀或鈷，該第二金屬層1662之材質係為鎳、鎳釩合金或鎳磷合金，且該第三金屬層1663之材質係為銅。在另一實施例中，該球下金屬層(UBM)166依序包含一第一金屬層及一第二金屬層，該第一金屬層係接觸該接墊165，且該凸塊17係位於該第二金屬層上。該第一金屬層之材質係為鎳、鎳釩合金或鎳磷合金，且該第二金屬層之材質係為銅。上述該球下金屬層(UBM)166之材質可加強該凸塊17與該球下金屬層(UBM)166之結合力，使得即使經過多次回銲(例如10次以上)，該凸塊17仍可穩固地接合於該球下金屬層(UBM)166上。
參考圖9，接合該第一晶片16至該基板10。該第一晶片16之該第一表面161係大致垂直該基板10之該上表面101，且該第一晶片16之該第三表面163係大致平行該基板10之該上表面101。亦即，該第一晶片16係為一垂直式接合晶片。此時，該凸塊17接觸該導體12，其二者係為點接觸。在本實施例中，該第一晶片16之該第三表面163與該基板10之該上表面101有一縫隙。
參考圖10，進行回銲加熱，使得該凸塊17熔化坍塌而附著至未被該擋牆部14覆蓋之該導體12上。該凸塊17與該導體12接觸而形成一接觸面122(圖3)，該接觸面122會延伸超過該導體12之最高點123。亦即，該接觸面122大於該導體12外表面之一半以上。因此，該凸塊17與該導體12間之接合可靠度可提高，且確保該凸塊17與該第一電性 連接處103間之電性連接，同時確保該第一晶片16與該基板10間之電性連接。
接著，形成一底膠18以包覆該凸塊17。在本實施例中，該底膠18可以從該第一晶片16之該第二表面162穿過該縫隙到該第一晶片16之該第一表面161而包覆該凸塊17。接著，固化該底膠18。
參考圖11，附著一第二晶片20至該基板10。在本實施例中，係先形成一黏膠層21於該基板10之該上表面101上，接著，置放該第二晶片20於該黏膠層21上。之後，烘乾該黏膠層21。在本實施例中，該第二晶片20係為特殊應用積體電路(Application Specific Integrated Circuit,ASIC)晶片。
參考圖12，附著至少一第三晶片24至該第二晶片20。在本實施例中，係先形成一黏膠層25黏附於該第二晶片20上。接著，置放該第三晶片24於該黏膠層25上。之後，烘乾該黏膠層25。在本實施例中，該第三晶片24係為感測器(Sensor)。
參考圖13，電性連接該第二晶片20至該基板10，且電性連接該第三晶片24至該第二晶片20。在本實施例中，利用複數條第一導線22電性連接該第二晶片20至該基板10上之第二電性連接處104，且利用複數條第二導線26電性連接該第三晶片24至該第二晶片20。
參考圖14，形成一封膠材料28於該基板10之該上表面101以包覆該第一晶片16、該底膠18、該第二晶片20、該第三晶片24、該等第一導線22及該等第二導線26。接著，固化該封膠材料28。接著，進行切割步驟，以形成複數個半導體組合結構1。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1‧‧‧本發明半導體組合結構之一實施例
10‧‧‧基板
12‧‧‧導體
14‧‧‧擋牆部
16‧‧‧第一晶片
17‧‧‧凸塊
18‧‧‧底膠
20‧‧‧第二晶片
21‧‧‧黏膠層
22‧‧‧第一導線
24‧‧‧第三晶片
25‧‧‧黏膠層
26‧‧‧第二導線
28‧‧‧封膠材料
101‧‧‧基板之上表面
102‧‧‧基板之下表面
103‧‧‧第一電性連接處
104‧‧‧第二電性連接處
161‧‧‧第一晶片之第一表面
162‧‧‧第一晶片之第二表面
163‧‧‧第一晶片之第三表面

Claims (20)

  1. 一種半導體組合結構，包括：一基板，具有一上表面及至少一電性連接處，該電性連接處係位於該上表面上；至少一導體，位於該電性連接處上；一擋牆部，鄰近於該基板，且用以頂抵該導體；及一第一晶片，具有一第一表面及至少一凸塊，該凸塊係位於該第一晶片之該第一表面，該第一晶片之該第一表面係垂直該基板之該上表面，該凸塊接觸該導體，且該凸塊之材質與該導體之材質不同。
  2. 如請求項1之半導體組合結構，其中該電性連接處係為導電指，且該擋牆部係位於該電性連接處上。
  3. 如請求項1之半導體組合結構，其中該擋牆部之材質係為不導電膠材。
  4. 如請求項1之半導體組合結構，其中該擋牆部與該導體接觸而形成一接觸面，該接觸面之最高點係低於該導體本身之最高點。
  5. 如請求項1之半導體組合結構，其中該第一晶片更具有一保護層、一接墊及一球下金屬層，該保護層具有一開口以顯露部份該接墊，該球下金屬層位於該保護層上及其開口中以接觸該接墊，該凸塊係位於該球下金屬層上，其中該接墊之材質係為金。
  6. 如請求項5之半導體組合結構，其中該球下金屬層依序包含一第一金屬層、一第二金屬層及一第三金屬層，該第一金屬層係接觸該接墊，該第一金屬層之材質係為鈦、鉻、鎢或鋅，該第二金屬層之材質係為鎳、鎳釩合金或鎳磷合金，且該第三金屬層 之材質係為銅。
  7. 如請求項1之半導體組合結構，更包括一底膠、及一封膠材料，該底膠包覆該凸塊，該封膠材料係位於該基板之該上表面且包覆該第一晶片、該底膠及該擋牆部。
  8. 一種半導體組合結構，包括：一基板，具有一上表面及至少一電性連接處；至少一導體，位於該電性連接處上；一擋牆部，鄰近於該基板，且用以頂抵該導體；及一第一晶片，具有一第一表面、至少一凸塊、一保護層、一接墊及一球下金屬層，該保護層之一表面係為該第一表面，該保護層具有一開口以顯露部份該接墊，該球下金屬層位於該保護層上及其開口中以接觸該接墊，該接墊之材質係為金，該凸塊係位於該球下金屬層上，該第一晶片之該第一表面係垂直該基板之該上表面，該凸塊接觸該導體。
  9. 如請求項8之半導體組合結構，其中該電性連接處係為導電指，且該擋牆部係位於該電性連接處上。
  10. 如請求項8之半導體組合結構，其中該導體係為球狀或柱狀，其具有一最大高度，該最大高度係為15至30μm。
  11. 如請求項8之半導體組合結構，其中該擋牆部之材質係為不導電膠材。
  12. 如請求項8之半導體組合結構，其中該擋牆部與該導體接觸而形成一接觸面，該接觸面之最高點係低於該導體本身之最高點。
  13. 如請求項8之半導體組合結構，其中該球下金屬層依序包含一第一金屬層、一第二金屬層及一第三金屬層，該第一金屬層係接觸該接墊，該第一金屬層之材質係為鈦、鉻、鎢或鋅，該第二金屬層之材質係為鎳、鎳釩合金或鎳磷合金，且該第三金屬層 之材質係為銅。
  14. 如請求項8之半導體組合結構，其中該球下金屬層(UBM)依序包含一第一金屬層及一第二金屬層，該第一金屬層係接觸該接墊，該第一金屬層之材質係為鎳、鎳釩合金或鎳磷合金，且該第二金屬層之材質係為銅。
  15. 如請求項8之半導體組合結構，更包括一底膠及一封膠材料，該底膠包覆該凸塊，該封膠材料係位於該基板之該上表面且包覆該第一晶片、該底膠及該擋牆部。
  16. 一種半導體製程，包括以下步驟：(a)提供一基板，該基板具有一上表面及至少一電性連接處；(b)形成至少一導體於該電性連接處上；(c)形成一擋牆部鄰近於該基板以頂抵該導體；(d)提供一第一晶片，該第一晶片具有一第一表面及至少一凸塊，該凸塊係位於該第一晶片之該第一表面，且該凸塊之材質與該導體之材質不同；(e)接合該第一晶片至該基板，其中，該第一晶片之該第一表面係垂直該基板之該上表面，該凸塊接觸該導體；及(f)進行加熱，使得該凸塊熔化坍塌而附著至該導體上。
  17. 如請求項16之半導體製程，其中步驟(c)中，該擋牆部與該導體接觸而形成一接觸面，該接觸面之最高點係低於該導體本身之最高點。
  18. 如請求項16之半導體製程，其中步驟(d)中，該第一晶片更具有一第三表面，該第三表面垂直該第一表面，且該凸塊之底部與該第三表面間之距離等於該電性連接處之厚度與該導體之高度之和。
  19. 如請求項16之半導體製程，其中步驟(d)中，該第一晶片更具有 一保護層、一接墊及一球下金屬層，該保護層具有一開口以顯露部份該接墊，該球下金屬層位於該保護層上及其開口中以接觸該接墊，該凸塊係位於該球下金屬層上，其中該接墊之材質係為金。
  20. 如請求項16之半導體製程，其中步驟(f)之後更包括：(g)形成一底膠以包覆該凸塊；(h)附著一第二晶片至該基板；(i)附著至少一第三晶片至該第二晶片；(j)電性連接該第二晶片至該基板，且電性連接該第三晶片至該第二晶片；(k)形成一封膠材料於該基板之該上表面以包覆該第一晶片、該第二晶片及該第三晶片；及(l)進行切割步驟，以形成複數個半導體組合結構。
TW102124282A 2013-07-05 2013-07-05 半導體組合結構及半導體製程 TWI512908B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102124282A TWI512908B (zh) 2013-07-05 2013-07-05 半導體組合結構及半導體製程
CN201310399828.4A CN103441081B (zh) 2013-07-05 2013-09-05 半导体组合结构及半导体工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102124282A TWI512908B (zh) 2013-07-05 2013-07-05 半導體組合結構及半導體製程

Publications (2)

Publication Number Publication Date
TW201503293A TW201503293A (zh) 2015-01-16
TWI512908B true TWI512908B (zh) 2015-12-11

Family

ID=49694769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124282A TWI512908B (zh) 2013-07-05 2013-07-05 半導體組合結構及半導體製程

Country Status (2)

Country Link
CN (1) CN103441081B (zh)
TW (1) TWI512908B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580618B2 (en) * 2001-04-12 2003-06-17 Siliconware Precision Industries Co., Ltd. Low-profile multi-chip module
TW200636882A (en) * 2005-04-11 2006-10-16 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy structure
TW201308563A (zh) * 2011-08-05 2013-02-16 Chipmos Technologies Inc 晶片封裝結構
TW201324628A (zh) * 2011-12-14 2013-06-16 Advanced Semiconductor Eng 半導體封裝結構及其半導體封裝基板之製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180800B2 (ja) * 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP4817892B2 (ja) * 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580618B2 (en) * 2001-04-12 2003-06-17 Siliconware Precision Industries Co., Ltd. Low-profile multi-chip module
TW200636882A (en) * 2005-04-11 2006-10-16 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy structure
TW201308563A (zh) * 2011-08-05 2013-02-16 Chipmos Technologies Inc 晶片封裝結構
TW201324628A (zh) * 2011-12-14 2013-06-16 Advanced Semiconductor Eng 半導體封裝結構及其半導體封裝基板之製造方法

Also Published As

Publication number Publication date
CN103441081A (zh) 2013-12-11
CN103441081B (zh) 2016-05-04
TW201503293A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
US6690089B2 (en) Semiconductor device having multi-chip package
US11430723B2 (en) Semiconductor device with a semiconductor die embedded between an extended substrate and a bottom substrate
US9698072B2 (en) Low-stress dual underfill packaging
US20130134583A1 (en) Semiconductor device and manufacturing method thereof
TWI639201B (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
TWI445147B (zh) 半導體元件
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
US9825006B2 (en) Electronic component device and manufacturing method thereof
JP6242231B2 (ja) 半導体装置及びその製造方法
KR102032271B1 (ko) 전자기기의 접합구조
CN104637904A (zh) 用于增大凸块与导线距离的导线上凸块设计
US20150380345A1 (en) Semiconductor device
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
US9960102B2 (en) Semiconductor devices and methods of manufacturing the same
JP6495130B2 (ja) 半導体装置及びその製造方法
TWI493675B (zh) 封裝結構及其製法
TWI512908B (zh) 半導體組合結構及半導體製程
US10115693B2 (en) Solder layer of a semiconductor chip arranged within recesses
JP2012099575A (ja) チップオンチップ構造体およびその製造方法
CN105762087B (zh) 用于迹线上凸块芯片封装的方法和装置
TWI693647B (zh) 半導體裝置及半導體裝置之製造方法
US8703533B2 (en) Semiconductor package and method for manufacturing the same
US10418330B2 (en) Semiconductor devices and methods of making semiconductor devices
JP5275123B2 (ja) 半導体装置及び半導体装置の製造方法
US20090170244A1 (en) Method for manufacturing a flip chip package