JP2012099575A - チップオンチップ構造体およびその製造方法 - Google Patents

チップオンチップ構造体およびその製造方法 Download PDF

Info

Publication number
JP2012099575A
JP2012099575A JP2010244475A JP2010244475A JP2012099575A JP 2012099575 A JP2012099575 A JP 2012099575A JP 2010244475 A JP2010244475 A JP 2010244475A JP 2010244475 A JP2010244475 A JP 2010244475A JP 2012099575 A JP2012099575 A JP 2012099575A
Authority
JP
Japan
Prior art keywords
chip
protective material
bump
electrode terminal
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010244475A
Other languages
English (en)
Inventor
Ryuji Isizuka
竜嗣 石塚
Junji Yoshikawa
淳二 吉川
Tsutomu Kojima
努 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010244475A priority Critical patent/JP2012099575A/ja
Priority to US13/069,563 priority patent/US20120104597A1/en
Publication of JP2012099575A publication Critical patent/JP2012099575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Abstract

【課題】チップ間に保護材を有する信頼性の高いチップオンチップ構造体およびその製造方法を提供する。
【解決手段】一実施の形態によるチップオンチップ構造体は、対向する第１のチップおよび第２のチップと、前記第１のチップの前記第２のチップ側の面上の第１の電極端子と、前記第２のチップの前記第１のチップ側の面上の第２の電極端子と、前記第１の電極端子と前記第２の電極端子とを電気的に接続するバンプと、前記第１のチップと前記第２のチップの間の前記バンプの周囲に形成され、感熱接着性を有する材料からなる層を含む保護材と、を有する。
【選択図】図３Ａ

Description

本発明の実施の形態は、チップオンチップ構造体およびその製造方法に関する。
従来、バンプにより接続される上下のチップからなるチップオンチップ構造体のバンプ部分の保護のために、バンプを接合した後にチップ間にアンダーフィル材を流し込んで保護材を形成する技術が知られている。
しかし、このようなアンダーフィル材はチップ間の領域に収まらずに上側チップの側面まで覆うおそれがある。このため、アンダーフィル材とチップとの熱膨張率（線膨張率）の違いに起因してアンダーフィル材内に発生する応力が大きくなる。これにより、アンダーフィル材にクラックが生じてチップ上の配線が断線し、チップオンチップ構造体の信頼性が低下するおそれがある。
特開平１１−８２７０号公報
本発明の課題は、チップ間に保護材を有する信頼性の高いチップオンチップ構造体およびその製造方法を提供することにある。
一実施の形態によるチップオンチップ構造体は、対向する第１のチップおよび第２のチップと、前記第１のチップの前記第２のチップ側の面上の第１の電極端子と、前記第２のチップの前記第１のチップ側の面上の第２の電極端子と、前記第１の電極端子と前記第２の電極端子とを電気的に接続するバンプと、前記第１のチップと前記第２のチップの間の前記バンプの周囲に形成され、感熱接着性を有する材料からなる層を含む保護材と、を有する。
第１の実施の形態に係るチップオンチップ構造体の垂直断面図。 第１の実施の形態に係るチップオンチップ構造体の図１に示される領域IIの部分拡大図。 （ａ）、（ｂ）は、第１の実施の形態に係るチップオンチップ構造体のバンプを接続する前の構造の例を表す垂直断面図。 （ｃ）、（ｄ）は、第１の実施の形態に係るチップオンチップ構造体のバンプを接続する前の構造の例を表す垂直断面図。 （ｅ）は、第１の実施の形態に係るチップオンチップ構造体のバンプを接続する前の構造の例を表す垂直断面図。 第２の実施の形態に係るチップオンチップ構造体の部分拡大図。 （ａ）、（ｂ）は、第２の実施の形態に係るチップオンチップ構造体のバンプを接続する前の構造の例を表す垂直断面図。 （ｃ）、（ｄ）は、第２の実施の形態に係るチップオンチップ構造体のバンプを接続する前の構造の例を表す垂直断面図。 （ｅ）は、第２の実施の形態に係るチップオンチップ構造体のバンプを接続する前の構造の例を表す垂直断面図。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、第１の実施の形態に係るチップオンチップ構造体の垂直断面図である。図２は、チップオンチップ構造体の図１に示される領域IIの部分拡大図である。
チップオンチップ構造体１００は、対向する上側チップ１０ａおよび下側チップ１０ｂと、上側チップ１０ａの下側チップ１０ｂ側の面上の電極端子１１ａと、下側チップ１０ｂの上側チップ１０ａ側の面上の電極端子１１ｂと、電極端子１１ａと電極端子１１ｂとを電気的に接続するバンプ１２と、上側チップ１０ａと下側チップ１０ｂの間のバンプ１２の周囲に形成された保護材とを有する。
上側チップ１０ａおよび下側チップ１０ｂは、Ｓｉ等からなる。電極端子１１ａ、１１ｂは、Ａｌ等の導電材料からなる。
上側チップ１０ａ上には電極端子１１ａを覆うようにパッシベーション膜１６ａが形成される。下側チップ１０ｂ上には電極端子１１ｂを覆うようにパッシベーション膜１６ｂが形成される。パッシベーション膜１６ａ、１６ｂは、ＳｉＮ、ＴＥＯＳ、およびこれらの積層膜等からなる。また、シリコン酸化膜や、ポリイミド等の有機膜をパッシベーション膜１６ａ、１６ｂの材料として用いてもよい。
バンプ１２は、電極端子１１ａ上のバンプ１２ａと、電極端子１１ｂ上のバンプ１２ｂとを接続することにより形成される。バンプ１２ａは、電極端子１１ａ上の下部バンプ１３ａと、下部バンプ１３ａ上の上部バンプ１４ａからなる。バンプ１２ｂは、電極端子１１ｂ上の下部バンプ１３ｂと、下部バンプ１３ｂ上の上部バンプ１４ｂからなる。
下部バンプ１３ａ、１３ｂは、例えば、Ｎｉからなる。上部バンプ１４ａ、１４ｂは、例えば、Ｓｎ、ＳｎＣｕ、またはＳｎＡｇからなる。上部バンプ１４ａと上部バンプ１４ｂとを接触させた状態で熱処理を施して接続することにより、バンプ１２ａとバンプ１２ｂとが接続される。
保護材１５は、チップオンチップ構造体１００のバンプ１２からなる接合部の強度を高める機能等を有する。
保護材１５は、バンプ１２ａの周囲の保護材１５ａと、バンプ１２ｂの周囲の保護材１５ｂとを接着することにより形成される。保護材１５ａと保護材１５ｂとを接触させた状態で熱処理を施し、これらを接着させる。保護材１５ａと保護材１５ｂの接着と、バンプ１２ａとバンプ１２ｂの接続とは、同じ熱処理工程で行うことができる。
保護材１５ａ、１５ｂは、感熱接着性を有する材料からなる。例えば、有機材料等の低融点の絶縁材料や、酸化シリコン等の加熱されることにより接着性が増す絶縁材料を感熱接着性を有する材料として用いることができる。保護材１５ａ、１５ｂは、それぞれバンプ１２ａ、１２ｂの形成後に塗布法等を用いて形成される。なお、保護材１５ａ、１５ｂは、それぞれバンプ１２ａ、１２ｂの形成前に形成されてもよい。
下側チップ１０ｂ上の電極パッド１６は、ボンディングワイヤー３を介して基板１の貫通コンタクトプラグ２等の導電部材に接続される。
図３Ａ（ａ）、（ｂ）、図３Ｂ（ｃ）、（ｄ）、および図３Ｃ（ｅ）は、バンプ１２ａとバンプ１２ｂとを接続する前の構造の例を表す垂直断面図である。
図３Ａ（ａ）は、バンプ１２ａと保護材１５ａの高さがほぼ等しく、かつバンプ１２ｂと保護材１５ｂの高さがほぼ等しい場合の構造を表す。
図３Ａ（ｂ）は、バンプ１２ａとバンプ１２ｂの高さが異なり、バンプ１２ａの高さの保護材１５ａの高さに対する比と、バンプ１２ｂの高さの保護材１５ｂの高さに対する比が異なる場合の構造を表す。なお、バンプ１２ａとバンプ１２ｂのどちらが高くてもよい。
図３Ｂ（ｃ）は、保護材１５ａと保護材１５ｂの高さが異なり、バンプ１２ａの高さの保護材１５ａの高さに対する比と、バンプ１２ｂの高さの保護材１５ｂの高さに対する比が異なる場合の構造を表す。なお、保護材１５ａと保護材１５ｂのどちらが高くてもよい。
図３Ｂ（ｄ）は、保護材１５ａと保護材１５ｂのいずれか一方のみが形成される場合の構造を表す。この場合、保護材１５は保護材１５ａと保護材１５ｂのいずれか一方により構成される。なお、保護材１５ａと保護材１５ｂのどちらが形成されてもよい。
なお、バンプ１２ａ、１２ｂ、および保護材１５ａ、１５ｂを形成した後に、これらの高さを調節することができる。例えば、保護材１５ａと保護材１５ｂの両方または一方にリセス処理を施すことにより、これらの高さを下げることができる。また、次に述べるように、バンプ１２ａ、１２ｂに平坦化処理を施すことにより、バンプ１２ａ、１２ｂの高さを保護材１５ａ、１５ｂの高さにそれぞれ正確に揃えることができる。なお、バンプ１２ａとバンプ１２ｂのいずれか一方のみが平坦化されてもよい。
図３Ｃ（ｅ）は、接続前にバンプ１２ａ、１２ｂを平坦化した場合の構造を表す。平坦化は、例えば、ＣＭＰ（Chemical Mechanical Polishing）等の研磨処理により行われる。平坦化処理により、バンプ１２ａ、１２ｂの高さを保護材１５ａ、１５ｂの高さにそれぞれ正確に揃えることができる。
バンプを接続した後にチップ間にアンダーフィル材等を流し込んで保護材を形成する従来の方法では、バンプの接続時に接合部が水平方向に拡がって隣接するバンプ同士が短絡するおそれがある。一方、本実施の形態によれば、バンプ１２ａ、１２ｂは接続時にそれぞれ保護材１５ａ、１５ｂに囲まれているため、接合部が水平方向に大きく拡がることがなく、短絡を防ぐことができる。特に、バンプ１２ａ、１２ｂを平坦化する場合は、接合部の拡がりをより効果的に抑えることができる。
また、バンプを接続した後にチップ間に流し込まれるアンダーフィル材からなる従来の保護材は、上側チップと下側チップの間の領域に収まらずに、上側チップの側面まで覆うおそれがあるが、保護材１５は上側チップ１０ａと下側チップ１０ｂの間の領域から大きくはみ出ることがない。そのため、保護材１５と上側チップ１０ａとの間の熱膨張率（線膨張率）の違いに起因して保護材１５内に発生する応力が抑えられる。これにより、保護材１５にクラックが生じて下側チップ１０ｂ上の配線が断線することを抑えられる。
〔第２の実施の形態〕
第２の実施の形態は、保護材の一部のみが感熱性接着材料からなる点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略または簡略化する。
（半導体装置の構成）
図４は、第２の実施の形態に係るチップオンチップ構造体の部分拡大図である。図４に示される領域は、図２に示される領域に対応する。なお、チップオンチップ構造体の保護材以外の構成は第１の実施の形態と同じである。
保護材２０は、第１の実施の形態の保護材１５と同様に、上側チップ１０ａと下側チップ１０ｂの間のバンプ１２の周囲に形成される。
保護材２０は、バンプ１２ａの周囲の保護材２０ａと、バンプ１２ｂの周囲の保護材２０ｂとを接着することにより形成される。保護材２０ａと保護材２０ｂの接着と、バンプ１２ａとバンプ１２ｂの接続とは、同じ熱処理工程で行うことができる。
保護材２０ａは、パッシベーション膜１６ａ上の下部保護材２１ａと、下部保護材２１ａ上の上部保護材２２ａからなる。保護材２０ｂは、パッシベーション膜１６ｂ上の下部保護材２１ｂと、下部保護材２１ｂ上の上部保護材２２ｂからなる。
上部保護材２２ａ、２２ｂは、感熱接着性を有する材料からなる。例えば、有機材料等の低融点の絶縁材料や、酸化シリコン等の加熱されることにより接着性が増す絶縁材料を感熱接着性を有する材料として用いることができる。下部保護材２１ａ、２１ｂは、ポリイミド、フェノール樹脂等の絶縁材料からなる。下部保護材２１ａ、２１ｂの材料は、感熱接着性を有さなくてもよい。上部保護材２２ａと上部保護材２２ｂとを接触させた状態で熱処理を施して接着することにより、保護材２０ａと保護材２０ｂとが接着される。
なお、上部保護材２２ａと上部保護材２２ｂのいずれか一方のみが形成されてもよい。上部保護材２２ａのみが形成される場合、上部保護材２２ａと下部保護材２１ｂが接着される。上部保護材２２ｂのみが形成される場合、上部保護材２２ｂと下部保護材２１ａが接着される。
図５Ａ（ａ）、（ｂ）、図５Ｂ（ｃ）、（ｄ）、および図５Ｃ（ｅ）は、バンプ１２ａとバンプ１２ｂとを接続する前の構造の例を表す垂直断面図である。
図５Ａ（ａ）は、バンプ１２ａと保護材２０ａの高さがほぼ等しく、かつバンプ１２ｂと保護材２０ｂの高さがほぼ等しい場合の構造を表す。なお、上部保護材２２ａと上部保護材２２ｂのいずれか一方のみが形成されてもよい。
図５Ａ（ｂ）は、バンプ１２ａとバンプ１２ｂの高さが異なり、バンプ１２ａの高さの保護材２０ａの高さに対する比と、バンプ１２ｂの高さの保護材２０ｂの高さに対する比が異なる場合の構造を表す。なお、バンプ１２ａとバンプ１２ｂのどちらが高くてもよい。また、上部保護材２２ａと上部保護材２２ｂのいずれか一方のみが形成されてもよい。
図５Ｂ（ｃ）は、保護材２０ａと保護材２０ｂの高さが異なり、バンプ１２ａの高さの保護材２０ａの高さに対する比と、バンプ１２ｂの高さの保護材２０ｂの高さに対する比が異なる場合の構造を表す。なお、保護材２０ａと保護材２０ｂのどちらが高くてもよい。また、上部保護材２２ａと上部保護材２２ｂのいずれか一方のみが形成されてもよい。
図５Ｂ（ｄ）は、下部保護材２１ａと下部保護材２１ｂのいずれか一方のみが形成される場合の構造を表す。この場合、保護材２０は下部保護材２１ａと下部保護材２１ｂのいずれか一方および上部保護材２２ａ、２２ｂにより構成される。下部保護材２１ａのみが形成される場合は、上部保護材２２ｂはパッシベーション膜１６ｂ上に直接形成される。下部保護材２１ｂのみが形成される場合は、上部保護材２２ａはパッシベーション膜１６ａ上に直接形成される。
また、下部保護材２１ａと下部保護材２１ｂのいずれか一方と、上部保護材２２ａと上部保護材２２ｂのいずれか一方が形成されてもよい。この場合、下部保護材２１ａと上部保護材２２ａが形成される構成、下部保護材２１ｂと上部保護材２２ｂが形成される構成、下部保護材２１ａと上部保護材２２ｂが形成される構成、下部保護材２１ｂと上部保護材２２ａが形成される構成が考えられる。
図５Ｃ（ｅ）は、接続前にバンプ１２ａ、１２ｂを平坦化した場合の構造を表す。平坦化は、例えば、ＣＭＰ等の研磨処理により行われる。平坦化処理により、バンプ１２ａ、１２ｂの高さを保護材２０ａ、２０ｂの高さにそれぞれ正確に揃えることができる。なお、上部保護材２２ａと上部保護材２２ｂのいずれか一方のみが形成されてもよい。
（実施の形態の効果）
第１、２の実施の形態によれば、保護材を上側チップと下側チップの間の領域内にほぼ収まるように形成することができるため、保護材のクラックの発生を抑えることができる。これにより、チップ上の配線の断線によるチップオンチップ構造体の信頼性の低下を防ぐことができる。
また、上側チップ上のバンプと下側チップ上のバンプは接続時にそれぞれ保護材に囲まれているため、接合部が大きく拡がることがなく、隣接するバンプ間の短絡を防ぐことができる。
〔他の実施の形態〕
本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
１００ チップオンチップ構造体、 １０ａ 上側チップ、 １０ｂ 下側チップ１０ｂ、 １１ａ、１１ｂ 電極端子、 １２、１２ａ、１２ｂ バンプ、 １５、１５ａ、１５ｂ、２０、２０ａ、２０ｂ 保護材、 ２１ａ、２１ｂ 下部保護材、 ２２ａ、２２ｂ 上部保護材

Claims (5)

  1. 対向する第１のチップおよび第２のチップと、
    前記第１のチップの前記第２のチップ側の面上の第１の電極端子と、
    前記第２のチップの前記第１のチップ側の面上の第２の電極端子と、
    前記第１の電極端子と前記第２の電極端子とを電気的に接続するバンプと、
    前記第１のチップと前記第２のチップの間の前記バンプの周囲に形成され、感熱接着性を有する材料からなる層を含む保護材と、
    を有するチップオンチップ構造体。
  2. 第１のチップ上の第１の電極端子上に第１のバンプを形成し、第２のチップ上の第２の電極端子上に第２のバンプを形成する工程と、
    第１のチップ上の前記第１のバンプの周囲および第２のチップ上の前記第２のバンプの周囲の少なくともいずれか一方に保護材を形成する工程と、
    熱処理により、前記第１のバンプと前記第２のバンプを接続し、前記第１のチップと前記第２のチップの間の前記第１および第２のバンプの周囲を前記保護材で埋める工程と、
    を含むチップオンチップ構造体の製造方法。
  3. 前記保護材は、前記第１のチップ上および第２のチップ上の両方に形成され、
    前記第１のチップ上の前記保護材と前記第２のチップ上の前記保護材は前記熱処理により接着され、
    前記第１のチップ上の前記保護材と前記第２のチップ上の前記保護材の少なくともいずれか一方の、接着面を含む部分は感熱接着性を有する材料からなる、
    請求項２に記載のチップオンチップ構造体の製造方法。
  4. 前記保護材は、前記第１のチップ上にのみ形成され、
    前記保護材の接着面を含む部分は感熱接着性を有する材料からなる、
    請求項２に記載のチップオンチップ構造体の製造方法。
  5. 前記第１および第２のバンプは、各々上部を平坦化された後、平坦化された面同士が接続される、
    請求項２〜４のいずれか１つに記載のチップオンチップ構造体の製造方法。
JP2010244475A 2010-10-29 2010-10-29 チップオンチップ構造体およびその製造方法 Pending JP2012099575A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010244475A JP2012099575A (ja) 2010-10-29 2010-10-29 チップオンチップ構造体およびその製造方法
US13/069,563 US20120104597A1 (en) 2010-10-29 2011-03-23 Chip-on-chip structure and manufacturing method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010244475A JP2012099575A (ja) 2010-10-29 2010-10-29 チップオンチップ構造体およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012099575A true JP2012099575A (ja) 2012-05-24

Family

ID=45995779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010244475A Pending JP2012099575A (ja) 2010-10-29 2010-10-29 チップオンチップ構造体およびその製造方法

Country Status (2)

Country Link
US (1) US20120104597A1 (ja)
JP (1) JP2012099575A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130993A (ja) * 2012-11-28 2014-07-10 Waseda Univ 積層構造体の製造方法
JP2019186499A (ja) * 2018-04-17 2019-10-24 株式会社デンソー 電子装置およびその製造方法
JP2019204818A (ja) * 2018-05-21 2019-11-28 住友ベークライト株式会社 電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355980B2 (en) 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2006332141A (ja) * 2005-05-24 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084299A (en) * 1995-11-09 2000-07-04 International Business Machines Corporation Integrated circuit package including a heat sink and an adhesive
TWI414580B (zh) * 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
KR101074787B1 (ko) * 2008-12-26 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2006332141A (ja) * 2005-05-24 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130993A (ja) * 2012-11-28 2014-07-10 Waseda Univ 積層構造体の製造方法
JP2019186499A (ja) * 2018-04-17 2019-10-24 株式会社デンソー 電子装置およびその製造方法
JP7135401B2 (ja) 2018-04-17 2022-09-13 株式会社デンソー 電子装置およびその製造方法
JP2019204818A (ja) * 2018-05-21 2019-11-28 住友ベークライト株式会社 電子装置
JP7238271B2 (ja) 2018-05-21 2023-03-14 住友ベークライト株式会社 電子装置、及び電子装置の製造方法

Also Published As

Publication number Publication date
US20120104597A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
US9685426B2 (en) Package-on-package semiconductor device
US9721935B2 (en) Semiconductor device and manufacturing method thereof
US9698072B2 (en) Low-stress dual underfill packaging
US8659170B2 (en) Semiconductor device having conductive pads and a method of manufacturing the same
US9570414B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP4899406B2 (ja) フリップチップ型半導体装置
TWI398933B (zh) 積體電路元件之封裝結構及其製造方法
KR20060053168A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6242231B2 (ja) 半導体装置及びその製造方法
US8598715B2 (en) Bump-on-trace structures in packaging
CN103151324A (zh) 接合结构的接合区域设计
TWI429055B (zh) 堆疊式封裝結構及其製造方法
US10546827B2 (en) Flip chip
JP2012099575A (ja) チップオンチップ構造体およびその製造方法
JP2007067175A (ja) 半導体装置の製造方法
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
TW201633412A (zh) 半導體裝置及其製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP6496389B2 (ja) 半導体装置及びその製造方法
US9385092B2 (en) Semiconductor device, electronic device and method for fabricating the semiconductor device
TWI467723B (zh) 半導體封裝件及其製法
JP4361828B2 (ja) 樹脂封止型半導体装置
KR20080002491A (ko) 플립 칩 패키지
JP2006013276A (ja) 半導体装置及びその製造方法
TW201401396A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107