JP2019186499A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019186499A JP2019186499A JP2018079111A JP2018079111A JP2019186499A JP 2019186499 A JP2019186499 A JP 2019186499A JP 2018079111 A JP2018079111 A JP 2018079111A JP 2018079111 A JP2018079111 A JP 2018079111A JP 2019186499 A JP2019186499 A JP 2019186499A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- opening
- insulating film
- preparing
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
第1実施形態について、図面を参照しつつ説明する。本実施形態の電子装置は、第1部材10と第2部材20とがはんだ30を介して電気的、機械的に接続されて構成されている。
第2実施形態について説明する。本実施形態は、第1実施形態に対し、第1はんだ31および第2はんだ32の充填率を規定したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態は、第1実施形態に対し、第1はんだ31と第1パッド部12との関係および第2はんだ32と第2パッド部22との関係を規定したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
る。
本実施形態は、第1実施形態に対し、第1、第2ゲッタリング層を追加したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態は、第4実施形態に対し、第1、第2ゲッタリング層13、23の構成を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
10a 一面
20 第2部材
20a 一面
30 はんだ
30a 溶融はんだ
31 第1はんだ
32 第2はんだ
41 第1絶縁膜
42 第2絶縁膜
Claims (12)
- 第1部材(10)と第2部材(20)とがはんだ(30)を介して電気的、機械的に接続された電子装置の製造方法であって、
一面(10a)側に第1絶縁膜(41)が形成され、前記第1絶縁膜に第1開口部(41a)が形成されていると共に、前記第1開口部に第1はんだ(31)が配置された前記第1部材を用意することと、
一面(20a)側に第2絶縁膜(42)が形成され、前記第2絶縁膜に第2開口部(42a)が形成されていると共に、前記第2開口部に第2はんだ(32)が配置された前記第2部材を用意することと、
前記第1部材の一面と前記第2部材の一面とが対向すると共に前記第1開口部と前記第2開口部とが繋がるように前記第1部材および前記第2を積層し、前記第1開口部と前記第2開口部とが繋がることで構成される開口部(40a)が形成されるように前記第1絶縁膜と前記第2絶縁膜とを接合することと、
前記第1絶縁膜と前記第2絶縁膜とを接合することの後、加熱して前記第1はんだおよび前記第2はんだを溶融して溶融はんだ(30a)を構成することと、
前記第1部材と前記第2部材との積層方向における一方向側から冷却することにより、前記溶融はんだを前記一方向側から固化して単結晶とされた前記はんだを形成することと、を行う電子装置の製造方法。 - 前記溶融はんだを構成することでは、前記積層方向に沿って加圧しながら加熱する請求項1に記載の電子装置の製造方法。
- 前記はんだを形成することでは、前記積層方向に沿って加圧しながら冷却する請求項1または2に記載の電子装置の製造方法。
- 前記第1部材を用意することでは、前記一面と反対側の他面(10b)から前記第1はんだのうちの前記一面と反対側の部分までの第1はんだ間隔(L1a)が、前記他面から前記第1絶縁膜のうちの前記一面と反対側の部分までの第1絶縁膜間隔(L1b)より短くされた前記第1部材を用意し、
前記第2部材を用意することでは、前記一面と反対側の他面(20b)から前記第2はんだのうちの前記一面と反対側の部分までの第2はんだ間隔(L2a)が、前記他面から前記第2絶縁膜のうちの前記一面と反対側の部分までの第2絶縁膜間隔(L2b)より短くされた前記第2部材を用意する請求項1ないし3のいずれか1つに記載の電子装置の製造方法。 - 前記はんだを形成することでは、前記溶融はんだの冷却速度が6℃/sec未満となるようにする請求項1ないし4のいずれか1つに記載の電子装置の製造方法。
- 前記第1部材を用意することでは、対向する側面のうちの最も長い部分の間隔が100μm以下である前記第1開口部が形成された前記第1部材を用意し、
前記第2部材を用意することでは、対向する側面のうちの最も長い部分の間隔が100μm以下である前記第2開口部が形成された前記第2部材を用意する請求項1ないし5のいずれか1つに記載の電子装置の製造方法。 - 前記第1部材を用意することでは、前記第1開口部の容積における前記第1はんだの占める割合が97%以上とされた前記第1部材を用意し、
前記第2部材を用意することでは、前記第2開口部の容積における前記第2はんだの占める割合が97%以上とされた前記第2部材を用意する請求項1ないし6のいずれか1つに記載の電子装置の製造方法。 - 前記第1部材を用意することでは、前記一面側に形成され、前記第1開口部から露出すると共に、前記第1はんだが配置され、前記溶融はんだを構成することの際に残存する第1パッド部(12)が配置された前記第1部材を用意し、
前記第2部材を用意することでは、前記一面側に形成され、前記第2開口部から露出すると共に、前記第2はんだが配置され、前記溶融はんだを構成することの際に残存する第2パッド部(22)が配置された前記第2部材を用意する請求項1ないし7のいずれか1つに記載の電子装置の製造方法。 - 前記第1部材を用意することでは、前記第1パッド部が銅、または銅を主成分とする合金で構成されていると共に前記第1はんだが錫を主成分として構成され、前記第1はんだを構成する錫の原子数に対する前記第1パッド部を構成する銅の原子数が銅/錫[atomic%]≧0.05となる前記第1部材を用意し、
前記第2部材を用意することでは、前記第2パッド部が銅、または銅を主成分とする合金で構成されていると共に前記第2はんだが錫を主成分として構成され、前記第2はんだを構成する錫の原子数に対する前記第2パッド部を構成する銅の原子数が銅/錫[atomic%]≧0.05となる前記第2部材を用意する請求項8に記載の電子装置の製造方法。 - 前記第1部材を用意することでは、前記第1パッド部がニッケル、またはニッケルを主成分とする合金で構成されていると共に前記第1はんだが錫を主成分として構成され、前記第1はんだを構成する錫の原子数に対する前記第1パッド部を構成するニッケルの原子数がニッケル/錫[atomic%]≧0.01となる前記第1部材を用意し、
前記第2部材を用意することでは、前記第2パッド部がニッケル、またはニッケルを主成分とする合金で構成されていると共に前記第2はんだが錫を主成分として構成され、前記第2はんだを構成する錫の原子数に対する前記第2パッド部を構成するニッケルの原子数がニッケル/錫[atomic%]≧0.01なる前記第2部材を用意する請求項8に記載の電子装置の製造方法。 - 前記第1部材を用意することでは、前記第1開口部内に第1ゲッタリング層(13)が配置された前記第1部材を用意し、
前記第2部材を用意することでは、前記第2開口部内に第2ゲッタリング層(23)が配置された前記第2部材を用意する請求項1ないし10のいずれか1つに記載の電子装置の製造方法。 - 第1部材(10)と第2部材(20)とがはんだ(30)を介して電気的、機械的に接続された電子装置であって、
前記第1部材と、
前記第2部材と、
前記第1部材と前記第2部材との間に配置され、前記第1部材と前記第2部材とを電気的、機械的に接続する前記はんだと、を備え、
前記はんだは、単結晶で構成されている電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079111A JP7135401B2 (ja) | 2018-04-17 | 2018-04-17 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079111A JP7135401B2 (ja) | 2018-04-17 | 2018-04-17 | 電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019186499A true JP2019186499A (ja) | 2019-10-24 |
JP7135401B2 JP7135401B2 (ja) | 2022-09-13 |
Family
ID=68337633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018079111A Active JP7135401B2 (ja) | 2018-04-17 | 2018-04-17 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7135401B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135404A (ja) * | 1996-10-28 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 半導体チップモジュール及びその製造方法 |
JP2012099575A (ja) * | 2010-10-29 | 2012-05-24 | Toshiba Corp | チップオンチップ構造体およびその製造方法 |
JP2013033891A (ja) * | 2011-08-03 | 2013-02-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2018
- 2018-04-17 JP JP2018079111A patent/JP7135401B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135404A (ja) * | 1996-10-28 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 半導体チップモジュール及びその製造方法 |
JP2012099575A (ja) * | 2010-10-29 | 2012-05-24 | Toshiba Corp | チップオンチップ構造体およびその製造方法 |
JP2013033891A (ja) * | 2011-08-03 | 2013-02-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7135401B2 (ja) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5146627B2 (ja) | 多層配線基板およびその製造方法 | |
JP6432466B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP4998073B2 (ja) | 半導体チップおよびその製造方法 | |
JP5672324B2 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
US8377565B2 (en) | Filling material and filling method using the same | |
JP6432465B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP2013038330A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6538596B2 (ja) | 電子部品の製造方法及び電子部品の製造装置 | |
CN107887358A (zh) | 膜型半导体封装及其制造方法 | |
US20210175146A1 (en) | Heat Sink for an Electronic Component | |
JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
JP5031677B2 (ja) | 接合構造体の製造方法 | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP2008238233A (ja) | 非鉛系の合金接合材、接合方法および接合体 | |
JPH02275657A (ja) | 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法 | |
JP5376356B2 (ja) | 電子素子の実装方法および該実装方法によって実装された電子部品 | |
JP2006278463A (ja) | サブマウント | |
JP2019186499A (ja) | 電子装置およびその製造方法 | |
JP2016174117A (ja) | 熱電変換モジュール及びその製造方法 | |
JP6392583B2 (ja) | 回路基板、および電子装置 | |
WO2016190205A1 (ja) | 半導体装置、半導体装置の製造方法、及び接合材料 | |
JP2018182088A (ja) | 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール | |
WO2011036829A1 (ja) | 半導体装置及びその製造方法 | |
WO2018042918A1 (ja) | 配線基板及びその製造方法 | |
JP6673635B2 (ja) | 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法、及び、接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220815 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7135401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |