CN103633037A - 封装结构及制造方法 - Google Patents

封装结构及制造方法 Download PDF

Info

Publication number
CN103633037A
CN103633037A CN201210309071.0A CN201210309071A CN103633037A CN 103633037 A CN103633037 A CN 103633037A CN 201210309071 A CN201210309071 A CN 201210309071A CN 103633037 A CN103633037 A CN 103633037A
Authority
CN
China
Prior art keywords
hole
substrate
exhaust hole
layer
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210309071.0A
Other languages
English (en)
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd
Original Assignee
AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd filed Critical AMBIT ELECTRONICS (ZHONGSHAN) Co Ltd
Priority to CN201210309071.0A priority Critical patent/CN103633037A/zh
Priority to TW101131277A priority patent/TWI492682B/zh
Priority to US13/859,561 priority patent/US8981571B2/en
Publication of CN103633037A publication Critical patent/CN103633037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构，包括基板、设于所述基板之顶面且与所述基板电性连接的电子元件及包覆所述电子元件的封胶体。所述基板对应所述电子元件之处设有多个排气通孔，所述排气通孔之内径自所述基板之顶面到所述基板之底面逐步缩小，所述排气通孔阻挡所述封胶体流出所述基板之底面。本发明提供的封装结构可有效防止电子元件与基板之间形成空洞。本发明还揭示一种封装结构制造方法，制程简单，制造成本低。

Description

封装结构及制造方法
技术领域
本发明涉及一种封装结构及制造方法。
背景技术
现有技术中，一般的封装结构通常是在基板较大的接地焊垫处设置散热直通孔，所述散热直通孔均设有填充材料。当体积较大的电子元件，如倒装芯片封装于基板上时，在封胶过程中，由于散热直通孔设有填充材料，电子元件与基板之间存在的气体不易通过所述散热直通孔排出，从而使得电子元件与基板之间会存在空洞，进而影响所述封装结构的性能。
发明内容
有鉴于此，需提供一种封装结构及制造方法，可将电子元件与基板之间的气体排出，有效防止电子元件与基板之间形成空洞，且制程简单，能有效降低产品成本。
本发明一具体实施方式中提供的封装结构包括基板、设于所述基板之顶面且与所述基板电性连接的电子元件及包覆所述电子元件的封胶体。所述基板对应所述电子元件之处设有多个排气通孔，所述排气通孔之内径自所述基板之顶面沿所述基板之底面逐步缩小，所述排气通孔阻挡所述封胶体流出所述基板之底面。
优选地，所述封胶体填充所述排气通孔，所述排气通孔之最小内径小于所述封胶体之填充颗粒的最小外径。
优选地，所述排气通孔具有光滑的内壁。
优选地，所述排气通孔呈台阶状。
优选地，所述排气通孔包括第一层孔、第二层孔及第三层孔，所述第一层孔、第二层孔及第三层孔自所述基板之顶面沿所述基板之底面逐步缩小。
本发明一具体实施方式中提供的一种封装结构制造方法包括：在基板上制作排气通孔，所述排气通孔之内径自所述基板之顶面沿底面逐渐缩小；将电子元件置于所述基板设有排气通孔之处并与所述基板电性连接；将封胶体包覆所述电子元件，所述封胶体填充所述排气通孔，且所述排气通孔阻挡所述封胶体流出所述基板之底面。
优选地，所述封装结构制造方法还包括在所述排气通孔之孔内壁电镀金属以使所述排气通孔具有光滑的内壁。
优选地，所述排气通孔之最小内径小于所述封胶体之填充颗粒之最小外径。
优选地，所述排气通孔呈台阶状。
优选地，所述排气通孔通过使用台阶状的钻头钻孔完成。
优选地，所述排气通孔包括第一层孔、第二层孔及第三层孔，所述第一层孔、第二层孔及第三层孔自所述基板之顶面沿所述基板之底面逐步缩小。
优选地，在基板上制作排气通孔之步骤包括以下步骤：
在所述基板上制作所述第一层孔；
在所述第一层孔的基础上制作所述第二层孔；及
在所述第二层孔的基础上制作所述第三层孔。
优选地，所述第一层孔、第二层孔及第三层孔通过机械钻孔或镭射钻孔或蚀刻的方式完成。
相较于现有技术，本发明的封装结构，通过在基板上设置内径逐渐缩小之排气通孔，电子元件之底面与基板之间存在的气体随着封胶体之模流流入所述排气通孔并排放出去，可有效防止电子元件与基板之间形成空洞。同时，所述封胶体之填充颗粒可止挡于所述排气通孔之最小内径处，堵塞并密封所述排气通孔，从而避免所述封胶体通过所述排气通孔流出至所述基板之底面。本发明的封装结构制造方法，制程简单，可有效降低产品的成本。
附图说明
图1所示为本发明一具体实施方式的封装结构截面示意图。
图2所示为图1之局部放大图。
图3所示为本发明在基板上制造排气通孔的示意图。
图4所示为将电子元件设于基板之排气通孔处并与基板电性连接的示意图。
图5所示为本发明之封装结构制造方法的一具体实施方式的流程图。
图6所示为在基板上制造排气通孔的一具体实施方式的流程图及相应之示意图。
主要元件符号说明
封装结构            100
基板                10
顶面                11
底面                12
焊垫                13
排气通孔            14
第一层孔            141
第二层孔            142
第三层孔            143
电子元件            20
芯片                21
被动元件            22
封胶体              30
树脂                31
填充颗粒            32
铜柱                40
焊锡                50
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参照图1，本发明之封装结构100包括基板10、设于基板10之顶面11且与基板10电性连接的电子元件20以及包覆所述电子元件20的封胶体30。所述基板10之顶面11及底面12均设有多个焊垫13，用于实现电子元件20与基板10之间的电性连接。本实施方式中，电子元件20包括芯片21和被动元件22，其中，芯片21通过铜柱40与基板10实现固定并电性连接，被动元件22通过焊锡50固定于基板10并与基板10电性连接。在其他实施方式中，电子元件20也可为其它体积较大的电子元件，如滤波器等。
基板10之对应电子元件20之处设有多个排气通孔14，所述排气通孔14之内径自所述基板10之顶面11沿所述基板10之底面12逐步缩小，所述排气通孔14阻挡所述封胶体30流出所述基板10之底面12。本实施方式中，参见图2，所述排气通孔14呈台阶状且包括第一层孔141、第二层孔142及第三层孔143。第一层孔141之内径d1、第二层孔142之内径d2、第三层孔143之内径d3自所述基板10之顶面11沿所述基板10之底面12逐步缩小，即d1>d2>d3。
本实施方式中，排气通孔14为三层台阶孔，在本发明之其它实施方式中，也可以根据产品的布局、基板10的厚度及封胶体30之填充颗粒32之最小外径大小调整排气通孔14之台阶层数。
请参照图2，封胶体30包括树脂31及多个均匀分布的具有不规则形状的填充颗粒32，在封胶的过程中，所述封胶体30填充于所述排气通孔14，且所述封胶体30之填充颗粒32止挡于所述排气通孔14之最小内径处，即止挡于所述第三层孔143处，从而堵塞并密封所述排气通孔14。本实施方式中，所述排气通孔14之最小内径小于所述封胶体30之填充颗粒32之最小外径，也就是说，所述封胶体30之填充颗粒32止挡于排气通孔14之第三层孔143处。
在封胶的过程中，封胶体30会沿着电子元件20之底面与基板10之间的空隙持续地注入到所述排气通孔14中，电子元件20之底面与基板10之间存在的气体会随着封胶体30之模流流入至所述排气通孔14中并通过所述排气通孔14排出至所述基板10之外。当封胶体30之填充颗粒32流入至所述排气通孔14的底部时，即流入所述排气通孔14之最小内径处时，由于所述排气通孔14之内径自所述基板10之顶面11沿所述基板10之底面12逐步缩小，且所述排气通孔14之最小内径小于所述填充颗粒32之最小外径，此时，所述填充颗粒32会止挡于所述排气通孔14之最小内径处，堵塞并密封所述排气通孔14，封胶体30填充所述排气通孔14。同时，部分即将流出于基板10之底面12之封胶体30之树脂31在外部气压的作用力下停留于所述排气通孔14之内部，从而防止封胶体30从排气通孔14中流出至所述基板10之底面12。
封胶体30止挡于排气通孔14之内部，可以节省后续对基板10之底面12残余封胶体30的清理工序，从而可节省制造成本。
本发明的封装结构100，通过在基板10上设置内径逐渐缩小的排气通孔14，在封胶的过程中，电子元件20之底面12与基板10之间的气体通过所述排气通孔14排出，从而避免所述电子元件20与基板10之间产生空洞。所述封胶体30之填充颗粒32止挡于所述排气通孔14之最小内径处，堵塞并密封所述排气通孔14，从而防止所述封胶体30流出至所述基板10之底面12。同时，填充于所述排气通孔14中的封胶体30可增强封胶体30与基板10之间的结合力，防止封胶体30与基板10之间产生分层，从而提高封装结构的可靠性。
在本发明的其它实施方式中，所述排气通孔14具有光滑的内壁以防止电子元件20与基板10之间的气体在被完全排出之前所述排气通孔14被封胶体30堵塞，从而确保所述气体通过所述排气通孔14被完全排出于所述基板10之外。
图5所示为本发明之封装结构100制造方法的一具体实施方式的流程图。本发明之封装结构100制造方法，用于将电子元件20内埋于封胶体30内。所述封装结构100制造方法，包括如下步骤。
在步骤S210，在基板10上制作排气通孔14，如图3所示。所述排气通孔14之内径自所述基板10之顶面11沿底面12逐渐缩小。本实施方式中，所述排气通孔14包括第一层孔141、第二层孔142及第三层孔143，所述第一层、第二层及第三层孔141、142、143呈台阶状。也就是说，第一层孔141之内径d1、第二层孔142之内径d2、第三层孔143之内径d3自所述基板10之顶面11沿所述基板10之底面12逐步缩小，即d1>d2>d3，如图2所示。
在步骤S220，将电子元件20置于所述基板10设有排气通孔14之处并与所述基板10电性连接，请参照图4。
在步骤S230，采用封胶体30包覆所述电子元件20，请参照图1。本实施方式中，利用注胶成型技术将电子元件20固定及填埋于封胶体30内。在封胶的过程中，电子元件20之底面12与基板10之间存在的气体会随着封胶体30之模流流入至所述排气通孔14中并通过所述排气通孔14排出至所述基板10之外。由于所述排气通孔14之最小内径小于封胶体30之填充颗粒32之最小外径，所述封胶体30之填充颗粒32止挡于所述排气通孔14之最小内径处，堵塞并密封所述排气通孔14，从而防止所述封胶体30通过所述排气通孔14流出至所述基板10之底面12。最后产品经过烘烤、印字等制程后将产品切割成单颗的个体即可完成产品的制作。
请参照图6，所示为排气通孔14之一具体实施方式的制造流程图及制造过程示意图。本实施方式中，排气通孔14为三层台阶孔，在本发明之其它实施方式中，也可以根据产品的布局、基板10的厚度及封胶体30之填充颗粒32之最小外径大小调整排气通孔14之台阶层数。
在步骤S211，在基板10上制作第一层孔141。当产品叠合完成后，根据产品布局，在基板10制作第一层孔141。本实施方式中，第一层孔141之内径d1为150um~300um。在其它实施方式中，也可以根据产品的布局、基板10的厚度及封胶体30之填充颗粒32之最小外径大小调整所述第一层孔141之内径的大小。所述第一层孔141可以采用机械钻孔、镭射钻孔或蚀刻的方式完成。
在步骤S212，在第一层孔141的基础上制作第二层孔142。本实施方式中，所述第二层孔142之内径d2为80um~200um。所述第二层孔142也可以采用机械钻孔、镭射钻孔或蚀刻的方式完成。若采用钻孔的方式完成，则需要使用比制作第一层孔141更小的钻头或光圈来完成所述第二层孔142的制作。
在步骤S213，在第二层孔142的基础上制作第三层孔143。若所述第三层孔143为最后一层孔，则所述第三层孔143之内径尺寸不能太大以确保所述第三层孔143被封胶体30之填充颗粒32堵塞，防止封胶体30之树脂31流出基板10之底面12。本实施方式中，所述第三层孔之内径d3为20um～60um。所述第三层孔143也可以采用机械钻孔、镭射钻孔或蚀刻的方式完成。若采用钻孔的方式完成，则需要使用比制作第二层孔142更小的钻头或光圈来完成所述第三层孔143的制作。
在步骤S214，在排气通孔14之孔内壁电镀金属。在排气通孔14之孔内壁电镀金属可以增加所述排气通孔14之内壁的光滑度，以防止气体被全部排除前所述排气通孔14被封胶体30堵塞。若排气通孔14的尺寸较大，则可省略此步骤。
在本发明其它实施方式中，所述排气通孔14也可使用台阶状的钻头进行钻孔或采用冲压的方法一步完成。
本发明的封装结构制造方法采用机械钻孔、镭射钻孔或蚀刻的方式在基板10上设置内径逐步缩小之排气通孔14，并利用注胶成型技术将电子元件20内埋于封胶体30内，制程简单，制造成本低。

Claims (13)

1.一种封装结构，包括基板、设于所述基板之顶面且与所述基板电性连接的电子元件及包覆所述电子元件的封胶体，其特征在于，所述基板对应所述电子元件之处设有多个排气通孔，所述排气通孔之内径自所述基板之顶面沿所述基板之底面逐步缩小，所述排气通孔阻挡所述封胶体流出所述基板之底面。
2.如权利要求1所述的封装结构，其特征在于，所述封胶体填充所述排气通孔，所述排气通孔之最小内径小于所述封胶体之填充颗粒的最小外径。
3.如权利要求1所述的封装结构，其特征在于，所述排气通孔具有光滑的内壁。
4.如权利要求1所述的封装结构，其特征在于，所述排气通孔呈台阶状。
5.如权利要求4所述的封装结构，其特征在于，所述排气通孔包括第一层孔、第二层孔及第三层孔，所述第一层孔、第二层孔及第三层孔自所述基板之顶面沿所述基板之底面逐步缩小。
6.一种封装结构制造方法，其特征在于，包括：
在基板上制作排气通孔，所述排气通孔之内径自所述基板之顶面沿底面逐渐缩小；
将所述电子元件置于所述基板设有排气通孔之处并与所述基板电性连接；及
将封胶体包覆所述电子元件，所述封胶体填充所述排气通孔，且所述排气通孔阻挡所述封胶体流出所述基板之底面。
7.如权利要求6所述的封装结构制造方法，其特征在于，还包括在所述排气通孔之孔内壁电镀金属以使所述排气通孔具有光滑的内壁。
8.如权利要求6所述的封装结构制造方法，其特征在于，所述排气通孔之最小内径小于所述封胶体之填充颗粒之最小外径。
9.如权利要求6所述的封装结构制造方法，其特征在于，所述排气通孔呈台阶状。
10.如权利要求9所述的封装结构制造方法，其特征在于，所述排气通孔通过使用台阶状的钻头钻孔完成。
11.如权利要求9所述的封装结构制造方法，其特征在于，所述排气通孔包括第一层孔、第二层孔及第三层孔，所述第一层孔、第二层孔及第三层孔自所述基板之顶面沿所述基板之底面逐步缩小。
12.如权利要求11所述的封装结构制造方法，其特征在于，在基板上制作排气通孔之步骤包括以下步骤：
在所述基板上制作所述第一层孔；
在所述第一层孔的基础上制作所述第二层孔；及
在所述第二层孔的基础上制作所述第三层孔。
13.如权利要求12所述的封装结构制造方法，其特征在于，所述第一层孔、第二层孔及第三层孔通过机械钻孔或镭射钻孔或蚀刻的方式完成。
CN201210309071.0A 2012-08-27 2012-08-27 封装结构及制造方法 Pending CN103633037A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210309071.0A CN103633037A (zh) 2012-08-27 2012-08-27 封装结构及制造方法
TW101131277A TWI492682B (zh) 2012-08-27 2012-08-29 封裝結構及製造方法
US13/859,561 US8981571B2 (en) 2012-08-27 2013-04-09 Package assembly and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210309071.0A CN103633037A (zh) 2012-08-27 2012-08-27 封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN103633037A true CN103633037A (zh) 2014-03-12

Family

ID=50147304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210309071.0A Pending CN103633037A (zh) 2012-08-27 2012-08-27 封装结构及制造方法

Country Status (3)

Country Link
US (1) US8981571B2 (zh)
CN (1) CN103633037A (zh)
TW (1) TWI492682B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098570A (zh) * 2016-06-23 2016-11-09 江阴芯智联电子科技有限公司 空腔式塑料封装模块结构及其制造方法
CN106409823A (zh) * 2015-08-03 2017-02-15 爱思开海力士有限公司 包括平面层叠的半导体芯片的半导体封装
CN108074881A (zh) * 2016-11-10 2018-05-25 矽品精密工业股份有限公司 封装堆叠结构
CN109545754A (zh) * 2018-11-22 2019-03-29 京东方科技集团股份有限公司 一种芯片的封装结构、封装方法、显示装置
CN111834438A (zh) * 2019-04-18 2020-10-27 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构
CN113658920A (zh) * 2021-08-16 2021-11-16 长鑫存储技术有限公司 封装基板、半导体结构及封装基板的制作方法
CN111834438B (zh) * 2019-04-18 2024-05-31 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
TWI576032B (zh) * 2014-05-26 2017-03-21 旭德科技股份有限公司 基板結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042908A1 (en) * 2000-05-18 2001-11-22 Akira Okada Semiconductor device and manufacturing method of semiconductor device
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US20060103021A1 (en) * 2004-11-15 2006-05-18 Cheng-Cheng Liu BGA package having substrate with exhaust hole

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US20030155656A1 (en) * 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
JP2012028744A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042908A1 (en) * 2000-05-18 2001-11-22 Akira Okada Semiconductor device and manufacturing method of semiconductor device
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US20060103021A1 (en) * 2004-11-15 2006-05-18 Cheng-Cheng Liu BGA package having substrate with exhaust hole

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409823A (zh) * 2015-08-03 2017-02-15 爱思开海力士有限公司 包括平面层叠的半导体芯片的半导体封装
CN106098570A (zh) * 2016-06-23 2016-11-09 江阴芯智联电子科技有限公司 空腔式塑料封装模块结构及其制造方法
CN106098570B (zh) * 2016-06-23 2019-01-01 江阴芯智联电子科技有限公司 空腔式塑料封装模块结构及其制造方法
CN108074881A (zh) * 2016-11-10 2018-05-25 矽品精密工业股份有限公司 封装堆叠结构
CN108074881B (zh) * 2016-11-10 2019-10-01 矽品精密工业股份有限公司 封装堆叠结构
CN109545754A (zh) * 2018-11-22 2019-03-29 京东方科技集团股份有限公司 一种芯片的封装结构、封装方法、显示装置
CN111834438A (zh) * 2019-04-18 2020-10-27 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构
CN111834438B (zh) * 2019-04-18 2024-05-31 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构
CN113658920A (zh) * 2021-08-16 2021-11-16 长鑫存储技术有限公司 封装基板、半导体结构及封装基板的制作方法

Also Published As

Publication number Publication date
US8981571B2 (en) 2015-03-17
TW201410094A (zh) 2014-03-01
TWI492682B (zh) 2015-07-11
US20140054792A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
CN103633037A (zh) 封装结构及制造方法
TWI686089B (zh) 微機電麥克風套裝
CN103915355B (zh) 封装结构的形成方法
CN102709260B (zh) 半导体封装构造
US20120091487A1 (en) Light emitting diode package and method for manufacturing the same
CN105390456B (zh) 在电子器件的密封材料中埋置添加剂微粒
WO2014112954A1 (en) Substrate for semiconductor packaging and method of forming same
JP2013051296A (ja) 半導体装置用パッケージとその製造方法、および半導体装置
CN110140432A (zh) 印刷电路板和用于制造印刷电路板的方法
CN103972111B (zh) 引线框架结构的形成方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
JP2008311520A5 (zh)
CN105047630B (zh) 芯片后组装有源埋入封装结构及其生产工艺
KR20140083514A (ko) 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법
CN106229301B (zh) 一种气密性表面贴装型数字隔离器封装结构
CN208127188U (zh) 功率器件的封装模块及引线框架
CN103489655A (zh) 一种新型平面阵列多芯混联固体钽电容器及其制造方法
CN108900216A (zh) 一种无线传输模组及制造方法
CN103915235A (zh) 一种平面磁性元件及其制作方法
CN205609474U (zh) 金属圆片埋孔型表面声滤波芯片封装结构
CN205609498U (zh) 埋孔型表面声滤波芯片封装结构
CN212587519U (zh) 一种led晶元封装结构
CN103531550A (zh) 改进的小间距塑封的封装结构及封装方法
CN104254190A (zh) 电路板及其制作方法
JP2005302835A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 528437 No. 9 Jianye East Road, Torch Development Zone, Guangdong, Zhongshan

Applicant after: - the core of Electronic Science and Technology (Zhongshan) Co., Ltd.

Address before: 528437 export processing zone of Torch Development Zone, Guangdong, Zhongshan

Applicant before: Ambit Electronics (Zhongshan) Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: AMBIT MICROSYSTEMS (ZHONGSHAN) CORPORATION TO: XUNXIN ELECTRONIC TECHNOLOGY (ZHONGSHAN) CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140312