TWI492682B - 封裝結構及製造方法 - Google Patents

封裝結構及製造方法 Download PDF

Info

Publication number
TWI492682B
TWI492682B TW101131277A TW101131277A TWI492682B TW I492682 B TWI492682 B TW I492682B TW 101131277 A TW101131277 A TW 101131277A TW 101131277 A TW101131277 A TW 101131277A TW I492682 B TWI492682 B TW I492682B
Authority
TW
Taiwan
Prior art keywords
holes
exhaust
substrate
layer
hole
Prior art date
Application number
TW101131277A
Other languages
English (en)
Other versions
TW201410094A (zh
Inventor
wang-lai Yang
Original Assignee
Shunsin Technology Zhong Shan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shunsin Technology Zhong Shan Ltd filed Critical Shunsin Technology Zhong Shan Ltd
Publication of TW201410094A publication Critical patent/TW201410094A/zh
Application granted granted Critical
Publication of TWI492682B publication Critical patent/TWI492682B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝結構及製造方法
本發明涉及一種封裝結構及製造方法。
現有技術中，一般的封裝結構通常是在基板較大的接地焊墊處設置散熱直通孔，該散熱直通孔均設有填充材料。當體積較大的電子元件，如倒裝晶片封裝於基板上時，在封膠過程中，由於散熱直通孔設有填充材料，電子元件與基板之間存在的氣體不易透過該散熱直通孔排出，從而使得電子元件與基板之間會存在空洞，進而影響該封裝結構的性能。
有鑑於此，需提供一種封裝結構及製造方法，可將電子元件與基板之間的氣體排出，有效防止電子元件與基板之間形成空洞，且制程簡單，能有效降低產品成本。
本發明一具體實施方式中提供的封裝結構包括基板、設於該基板之頂面且與該基板電性連接的電子元件及包覆該電子元件的封膠體。該基板上設置有複數排氣通孔，電子元件置於該基板上並與該基板電性連接，且該電子元件覆蓋該複數排氣通孔，該等排氣通孔之內徑自該基板之頂面沿該基板之底面逐步縮小，該等排氣通孔阻擋該封膠體流出該基板之底面。
優選地，該封膠體填充該等排氣通孔，該等排氣通孔之最小內徑小於該封膠體之填充顆粒的最小外徑。
優選地，該等排氣通孔具有光滑的內壁。
優選地，每一個排氣通孔呈台階狀。
優選地，每一個排氣通孔包括第一層孔、第二層孔及第三層孔，該第一層孔、第二層孔及第三層孔之內徑自該基板之頂面沿該基板之底面逐步縮小。
本發明一具體實施方式中提供的一種封裝結構製造方法包括：在基板上製作排氣通孔，該等排氣通孔之內徑自該基板之頂面沿底面逐漸縮小；將電子元件置於該基板上並與該基板電性連接，且該電子元件覆蓋該複數排氣通孔；將封膠體包覆該電子元件，該封膠體填充該等排氣通孔，且該等排氣通孔阻擋該封膠體流出該基板之底面。
優選地，該封裝結構製造方法還包括在該等排氣通孔之孔內壁電鍍金屬以使該等排氣通孔具有光滑的內壁。
優選地，該等排氣通孔之最小內徑小於該封膠體之填充顆粒之最小外徑。
優選地，每一個排氣通孔呈台階狀。
優選地，該等排氣通孔透過使用台階狀的鑽頭鑽孔完成。
優選地，每一個排氣通孔包括第一層孔、第二層孔及第三層孔，該第一層孔、第二層孔及第三層孔之內徑自該基板之頂面沿該基板之底面逐步縮小。
優選地，在基板上製作排氣通孔之步驟包括以下步驟：在該基板上製作該第一層孔；在該第一層孔的基礎上製作該第二層孔；及在該第二層孔的基礎上製作該第三層孔。
優選地，該第一層孔、第二層孔及第三層孔透過機械鑽孔或鐳射鑽孔或蝕刻的方式完成。
相較於現有技術，本發明的封裝結構，透過在基板上設置內徑逐漸縮小之排氣通孔，電子元件之底面與基板之間存在的氣體隨著封膠體之模流流入該等排氣通孔並排放出去，可有效防止電子元件與基板之間形成空洞。同時，該封膠體之填充顆粒可止擋於該等排氣通孔之最小內徑處，堵塞並密封該等排氣通孔，從而避免該封膠體透過該等排氣通孔流出至該基板之底面。本發明的封裝結構製造方法，制程簡單，可有效降低產品的成本。
100‧‧‧封裝結構
10‧‧‧基板
11‧‧‧頂面
12‧‧‧底面
13‧‧‧焊墊
14‧‧‧排氣通孔
141‧‧‧第一層孔
142‧‧‧第二層孔
143‧‧‧第三層孔
20‧‧‧電子元件
21‧‧‧晶片
22‧‧‧被動元件
30‧‧‧封膠體
31‧‧‧樹脂
32‧‧‧填充顆粒
40‧‧‧銅柱
50‧‧‧焊錫
圖1係本發明一具體實施方式的封裝結構截面示意圖。
圖2係圖1之局部放大圖。
圖3係本發明在基板上製造排氣通孔之示意圖。
圖4係將電子元件設於基板之排氣通孔處並與基板電性連接的示意圖。
圖5係本發明之封裝結構製造方法的一具體實施方式的流程圖。
圖6係在基板上製造排氣通孔的一具體實施方式的流程圖及相應 之示意圖。
請參照圖1，本發明之封裝結構100包括基板10、設於基板10之頂面11且與基板10電性連接的電子元件20以及包覆該電子元件20的封膠體30。該基板10之頂面11及底面12均設有複數焊墊13，用於實現電子元件20與基板10之間的電性連接。本實施方式中，電子元件20包括晶片21和被動元件22，其中，晶片21透過銅柱40與基板10實現固定並電性連接，被動元件22透過焊錫50固定於基板10並與基板10電性連接。在其他實施方式中，電子元件20也可為其它體積較大的電子元件，如濾波器等。
基板10之對應電子元件20之處設有複數排氣通孔14，該等排氣通孔14之內徑自該基板10之頂面11沿該基板10之底面12逐步縮小，該等排氣通孔14阻擋該封膠體30流出該基板10之底面12。本實施方式中，參見圖2，每一個排氣通孔14呈台階狀，且包括第一層孔141、第二層孔142及第三層孔143。第一層孔141之內徑d1、第二層孔142之內徑d2、第三層孔143之內徑d3自該基板10之頂面11沿該基板10之底面12逐步縮小，即d1>d2>d3。
本實施方式中，排氣通孔14為三層台階孔，在本發明之其它實施方式中，也可以根據產品的佈局、基板10的厚度及封膠體30之填充顆粒32之最小外徑大小調整排氣通孔14之台階層數。
請參照圖2，封膠體30包括樹脂31及複數均勻分佈的具有不規則形狀的填充顆粒32，在封膠的過程中，該封膠體30填充於該等排氣通孔14，且該封膠體30之填充顆粒32止擋於該等排氣通孔14之最小內徑處，即止擋於該第三層孔143處，從而堵塞並密封該等 排氣通孔14。本實施方式中，該等排氣通孔14之最小內徑小於該封膠體30之填充顆粒32之最小外徑，也就是說，該封膠體30之填充顆粒32止擋於排氣通孔14之第三層孔143處。
在封膠的過程中，封膠體30會沿著電子元件20之底面與基板10之間的空隙持續地注入到該等排氣通孔14中，電子元件20之底面與基板10之間存在的氣體會隨著封膠體30之模流流入至該等排氣通孔14中並透過該等排氣通孔14排出至該基板10之外。當封膠體30之填充顆粒32流入至該等排氣通孔14的底部時，即流入該等排氣通孔14之最小內徑處時，由於該等排氣通孔14之內徑自該基板10之頂面11沿該基板10之底面12逐步縮小，且該等排氣通孔14之最小內徑小於該等填充顆粒32之最小外徑，此時，該等填充顆粒32會止擋於該等排氣通孔14之最小內徑處，堵塞並密封該等排氣通孔14，封膠體30填充該等排氣通孔14。同時，部分即將流出於基板10之底面12之封膠體30之樹脂31在外部氣壓的作用力下停留於該等排氣通孔14之內部，從而防止封膠體30從排氣通孔14中流出至該基板10之底面12。
封膠體30止擋於排氣通孔14之內部，可以節省後續對基板10之底面12殘餘封膠體30的清理工序，從而可節省製造成本。
本發明的封裝結構100，透過在基板10上設置內徑逐漸縮小的排氣通孔14，在封膠的過程中，電子元件20之底面12與基板10之間的氣體透過該等排氣通孔14排出，從而避免該電子元件20與基板10之間產生空洞。該封膠體30之填充顆粒32止擋於該等排氣通孔14之最小內徑處，堵塞並密封該等排氣通孔14，從而防止該封膠體30流出至該基板10之底面12。同時，填充於該等排氣通孔14中 的封膠體30可增強封膠體30與基板10之間的結合力，防止封膠體30與基板10之間產生分層，從而提高封裝結構的可靠性。
在本發明的其它實施方式中，該等排氣通孔14具有光滑的內壁以防止電子元件20與基板10之間的氣體在被完全排出之前該等排氣通孔14被封膠體30堵塞，從而確保該氣體透過該等排氣通孔14被完全排出於該基板10之外。
圖5係本發明之封裝結構100製造方法的一具體實施方式的流程圖。本發明之封裝結構100製造方法，用於將電子元件20內埋於封膠體30內。該封裝結構100製造方法，包括如下步驟。
在步驟S210，在基板10上製作排氣通孔14，如圖3所示。該等排氣通孔14之內徑自該基板10之頂面11沿底面12逐漸縮小。本實施方式中，每一個排氣通孔14包括第一層孔141、第二層孔142及第三層孔143，該第一層、第二層及第三層孔141、142、143呈台階狀。也就是說，第一層孔141之內徑d1、第二層孔142之內徑d2、第三層孔143之內徑d3自該基板10之頂面11沿該基板10之底面12逐步縮小，即d1>d2>d3，如圖2所示。
在步驟S220，將電子元件20置於該基板10設有排氣通孔14之處並與該基板10電性連接，請參照圖4。
在步驟S230，採用封膠體30包覆該電子元件20，請參照圖1。本實施方式中，利用注膠成型技術將電子元件20固定及填埋於封膠體30內。在封膠的過程中，電子元件20之底面12與基板10之間存在的氣體會隨著封膠體30之模流流入至該等排氣通孔14中並透過該等排氣通孔14排出至該基板10之外。由於該等排氣通孔14之最 小內徑小於封膠體30之填充顆粒32之最小外徑，封膠體30之填充顆粒32止擋於該等排氣通孔14之最小內徑處，堵塞並密封該等排氣通孔14，從而防止該封膠體30透過該等排氣通孔14流出至該基板10之底面12。最後產品經過烘烤、印字等制程後將產品切割成單顆的個體即可完成產品的製作。
請參照圖6，係排氣通孔14之一具體實施方式的製造流程圖及製造過程示意圖。本實施方式中，排氣通孔14為三層台階孔，在本發明之其它實施方式中，也可以根據產品的佈局、基板10的厚度及封膠體30之填充顆粒32之最小外徑大小調整排氣通孔14之台階層數。
在步驟S211，在基板10上製作第一層孔141。當產品疊合完成後，根據產品佈局，在基板10製作第一層孔141。本實施方式中，第一層孔141之內徑d1為150um~300um。在其它實施方式中，也可以根據產品的佈局、基板10的厚度及封膠體30之填充顆粒32之最小外徑大小調整該第一層孔141之內徑的大小。該第一層孔141可以採用機械鑽孔、鐳射鑽孔或蝕刻的方式完成。
在步驟S212，在第一層孔141的基礎上製作第二層孔142。本實施方式中，該第二層孔142之內徑d2為80um~200um。該第二層孔142也可以採用機械鑽孔、鐳射鑽孔或蝕刻的方式完成。若採用鑽孔的方式完成，則需要使用比製作第一層孔141更小的鑽頭或光圈來完成該第二層孔142的製作。
在步驟S213，在第二層孔142的基礎上製作第三層孔143。若該第三層孔143為最後一層孔，則該第三層孔143之內徑尺寸不能太大以確保該第三層孔143被封膠體30之填充顆粒32堵塞，防止封膠 體30之樹脂31流出基板10之底面12。本實施方式中，該第三層孔之內徑d3為20um~60um。該第三層孔143也可以採用機械鑽孔、鐳射鑽孔或蝕刻的方式完成。若採用鑽孔的方式完成，則需要使用比製作第二層孔142更小的鑽頭或光圈來完成該第三層孔143的製作。
在步驟S214，在排氣通孔14之孔內壁電鍍金屬。在排氣通孔14之孔內壁電鍍金屬可以增加該等排氣通孔14之內壁的光滑度，以防止氣體被全部排除前該等排氣通孔14被封膠體30堵塞。若排氣通孔14的尺寸較大，則可省略此步驟。
在本發明其它實施方式中，該等排氣通孔14也可使用台階狀的鑽頭進行鑽孔或採用衝壓的方法一步完成。
本發明的封裝結構製造方法採用機械鑽孔、鐳射鑽孔或蝕刻的方式在基板10上設置內徑逐步縮小之排氣通孔14，並利用注膠成型技術將電子元件20內埋於封膠體30內，制程簡單，製造成本低。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述僅為本創作之較佳實施例，舉凡熟悉本案技藝之人上，在爰依本創作精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
100‧‧‧封裝結構
10‧‧‧基板
11‧‧‧頂面
12‧‧‧底面
13‧‧‧焊墊
14‧‧‧排氣通孔
20‧‧‧電子元件
21‧‧‧晶片
22‧‧‧被動元件
30‧‧‧封膠體
40‧‧‧銅柱
50‧‧‧焊錫

Claims (13)

  1. 一種封裝結構，包括基板、設於該基板之頂面且與該基板電性連接的電子元件及包覆該電子元件的封膠體，其改良在於，該基板上設置有複數排氣通孔，且該電子元件覆蓋該複數排氣通孔，該等排氣通孔之內徑自該基板之頂面沿該基板之底面逐步縮小，該等排氣通孔阻擋該封膠體流出該基板之底面。
  2. 如申請專利範圍第1項所述的封裝結構，其改良在於，該封膠體填充該等排氣通孔，該等排氣通孔之最小內徑小於該封膠體之填充顆粒的最小外徑。
  3. 如申請專利範圍第1項所述的封裝結構，其改良在於，該等排氣通孔具有光滑的內壁。
  4. 如申請專利範圍第1項所述的封裝結構，其改良在於，每一個排氣通孔呈台階狀。
  5. 如申請專利範圍第4項所述的封裝結構，其改良在於，每一個排氣通孔包括第一層孔、第二層孔及第三層孔，該第一層孔、第二層孔及第三層孔之內徑自該基板之頂面沿該基板之底面逐步縮小。
  6. 一種封裝結構製造方法，其改良在於，包括：在基板上製作排氣通孔，該等排氣通孔之內徑自該基板之頂面沿底面逐漸縮小；將電子元件置於該基板上並與該基板電性連接，且該電子元件覆蓋該複數排氣通孔；及將封膠體包覆該電子元件，該封膠體填充該等排氣通孔，且該等排氣通孔阻擋該封膠體流出該基板之底面。
  7. 如申請專利範圍第6項所述的封裝結構製造方法，其改良在於，還包括在該等排氣通孔之孔內壁電鍍金屬以使該等排氣通孔具有光滑的內壁。
  8. 如申請專利範圍第6項所述的封裝結構製造方法，其改良在於，該等排氣通孔之最小內徑小於該封膠體之填充顆粒之最小外徑。
  9. 如申請專利範圍第6項所述的封裝結構製造方法，其改良在於，每一個排氣通孔呈台階狀。
  10. 如申請專利範圍第9項所述的封裝結構製造方法，其改良在於，該等排氣通孔透過使用台階狀的鑽頭鑽孔完成。
  11. 如申請專利範圍第9項所述的封裝結構製造方法，其改良在於，該等排氣通孔包括第一層孔、第二層孔及第三層孔，該第一層孔、第二層孔及第三層孔之內徑自該基板之頂面沿該基板之底面逐步縮小。
  12. 如申請專利範圍第11項所述的封裝結構製造方法，其改良在於，在基板上製作排氣通孔之步驟包括以下步驟：在該基板上製作該第一層孔；在該第一層孔的基礎上製作該第二層孔；及在該第二層孔的基礎上製作該第三層孔。
  13. 如申請專利範圍第12項所述的封裝結構製造方法，其改良在於，該第一層孔、該第二層孔及該第三層孔透過機械鑽孔或鐳射鑽孔或蝕刻的方式完成。
TW101131277A 2012-08-27 2012-08-29 封裝結構及製造方法 TWI492682B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210309071.0A CN103633037A (zh) 2012-08-27 2012-08-27 封装结构及制造方法

Publications (2)

Publication Number Publication Date
TW201410094A TW201410094A (zh) 2014-03-01
TWI492682B true TWI492682B (zh) 2015-07-11

Family

ID=50147304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131277A TWI492682B (zh) 2012-08-27 2012-08-29 封裝結構及製造方法

Country Status (3)

Country Link
US (1) US8981571B2 (zh)
CN (1) CN103633037A (zh)
TW (1) TWI492682B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
TWI576032B (zh) 2014-05-26 2017-03-21 旭德科技股份有限公司 基板結構及其製作方法
KR20170016047A (ko) * 2015-08-03 2017-02-13 에스케이하이닉스 주식회사 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
CN106098570B (zh) * 2016-06-23 2019-01-01 江阴芯智联电子科技有限公司 空腔式塑料封装模块结构及其制造方法
TWI595603B (zh) * 2016-11-10 2017-08-11 矽品精密工業股份有限公司 封裝堆疊結構
CN109545754B (zh) * 2018-11-22 2021-01-26 京东方科技集团股份有限公司 一种芯片的封装结构、封装方法、显示装置
CN111834438B (zh) * 2019-04-18 2024-05-31 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构
CN113658920A (zh) * 2021-08-16 2021-11-16 长鑫存储技术有限公司 封装基板、半导体结构及封装基板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186517A1 (en) * 1999-10-15 2006-08-24 Jang Sung S Semiconductor package having improved adhesiveness and ground bonding
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
JP2012028744A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JP4454792B2 (ja) * 2000-05-18 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US20030155656A1 (en) * 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
TWI240397B (en) * 2004-11-15 2005-09-21 Advanced Semiconductor Eng BGA package having substrate with exhaust function for molding
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186517A1 (en) * 1999-10-15 2006-08-24 Jang Sung S Semiconductor package having improved adhesiveness and ground bonding
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
JP2012028744A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
TW201410094A (zh) 2014-03-01
US8981571B2 (en) 2015-03-17
CN103633037A (zh) 2014-03-12
US20140054792A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
TWI492682B (zh) 封裝結構及製造方法
TWI379388B (zh)
JP2010267805A5 (zh)
TWI451546B (zh) 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
CN110858576B (zh) 覆晶封装基板及其制法
TWI746415B (zh) 覆晶封裝基板之核心結構及其製法
TWI538127B (zh) 封裝裝置及其製作方法
TWI549239B (zh) 具有柱體的半導體封裝基板及其相關方法
TWI451539B (zh) 半導體封裝件及其製造方法
TWI566355B (zh) 電子元件封裝結構及製作方法
US6519844B1 (en) Overmold integrated circuit package
KR20140108138A (ko) 패키징된 반도체 디바이스
CN103972111B (zh) 引线框架结构的形成方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
US20060103021A1 (en) BGA package having substrate with exhaust hole
US10777536B2 (en) Semiconductor package with air cavity
CN107369627B (zh) 一种三维堆叠的气密封装方法
TWI783631B (zh) 垂直式晶片與水平式晶片之封裝結構及其製造方法
TWI463622B (zh) 具有單側基板設計的半導體封裝及其製造方法
TW202010077A (zh) 覆晶封裝基板及其製法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP6210533B2 (ja) プリント基板およびその製造方法
TWI550732B (zh) 晶片封裝結構的製作方法
TW201324628A (zh) 半導體封裝結構及其半導體封裝基板之製造方法