CN113658920A - 封装基板、半导体结构及封装基板的制作方法 - Google Patents
封装基板、半导体结构及封装基板的制作方法 Download PDFInfo
- Publication number
- CN113658920A CN113658920A CN202110936592.8A CN202110936592A CN113658920A CN 113658920 A CN113658920 A CN 113658920A CN 202110936592 A CN202110936592 A CN 202110936592A CN 113658920 A CN113658920 A CN 113658920A
- Authority
- CN
- China
- Prior art keywords
- hole
- hole section
- section
- cross
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 title abstract description 28
- 239000010410 layer Substances 0.000 claims description 171
- 239000012792 core layer Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 5
- 239000005022 packaging material Substances 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 9
- 238000012858 packaging process Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 58
- 229910000679 solder Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 239000008393 encapsulating agent Substances 0.000 description 13
- 238000005553 drilling Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 230000013011 mating Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及半导体技术领域，提出了一种封装基板、半导体结构及封装基板的制作方法，封装基板，包括：基板本体；至少一个排气孔，排气孔设置在基板本体上，排气孔包括第一孔段和至少一个第二孔段，第一孔段和第二孔段相连通，且第一孔段和第二孔段沿垂直于基板本体方向的正投影至少有部分相重合，第一孔段的横截面积大于第二孔段的横截面积。基板本体上设置有排气孔，且排气孔包括第一孔段和第二孔段，通过使得第一孔段的横截面积大于第二孔段的横截面积，在封装过程中，不仅可以保证空气有效排出，且可以减缓封装料流动速度，从而减少封装料溢出效应，以此改善封装基板的使用性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种封装基板、半导体结构及封装基板的制作方法。
背景技术
半导体结构的制造过程中，封装基板较为常用，由于封装基板的结构限制，在对封装基板和其上的芯片进行注塑封装时容易出现空气无法排出或者封装料溢出的问题。
发明内容
本发明提供一种封装基板、半导体结构及封装基板的制作方法，以改善封装基板的性能。
根据本发明的第一个方面，提供了一种封装基板，包括：
基板本体；
至少一个排气孔，排气孔设置在基板本体上，排气孔包括第一孔段和至少一个第二孔段，第一孔段和第二孔段相连通，且第一孔段和第二孔段沿垂直于基板本体方向的正投影至少有部分相重合，第一孔段的横截面积大于第二孔段的横截面积。
在本发明的一个实施例中，基板本体包括相对设置的顶部表面和底部表面，顶部表面用于与芯片相连接，第一孔段的一端位于顶部表面，第二孔段的一端位于底部表面。
在本发明的一个实施例中，排气孔包括一个第一孔段和一个第二孔段。
在本发明的一个实施例中，第一孔段的横截面积为a，第二孔段的横截面积为b，其中，0.5a≤b≤0.9a。
在本发明的一个实施例中，排气孔还包括第三孔段，第三孔段位于第一孔段和第二孔段之间，以连通第一孔段和第二孔段；
其中，第三孔段为多个。
在本发明的一个实施例中，多个第三孔段均相同；或，多个第三孔段中的至少一个与其他的不相同。
在本发明的一个实施例中，第一孔段的横截面积为a，多个第三孔段的横截面积之和为c，其中，0.5a≤c≤0.9a。
在本发明的一个实施例中，排气孔包括一个第一孔段和多个第二孔段。
在本发明的一个实施例中，第一孔段的横截面积为a，多个第二孔段的横截面积之和为f，其中，0.5a≤f≤0.9a。
在本发明的一个实施例中，多个第二孔段的横截面积均相同。
在本发明的一个实施例中，多个第二孔段中的至少一个的第二孔段的横截面积与其他的第二孔段的横截面积不相同。
在本发明的一个实施例中，沿着封装料注塑方向，多个第二孔段中横截面积小的第二孔段和横截面积大的第二孔段依次设置。
在本发明的一个实施例中，排气孔为多个，多个排气孔间隔地设置在基板本体上。
在本发明的一个实施例中，基板本体包括：
芯板层；
第一导电层；
第二导电层，第一导电层和第二导电层分别设置在芯板层的相对两侧；
其中，芯板层的厚度为d，第一孔段占有芯板层的深度为e，其中，d/3≤e≤2d/3，或，第一孔段贯通芯板层。
根据本发明的第二个方面，提供了一种半导体结构，包括上述的封装基板和芯片。
根据本发明的第三个方面，提供了一种封装基板的制作方法，包括：
提供基板本体；
在基板本体上形成至少一个排气孔，排气孔包括相连通的第一孔段和至少一个第二孔段，且第一孔段和第二孔段沿垂直于基板本体方向的正投影至少有部分相重合；
其中，第一孔段的横截面积大于第二孔段的横截面积。
在本发明的一个实施例中，基板本体包括芯板层以及形成于芯板层相对两侧的第一导电层和第二导电层；
其中，第一孔段和第二孔段分别贯通第一导电层和第二导电层。
在本发明的一个实施例中，形成相连通的第一孔段和第二孔段，包括：
在第一导电层上形成第一通孔；
在第二导电层上形成第二通孔；
根据第一通孔，在芯板层上形成第一开口，第一通孔和第一开口作为第一孔段；
根据第二通孔，在芯板层上形成连通第一开口的第二开口，第二通孔和第二开口作为第二孔段；
其中，第一孔段和第二孔段作为排气孔。
在本发明的一个实施例中，形成相连通的第一孔段和第二孔段，包括：
在第一导电层上形成第一通孔；
在第二导电层上形成第二通孔，第二通孔作为第二孔段；
根据第一通孔，在芯板层上形成第一开口，第一通孔和第一开口作为第一孔段；
在芯板层上形成连通第一开口和第二通孔的第三孔段；
其中，第一孔段、第二孔段以及第三孔段作为排气孔。
在本发明的一个实施例中，芯板层上形成多个第三孔段，第三孔段通过第一通孔进行钻孔形成。
在本发明的一个实施例中，形成相连通的第一孔段和第二孔段，包括：
在第一导电层上形成第一通孔；
根据第一通孔，在芯板层上形成通孔，第一通孔和通孔作为第一孔段；
在第二导电层上形成第二通孔，第二通孔作为第二孔段。
在本发明的一个实施例中，第二导电层上形成有多个第二通孔。
本发明的封装基板的基板本体上设置有排气孔，且排气孔包括第一孔段和第二孔段，通过使得第一孔段的横截面积大于第二孔段的横截面积，在封装过程中，不仅可以保证空气有效排出，且可以减缓封装料流动速度，从而减少封装料溢出效应，以此改善封装基板的使用性能。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据第一示例性实施方式示出的一种封装基板的制作方法的流程示意图；
图2是根据第一示例性实施方式示出的一种封装基板的制作方法形成基板本体的结构示意图；
图3是根据第一示例性实施方式示出的一种封装基板的制作方法形成第一光阻层和第二光阻层的结构示意图；
图4是根据第一示例性实施方式示出的一种封装基板的制作方法形成第一掩膜板和第一掩膜板的结构示意图；
图5是根据第一示例性实施方式示出的一种封装基板的制作方法曝光第一光阻层和第二光阻层的结构示意图；
图6是根据第一示例性实施方式示出的一种封装基板的制作方法形成第一光阻层通孔和第二光阻层通孔的结构示意图；
图7是根据第一示例性实施方式示出的一种封装基板的制作方法形成第一通孔和第二通孔的结构示意图；
图8是根据第一示例性实施方式示出的一种封装基板的制作方法形成第一开口的结构示意图；
图9是根据第一示例性实施方式示出的一种封装基板的制作方法利用第二钻头的结构示意图；
图10是根据第一示例性实施方式示出的一种封装基板的制作方法形成第二开口的结构示意图；
图11是根据第一示例性实施方式示出的一种封装基板的制作方法去除第一光阻层和第二光阻层的结构示意图；
图12是根据第一示例性实施方式示出的一种封装基板的制作方法形成第一阻焊层和第二阻焊层的结构示意图；
图13是根据第二示例性实施方式示出的一种封装基板的制作方法利用第三钻头形成第三孔段的结构示意图；
图14是根据第二示例性实施方式示出的一种封装基板的制作方法形成第三孔段的结构示意图；
图15是根据第二示例性实施方式示出的一种封装基板的制作方法去除第一光阻层和第二光阻层的结构示意图；
图16是根据第二示例性实施方式示出的一种封装基板的制作方法形成第一阻焊层和第二阻焊层的结构示意图；
图17是根据第三示例性实施方式示出的一种封装基板的制作方法形成第一掩膜板和第一掩膜板的结构示意图；
图18是根据第三示例性实施方式示出的一种封装基板的制作方法曝光第一光阻层和第二光阻层的结构示意图；
图19是根据第三示例性实施方式示出的一种封装基板的制作方法形成第一光阻层通孔和第二光阻层通孔的结构示意图；
图20是根据第三示例性实施方式示出的一种封装基板的制作方法形成第一通孔和第二通孔的结构示意图；
图21是根据第三示例性实施方式示出的一种封装基板的制作方法利用第一钻头形成通孔的结构示意图；
图22是根据第三示例性实施方式示出的一种封装基板的制作方法形成通孔的结构示意图；
图23是根据第三示例性实施方式示出的一种封装基板的制作方法去除第一光阻层和第二光阻层的结构示意图；
图24是根据第三示例性实施方式示出的一种封装基板的制作方法形成第一阻焊层和第二阻焊层的一个结构示意图；
图25是根据第三示例性实施方式示出的一种封装基板的制作方法形成第一阻焊层和第二阻焊层的另一个结构示意图；
图26是根据第一示例性实施方式示出的一种封装基板的结构示意图；
图27是根据第二示例性实施方式示出的一种封装基板的结构示意图；
图28是根据第三示例性实施方式示出的一种封装基板的结构示意图；
图29是根据第四示例性实施方式示出的一种封装基板的结构示意图；
图30是根据第四示例性实施方式示出的一种封装基板与封装料的第一个配合结构示意图；
图31是根据第四示例性实施方式示出的一种封装基板与封装料的第二个配合结构示意图；
图32是根据第四示例性实施方式示出的一种封装基板与封装料的第三个配合结构示意图；
图33是根据第一示例性实施方式示出的一种半导体结构的结构示意图；
图34是根据第二示例性实施方式示出的一种半导体结构的结构示意图；
图35是根据第三示例性实施方式示出的一种半导体结构的结构示意图；
图36是根据第四示例性实施方式示出的一种半导体结构的结构示意图。
附图标记说明如下：
1、第一钻头；2、第二钻头；3、第三钻头；4、芯片；5、封装料；6、焊盘；10、基板本体；11、顶部表面；12、底部表面；13、芯板层；14、第一导电层；15、第二导电层；16、第一光阻层；161、第一光阻层通孔；17、第二光阻层；171、第二光阻层通孔；18、第一掩膜板；19、第二掩膜板；20、排气孔；21、第一孔段；22、第二孔段；23、第三孔段；141、第一通孔；142、第一阻焊层；151、第二通孔；152、第二阻焊层；131、第一开口；132、第二开口；133、通孔。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
本发明的一个实施例提供了一种封装基板的制作方法，请参考图1，封装基板的制作方法包括：
S101，提供基板本体10；
S102，在基板本体10上形成至少一个排气孔20，排气孔20包括相连通的第一孔段21和至少一个第二孔段22，且第一孔段21和第二孔段22沿垂直于基板本体10方向的正投影至少有部分相重合；
其中，第一孔段21的横截面积大于第二孔段22的横截面积。
本发明一个实施例的封装基板的制作方法在基板本体10上形成至少一个排气孔20，且排气孔20包括第一孔段21和至少一个第二孔段22，第一孔段21和第二孔段22相连通，通过使得第一孔段21的横截面积大于第二孔段22的横截面积，在封装过程中，不仅可以保证空气有效排出，且可以减缓封装料流动速度，从而减少封装料溢出效应，以此改善封装基板的使用性能。
本发明实施例的封装基板的制作方法获得封装基板适合于倒装芯片的封装场合，封装后的芯片，具有优良的电性能和热特性。第一孔段21和第二孔段22为阶梯式沉孔结构，第一孔段21的横截面积大于第二孔段22的横截面积，可以减缓封装料流动速度，减少树脂溢出效应。
需要说明的是，基板本体10包括顶部表面11和底部表面12，顶部表面11和底部表面12相对设置，顶部表面11可以用于与芯片4相连接，底部表面12上可以与外部导电凸点等部件相连接。在完成连接后可以通过封装料5进行封装，由于第一孔段21和第二孔段22的开口分别形成于基板本体10的顶部表面11和底部表面12，因此空气可以有效进入到第一孔段21内并由第二孔段22进行排出，而由于第二孔段22的横截面积变小，因此可以减缓封装料流动速度，从而减少封装料溢出效应。
第一孔段21和第二孔段22沿垂直于基板本体10方向的正投影至少有部分相重合，以此保证气体可以高效地由第一孔段21和第二孔段22内排出。
在一个实施例中，基板本体10可以由含硅材料形成。基板本体10可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
在一个实施例中，基板本体10包括芯板层13以及形成于芯板层13相对两侧的第一导电层14和第二导电层15；其中，第一孔段21和第二孔段22分别贯通第一导电层14和第二导电层15。第一导电层14和第二导电层15分别用于实现封装基板与芯片4和外部导电凸点等部件的电连接，第一孔段21和第二孔段22分别贯通第一导电层14和第二导电层15，从而可以保证空气可以通过基板本体10进行排出，且使得封装料填充在第一孔段21和第二孔段22内。其中，芯板层13可以包括玻璃纤维布等强度支撑材料。
需要说明的是，如图11、图15以及图23所示，顶部表面11和底部表面12分别位于第一导电层14和第二导电层15上。可选的，第一导电层14和第二导电层15上分别设置有第一阻焊层142和第二阻焊层152，第一孔段21和第二孔段22分别贯通第一阻焊层142和第二阻焊层152。
在一个实施例中，第一导电层14和第二导电层15可以是铜层、铝层或者钨层等。
可选的，基板本体10上形成有开口区域，开口区域可以设置有多个导电桥，多个导电桥可以间隔设置在开口区域内。进一步的，导电桥上可以设置有通孔。开口区域内设置有相间隔的导电桥，能够增强导电桥的信号传输品质，并能够通过控制导电桥的宽度来增加基板本体10的抗扭曲能力，而通过在导电桥上设置有通孔可以降低导电桥的总体面积，以此降低基板本体10出现的翘曲问题，从结构上改善封装基板的使用性能。相邻导电桥之间可以形成有第一孔段21和第二孔段22。
在一个实施例中，基板本体10上还可以形成有导电凸点，导电凸点形成于开口区域的外侧。开口区域的上方和下方均具有导电凸点，开口区域的壁面位于导电凸点之间，即开口区域的侧壁距离导电凸点外边缘之间均具有一定的距离。导电凸点可以是铜、铝或者钨等材料。
形成相连通的第一孔段21和第二孔段22的第一个实施例，包括：在第一导电层14上形成第一通孔141；在第二导电层15上形成第二通孔151；根据第一通孔141，在芯板层13上形成第一开口131，第一通孔141和第一开口131作为第一孔段21；根据第二通孔151，在芯板层13上形成连通第一开口131的第二开口132，第二通孔151和第二开口132作为第二孔段22；其中，第一孔段21和第二孔段22作为排气孔20，排气孔20可以实现空气的排出，且可以使得封装料5最终填充在排气孔20内。
具体的，如图2所示，提供基板本体10，基板本体10包括芯板层13以及形成于芯板层13相对两侧的第一导电层14和第二导电层15。
在第一导电层14和第二导电层15上分别形成第一光阻层16和第二光阻层17，如图3所示。
在第一光阻层16和第二光阻层17上分别放置第一掩膜板18和第二掩膜板19，第一掩膜板18和第二掩膜板19分别覆盖第一光阻层16和第二光阻层17的部分，如图4所示。其中，第一掩膜板18和第一光阻层16可以相接触，或者第一掩膜板18和第一光阻层16之间可以有间隔距离。
对第一光阻层16和第二光阻层17通过第一掩膜板18和第二掩膜板19进行曝光处理，如图5所示。蚀刻未经曝光的第一光阻层16和第二光阻层17，以在第一光阻层16和第二光阻层17上分别形成第一光阻层通孔161和第二光阻层通孔171，如图6所示。
通过第一光阻层通孔161和第二光阻层通孔171蚀刻暴露的第一导电层14和第二导电层15，以在第一导电层14和第二导电层15上分别形成第一通孔141和第二通孔151，如图7所示。
利用第一钻头1在芯板层13上形成第一开口131，如图8所示。其中，芯板层13的厚度为d，第一开口131占有芯板层13的深度为e，d/3≤e≤2d/3，即利用第一钻头1钻孔时停止于芯板层13内部的预定位置处，可以防止导电层与芯板层之间出现剥离问题。
利用第二钻头2在芯板层13的另一侧对芯板层13进行钻孔，如图9所示，最终在芯板层13上形成第二开口132，如图10所示，此时第一开口131和第二开口132相连通，且第一开口131的横截面积大于第二开口132的横截面积。通过使得第一钻头1的直径大于第二钻头2的直径可以获得第一开口131的横截面积大于第二开口132的横截面积。对形成的各个孔段和开口进行清洗处理，去除异物，剥离剩余的第一光阻层16和第二光阻层17后形成如图11所示的结构，最终在第一导电层14和第二导电层15上分别形成第一阻焊层142和第二阻焊层152，即进行基板电路制造，如图12所示。
需要说明的是，第一开口131和第二开口132的形成顺序不作限定，且如果在形成第一开口131后在形成第二开口132，此时第二钻头2可以由芯板层13的任意一侧进行钻孔。
形成相连通的第一孔段21和第二孔段22的第二个实施例，包括：在第一导电层14上形成第一通孔141；在第二导电层15上形成第二通孔151，第二通孔151作为第二孔段22；根据第一通孔141，在芯板层13上形成第一开口131，第一通孔141和第一开口131作为第一孔段21；在芯板层13上形成连通第一开口131和第二通孔151的第三孔段23；其中，第一孔段21、第二孔段22以及第三孔段23作为排气孔20，如图13所示。
在一些实施例中，芯板层13上形成多个第三孔段23，第三孔段23通过第一通孔141进行钻孔形成。第三孔段23与筛孔相似，筛孔的设置可以均匀气流。第一孔段21的横截面积为a，多个第三孔段23的横截面积之和为c，其中，0.5a≤c≤0.9a。第三孔段23的形成可以为方形、圆形、多边形等，此处不作限定。
具体的，在形成如图8所示的第一开口131之后，如图13所示，利用第三钻头3在芯板层13上形成第三孔段23，如图14所示，其中，第三孔段23可以是多个，第一孔段21和第二孔段22通过第三孔段23相连通。对形成的各个孔段和开口进行清洗处理，去除异物，剥离剩余的第一光阻层16和第二光阻层17后形成如图15所示的结构，最终在第一导电层14和第二导电层15上分别形成第一阻焊层142和第二阻焊层152，如图16所示。
需要说明的是，第三钻头3可以由芯板层13的任意一侧进行钻孔，以形成第三孔段23。
形成相连通的第一孔段21和第二孔段22的第三个实施例，包括：在第一导电层14上形成第一通孔141；根据第一通孔141，在芯板层13上形成通孔133，第一通孔141和通孔133作为第一孔段21；在第二导电层15上形成第二通孔151，第二通孔151作为第二孔段22。
在一些实施例中，第二导电层15上形成有多个第二通孔151。
具体的，在第一导电层14和第二导电层15上分别形成如图3所示的第一光阻层16和第二光阻层17之后，在第一光阻层16和第二光阻层17上分别放置第一掩膜板18和第二掩膜板19，第一掩膜板18和第二掩膜板19分别覆盖第一光阻层16和第二光阻层17的部分，且第二掩膜板19可以为多个，或者在第二掩膜板19的上形成有孔，如图17所示。中，第一掩膜板18和第一光阻层16可以相接触，或者第一掩膜板18和第一光阻层16之间可以有间隔距离。
对第一光阻层16和第二光阻层17通过第一掩膜板18和第二掩膜板19进行曝光处理，如图18所示。蚀刻未经曝光的第一光阻层16和第二光阻层17，以在第一光阻层16和第二光阻层17上分别形成第一光阻层通孔161和第二光阻层通孔171，如图19所示，此时，第二光阻层17上形成多个第二光阻层通孔171。
通过第一光阻层通孔161和第二光阻层通孔171蚀刻暴露的第一导电层14和第二导电层15，以在第一导电层14和第二导电层15上分别形成第一通孔141和第二通孔151，如图20所示。
如图21所示，利用第一钻头1在芯板层13上形成通孔133，如图22所示，通孔133与多个第二通孔151相连通，此时，对形成的各个孔段和开口进行清洗处理，去除异物，剥离剩余的第一光阻层16和第二光阻层17后形成如图23所示的结构，最终在第一导电层14和第二导电层15上分别形成第一阻焊层142和第二阻焊层152，如图24所示。
需要说明的是，形成的多个第二通孔151最终作为排气孔20的第二孔段22，其中，多个第二孔段22的横截面积可以均相同，如图24所示。或者，多个第二孔段22中的至少一个的第二孔段22的横截面积与其他的第二孔段22的横截面积不相同，如图25所示。第二孔段22通过蚀刻形成，无需二次钻孔，第二导电层15不受向上剥离力。
需要说明的是，在某些实施例中，不排除一个封装基板上设置有上述三种排气孔20。
本发明的一个实施例还提供了一种封装基板，请参考图26至图28，封装基板包括：基板本体10；至少一个排气孔20，排气孔20设置在基板本体10上，排气孔20包括第一孔段21和至少一个第二孔段22，第一孔段21和第二孔段22相连通，且第一孔段21和第二孔段22沿垂直于基板本体10方向的正投影至少有部分相重合，第一孔段21的横截面积大于第二孔段22的横截面积。
本发明一个实施例的封装基板的基板本体10上设置有排气孔20，且排气孔20包括第一孔段21和第二孔段22，通过使得第一孔段21的横截面积大于第二孔段22的横截面积，在封装过程中，不仅可以保证空气有效排出，且可以减缓封装料流动速度，从而减少封装料溢出效应，以此改善封装基板的使用性能。
在一个实施例中，基板本体10包括相对设置的顶部表面11和底部表面12，顶部表面11用于与芯片4相连接，第一孔段21的一端位于顶部表面11，第二孔段22的一端位于底部表面12。在通过封装料5对封装基板进行封装时，由于第一孔段21和第二孔段22的开口分别形成于基板本体10的顶部表面11和底部表面12，因此空气可以有效进入到第一孔段21内并由第二孔段22进行排出，而由于第二孔段22的横截面积变小，因此可以减缓封装料流动速度，从而减少封装料溢出效应。
在一个实施例中，排气孔20为多个，多个排气孔20间隔地设置在基板本体10上，以此保证空气可以有效排出。
在一个实施例中，基板本体10包括：芯板层13；第一导电层14；第二导电层15，第一导电层14和第二导电层15分别设置在芯板层13的相对两侧；其中，芯板层13的厚度为d，第一孔段21占有芯板层13的深度为e，其中，d/3≤e≤2d/3。
如图11所示，排气孔20包括直接相连通的第一孔段21和第二孔段22，芯板层13上形成有第一孔段21的部分以及第二孔段22的部分。
如图15所示，排气孔20包括第一孔段21和第二孔段22以及连通第一孔段21和第二孔段22的第三孔段23，芯板层13上形成有第一孔段21的部分以及第三孔段23。
在一个实施例中，如图24所示，基板本体10包括：芯板层13；第一导电层14；第二导电层15，第一导电层14和第二导电层15分别设置在芯板层13的相对两侧；其中，第一孔段21贯通芯板层13，即芯板层13上仅形成有第一孔段21的部分，第二导电层15形成多个第二孔段22。
需要说明的是，第一孔段21、第二孔段22以及第三孔段23的形状可以为方形、圆形、多边形等形状。第一导电层14和第二导电层15上分别设置有第一阻焊层142和第二阻焊层152。
针对排气孔20的具体结构，在第一个实施例中，如图26所示，排气孔20包括一个第一孔段21和一个第二孔段22，第一孔段21和第二孔段22直接相连通。第二孔段22朝向第一孔段21所在平面的正投影均位于第一孔段21内，从而可以保证空气有效排出，且可以使得横截面积变小的第二孔段22可以减缓封装料流动速度。
在一些实施例中，第一孔段21的横截面积为a，第二孔段22的横截面积为b，其中，0.5a≤b≤0.9a，以此保证良好的排气效果，且第二孔段22在保证可以有效排出空气的前提下，相对于第一孔段21的横截面积需要适当减小，才能够有效减缓封装料流动速度，从而减少封装料溢出效应。
针对排气孔20的具体结构，在第二个实施例中，如图27所示，排气孔20还包括第三孔段23，第三孔段23位于第一孔段21和第二孔段22之间，以连通第一孔段21和第二孔段22；其中，第三孔段23为多个。第一孔段21和第二孔段22之间夹持有第三孔段23，且第三孔段23的横截面积均小于第一孔段21和第二孔段22的横截面积，从而可以减缓封装料流动速度，均匀气流。第二孔段22朝向第一孔段21所在平面的正投影均位于第一孔段21内，而第三孔段23朝向第二孔段22所在平面的正投影均位于第二孔段22内。
在一些实施例中，多个第三孔段23均相同；或，多个第三孔段23中的至少一个与其他的不相同。
在一些实施例中，第一孔段21的横截面积为a，多个第三孔段23的横截面积之和为c，其中，0.5a≤c≤0.9a。
针对排气孔20的具体结构，在第三个实施例中，如图28所示，排气孔20包括一个第一孔段21和多个第二孔段22，第一孔段21和多个第二孔段22直接相连通，且多个第二孔段22朝向第一孔段21所在平面的正投影均位于第一孔段21内，从而可以保证空气有效排出，且可以使得横截面积变小的第二孔段22可以减缓封装料流动速度。多个第二孔段22的横截面积均相同，可以简化成型工艺。
在一些实施例中，第一孔段21的横截面积为a，多个第二孔段22的横截面积之和为f，其中，0.5a≤f≤0.9a。
针对排气孔20的具体结构，在第四个实施例中，如图29所示，排气孔20包括一个第一孔段21和多个第二孔段22，第一孔段21和多个第二孔段22直接相连通，且多个第二孔段22朝向第一孔段21所在平面的正投影均位于第一孔段21内，多个第二孔段22中的至少一个的第二孔段22的横截面积与其他的第二孔段22的横截面积不相同，以此通过控制第二孔段22的尺寸来降低排气不良等问题。
在一些实施例中，第一孔段21的横截面积为a，多个第二孔段22的横截面积之和为f，其中，0.5a≤f≤0.9a。
在一些实施例中，沿着封装料注塑方向，多个第二孔段22中横截面积小的第二孔段22和横截面积大的第二孔段22依次设置。即当第二孔段22尺寸不相同时，沿着封装料5注塑方向，先设置小尺寸孔，后设置大尺寸孔。由于注塑起始位置流速快，孔尺寸降低有利于减缓封装料5溢出速率，并且远离注塑入口处的孔可以持续排气，降低内部空气残留。
具体的，如图30所示，当封装料5由封装基板的一侧注塑时，此时小尺寸的第二孔段22靠近封装料5的起始位置，大尺寸的第二孔段22远离封装料5的起始位置。如图31所示，当封装料5由封装基板的两侧注塑时，此时，两个排气孔20的小尺寸的第二孔段22靠近封装料5的起始位置，大尺寸的第二孔段22远离封装料5的起始位置，具体的，两个相邻的排气孔20的大尺寸的第二孔段22相邻设置。如图32所示，当封装料5由封装基板的中间位置注塑时，此时，两个排气孔20的小尺寸的第二孔段22靠近封装料5的起始位置，大尺寸的第二孔段22远离封装料5的起始位置，具体的，两个相邻的排气孔20的小尺寸的第二孔段22相邻设置。
在一个实施例中，封装基板由上述的封装基板的制作方法形成。
本发明的一个实施例还提供了一种半导体结构，如图33至图36所示，半导体结构包括上述的封装基板和芯片4。
半导体结构包括封装基板、芯片4、封装料5以及焊盘6，基板本体10的第一导电层14可以通过焊盘6与芯片4相连接，封装料5用于封装半导体结构，且使得空气由排气孔20进行排出。图33中半导体结构的第一个实施例所采用的封装基板为图26所示的封装基板。图34中半导体结构的第二个实施例所采用的封装基板为图27所示的封装基板，图35中半导体结构的第三个实施例所采用的封装基板为图28所示的封装基板，图36中半导体结构的第四个实施例所采用的封装基板为图29所示的封装基板。在某些实施例中，也不排除一个基板本体10上同时设置有图26、图27、图28以及图29中至少两种形式的排气孔20。其中，封装料5可以采用树脂。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (15)
1.一种封装基板，其特征在于，包括：
基板本体；
至少一个排气孔，所述排气孔设置在所述基板本体上，所述排气孔包括第一孔段和至少一个第二孔段，所述第一孔段和所述第二孔段相连通，且所述第一孔段和所述第二孔段沿垂直于所述基板本体方向的正投影至少有部分相重合，所述第一孔段的横截面积大于所述第二孔段的横截面积。
2.根据权利要求1所述的封装基板，其特征在于，所述基板本体包括相对设置的顶部表面和底部表面，所述顶部表面用于与芯片相连接，所述第一孔段的一端位于所述顶部表面，所述第二孔段的一端位于所述底部表面。
3.根据权利要求1所述的封装基板，其特征在于，所述排气孔包括一个所述第一孔段和一个所述第二孔段，所述第一孔段的横截面积为a，所述第二孔段的横截面积为b，其中，0.5a≤b≤0.9a。
4.根据权利要求1所述的封装基板，其特征在于，所述排气孔还包括第三孔段，所述第三孔段位于第一孔段和第二孔段之间，以连通所述第一孔段和所述第二孔段；
其中，所述第三孔段为多个。
5.根据权利要求4所述的封装基板，其特征在于，所述第一孔段的横截面积为a，多个所述第三孔段的横截面积之和为c，其中，0.5a≤c≤0.9a。
6.根据权利要求1所述的封装基板，其特征在于，所述排气孔包括一个所述第一孔段和多个所述第二孔段，所述第一孔段的横截面积为a，多个所述第二孔段的横截面积之和为f，其中，0.5a≤f≤0.9a。
7.根据权利要求6所述的封装基板，其特征在于，多个所述第二孔段中的至少一个的所述第二孔段的横截面积与其他的所述第二孔段的横截面积不相同。
8.根据权利要求7所述的封装基板，其特征在于，沿着封装料注塑方向，多个所述第二孔段中横截面积小的所述第二孔段和横截面积大的所述第二孔段依次设置。
9.根据权利要求1至8中任一项所述的封装基板，其特征在于，所述基板本体包括：
芯板层；
第一导电层；
第二导电层，所述第一导电层和所述第二导电层分别设置在所述芯板层的相对两侧；
其中，所述芯板层的厚度为d，所述第一孔段占有所述芯板层的深度为e，其中，d/3≤e≤2d/3，或，所述第一孔段贯通所述芯板层。
10.一种半导体结构，其特征在于，包括权利要求1至9中任一项所述的封装基板和芯片。
11.一种封装基板的制作方法，其特征在于，包括：
提供基板本体；
在所述基板本体上形成至少一个排气孔，所述排气孔包括相连通的第一孔段和至少一个第二孔段，且所述第一孔段和所述第二孔段沿垂直于所述基板本体方向的正投影至少有部分相重合；
其中，所述第一孔段的横截面积大于所述第二孔段的横截面积。
12.根据权利要求11所述的封装基板的制作方法，其特征在于，所述基板本体包括芯板层以及形成于所述芯板层相对两侧的第一导电层和第二导电层；
其中，所述第一孔段和所述第二孔段分别贯通所述第一导电层和所述第二导电层。
13.根据权利要求12所述的封装基板的制作方法，其特征在于，形成相连通的第一孔段和第二孔段，包括：
在所述第一导电层上形成第一通孔；
在所述第二导电层上形成第二通孔；
根据所述第一通孔，在所述芯板层上形成第一开口，所述第一通孔和所述第一开口作为所述第一孔段；
根据所述第二通孔，在所述芯板层上形成连通所述第一开口的第二开口，所述第二通孔和所述第二开口作为所述第二孔段；
其中，所述第一孔段和所述第二孔段作为所述排气孔。
14.根据权利要求12所述的封装基板的制作方法，其特征在于，形成相连通的第一孔段和第二孔段，包括：
在所述第一导电层上形成第一通孔；
在所述第二导电层上形成第二通孔，所述第二通孔作为所述第二孔段；
根据所述第一通孔，在所述芯板层上形成第一开口，所述第一通孔和所述第一开口作为所述第一孔段；
在所述芯板层上形成连通所述第一开口和所述第二通孔的第三孔段；
其中，所述第一孔段、所述第二孔段以及所述第三孔段作为所述排气孔。
15.根据权利要求12所述的封装基板的制作方法，其特征在于，形成相连通的第一孔段和第二孔段，包括：
在所述第一导电层上形成第一通孔；
根据所述第一通孔，在所述芯板层上形成通孔，所述第一通孔和所述通孔作为所述第一孔段；
在所述第二导电层上形成第二通孔，所述第二通孔作为所述第二孔段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110936592.8A CN113658920A (zh) | 2021-08-16 | 2021-08-16 | 封装基板、半导体结构及封装基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110936592.8A CN113658920A (zh) | 2021-08-16 | 2021-08-16 | 封装基板、半导体结构及封装基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113658920A true CN113658920A (zh) | 2021-11-16 |
Family
ID=78479230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110936592.8A Pending CN113658920A (zh) | 2021-08-16 | 2021-08-16 | 封装基板、半导体结构及封装基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113658920A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118520835A (zh) * | 2024-07-22 | 2024-08-20 | 上海燧原智能科技有限公司 | 基板排气孔布局补充方法、模型训练方法、装置及设备 |
| CN118520835B (zh) * | 2024-07-22 | 2024-10-25 | 上海燧原智能科技有限公司 | 基板排气孔布局补充方法、模型训练方法、装置及设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274179A (ja) * | 1998-03-26 | 1999-10-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060103021A1 (en) * | 2004-11-15 | 2006-05-18 | Cheng-Cheng Liu | BGA package having substrate with exhaust hole |
| CN101199234A (zh) * | 2005-05-16 | 2008-06-11 | 森斯费伯私人有限公司 | 硅麦克风 |
| US20090166772A1 (en) * | 2007-12-31 | 2009-07-02 | Solid State System Co., Ltd. | Micro-electro-mechanical systems (mems) device and process for fabricating the same |
| CN103633037A (zh) * | 2012-08-27 | 2014-03-12 | 国碁电子(中山)有限公司 | 封装结构及制造方法 |
| US20200059737A1 (en) * | 2018-08-17 | 2020-02-20 | Invensense, Inc. | Flipchip package |
| US20200161199A1 (en) * | 2018-07-13 | 2020-05-21 | Tdk Corporation | Sensor package substrate, sensor module including the same, and electronic component embedded substrate |
-
2021
- 2021-08-16 CN CN202110936592.8A patent/CN113658920A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274179A (ja) * | 1998-03-26 | 1999-10-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060103021A1 (en) * | 2004-11-15 | 2006-05-18 | Cheng-Cheng Liu | BGA package having substrate with exhaust hole |
| CN101199234A (zh) * | 2005-05-16 | 2008-06-11 | 森斯费伯私人有限公司 | 硅麦克风 |
| US20090166772A1 (en) * | 2007-12-31 | 2009-07-02 | Solid State System Co., Ltd. | Micro-electro-mechanical systems (mems) device and process for fabricating the same |
| CN103633037A (zh) * | 2012-08-27 | 2014-03-12 | 国碁电子(中山)有限公司 | 封装结构及制造方法 |
| US20200161199A1 (en) * | 2018-07-13 | 2020-05-21 | Tdk Corporation | Sensor package substrate, sensor module including the same, and electronic component embedded substrate |
| US20200059737A1 (en) * | 2018-08-17 | 2020-02-20 | Invensense, Inc. | Flipchip package |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118520835A (zh) * | 2024-07-22 | 2024-08-20 | 上海燧原智能科技有限公司 | 基板排气孔布局补充方法、模型训练方法、装置及设备 |
| CN118520835B (zh) * | 2024-07-22 | 2024-10-25 | 上海燧原智能科技有限公司 | 基板排气孔布局补充方法、模型训练方法、装置及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| KR100826979B1 (ko) | 스택 패키지 및 그 제조방법 | |
| TWI728924B (zh) | 封裝結構及其製造方法 | |
| US8883613B2 (en) | Manufacturing method of semiconductor device, processing method of semiconductor wafer, semiconductor wafer | |
| KR101971279B1 (ko) | 범프 구조물 및 그 형성 방법 | |
| KR101308100B1 (ko) | 강화층을 구비한 반도체칩 | |
| JP2012069585A (ja) | 半導体装置およびその製造方法 | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| KR101901988B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR100886706B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| WO2010061495A1 (ja) | 半導体装置及びその製造方法 | |
| TWI740479B (zh) | 半導體封裝基材精細節距金屬凸塊及強化結構 | |
| KR101179386B1 (ko) | 패키지 기판의 제조방법 | |
| US20200075457A1 (en) | Semiconductor device and fabrication method thereof | |
| CN113078140B (zh) | 半导体结构的制作方法及半导体结构 | |
| KR100912427B1 (ko) | 적층 칩 패키지 및 그 제조 방법 | |
| CN113658920A (zh) | 封装基板、半导体结构及封装基板的制作方法 | |
| TW202247384A (zh) | 半導體裝置和製造半導體裝置的方法 | |
| CN113223971A (zh) | 半导体器件及制造该半导体器件的方法 | |
| TWI839810B (zh) | 半導體封裝載板結構及其製法 | |
| WO2024160145A1 (zh) | 封装结构及其制造方法 | |
| KR100450243B1 (ko) | 반도체 소자의 범프 제조 방법 | |
| CN221783197U (zh) | 封装结构 | |
| CN218482232U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211116 |