JP4566105B2 - 電子部品およびその実装構造 - Google Patents

電子部品およびその実装構造 Download PDF

Info

Publication number
JP4566105B2
JP4566105B2 JP2005280624A JP2005280624A JP4566105B2 JP 4566105 B2 JP4566105 B2 JP 4566105B2 JP 2005280624 A JP2005280624 A JP 2005280624A JP 2005280624 A JP2005280624 A JP 2005280624A JP 4566105 B2 JP4566105 B2 JP 4566105B2
Authority
JP
Japan
Prior art keywords
wiring
insulating substrate
substrate
electric element
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005280624A
Other languages
English (en)
Other versions
JP2007095832A (ja
Inventor
信也 川井
洋二 古久保
憲次郎 福田
登志文 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005280624A priority Critical patent/JP4566105B2/ja
Publication of JP2007095832A publication Critical patent/JP2007095832A/ja
Application granted granted Critical
Publication of JP4566105B2 publication Critical patent/JP4566105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電気素子を実装した電子部品に関し、特に動作速度を速くするために内部の配線の周囲がＵＬＫ（Ultra Low K）と呼ばれる多孔質で低誘電率の絶縁領域となっている半導体素子や、ＭＥＭＳ（Micro Electro Mechanical System）と呼ばれる電気素子を実装した電子部品に好適に用いられ、高い実装信頼性と電気信号の伝送に適する電子部品とその電子部品の実装構造に関するものである。
シリコン半導体チップに代表される電気素子では、電気信号処理の高速化に対応するために回路配線の微細配線化や層間絶縁膜の低誘電率化が行なわれている。
このような回路配線を有する電気素子をパソコンや携帯電話あるいは液晶表示装置などの電子機器に組み込む場合には、電気素子の配線と電子機器を作動させる電源線などのマクロな配線を具備したプリント樹脂基板等の外部回路基板の配線との間のサイズ調整を図る必要がある。
そのために、電気素子と外部回路基板との間に、両主面に形成された表面配線の間を電気的に接続する内部配線を具備した絶縁基板を実装し、該内部配線を介して電気素子と外部回路基板を電気的に接続することが行なわれている。
図６はそのような実装を行なった電子部品の構成の一例を示す断面図である。図６によれば、外部回路基板３０４の上面に配線基板３０３が接合され、配線基板３０３の上面に電気素子３０１が接合されている。より具体的には、電気素子３０１の接続パッド３１１と、配線基板３０３の表層配線３３４とは、半田などで形成された接続導体３１２を介して電気的に接続されている。配線基板３０３の外部回路基板３０４に当接する面に形成された表層配線３３５と、外部回路基板３０４の配線基板３０３に当接する面に形成された配線３４１とは、半田などで形成された接続導体３３６を介して電気的に接続されている。さらに、配線基板３０３の内部には内部配線３３２とビアホール配線３３３が形成されている。電気素子３０１と外部回路基板３０４とは、接続導体３１２、表層配線３３４、内部配線３３２、ビアホール配線３３３、表層配線３３５、および、接続導体３３６を介して電気的に接続されている。
電気素子３０１の接続パッド３１１には入出力信号端子、電源供給端子、グランド接合端子等の働きをするものがあり、電気素子３０１と外部回路基板３０４とが電気的に接続されることにより電子部品は所望の動作を行なうことができる。ところが、入出力信号端子の数は、電源供給端子やグランド接合端子等の数と比較して多く、電気素子３０１の入出力信号端子と外部回路基板３０４を電気的に接続するために多数の内部配線および接続導体が必要になる。
このような電子部品においては、電気素子と外部回路基板との間の熱膨張率の差により発生する応力を緩和し、実装信頼性を高くするために、前述の絶縁基板の熱膨張係数を電気素子の熱膨張係数と外部回路基板の熱膨張係数との間にすることが行なわれている。しかし、それでも応力緩和が充分ではなく、実装信頼性が確保できないという問題があった。
そこで、電気素子と外部回路基板との間の熱膨張率の差により発生する応力をさらに小さくするために、電気素子と配線基板との間に、内部に内部配線を具備した絶縁基板を複数実装し、各絶縁基板の内部に具備された内部配線により、電気素子と外部回路基板との間を電気的に接続した電子部品が提案されている（例えば、特許文献１を参照。）。
図７はそのような実装を行なった電子部品の構成の一例を示す断面図である。図７によれば、外部回路基板４０４の上面に第１の配線基板４０３が接合され、第１の配線基板４０３の上面に第２の配線基板４０２が接合され、第２の配線基板４０２の上面に電気素子４０１が接合されている。より具体的には、電気素子４０１の接続パッド４１１１と、第２の配線基板４０２の電気素子４０１と当接する面に形成された表層配線４２４とは、半田などで形成された接続導体４１２を介して電気的に接続されている。
第２の配線基板４０２の第１の配線基板４０３に当接する面に形成された表層配線４２５と、第１の配線基板４０３の第１の配線基板４０２に当接する面に形成された表層配線３３４とは、半田などで形成された接続導体４２６を介して電気的に接続されている。第１の配線基板４０３の外部回路基板４０４に当接する面に形成された表層配線４３５と、外部回路基板４０４の配線基板４０３に当接する面に形成された配線４４１とは、半田などで形成された接続導体４３６を介して電気的に接続されている。
さらに、第２の配線基板４０２の内部には内部配線４２２とビアホール配線４２３が形成されている。第１の配線基板４０３の内部には内部配線４３２とビアホール配線４３３が形成されている。電気素子４０１と外部回路基板４０４とは、接続導体４１２、表層配線３２４、内部配線４２２、ビアホール配線４２３、表層配線４２５、接続導体４２６、表層配線４３４、内部配線４３２、ビアホール配線４３３、表層配線４３５、および、接続導体４３６を介して電気的に接続されている。
特開２００５−５０８７８号公報
しかしながら、特許文献１に記載の電子部品は、発生する熱応力は低減したものの、電気素子として動作速度を速くするために内部の配線の周囲がＵＬＫと呼ばれる多孔質で低誘電率の絶縁領域となっている半導体素子や、駆動あるいは振動することにより機能を発現する立体構造を有するＭＥＭＳと呼ばれる電気素子を実装した場合、これらの電気素子が熱応力により破壊される問題があった。
それは、ＵＬＫを含む半導体素子では、内部の配線の周囲の絶縁領域が低誘電率化のために多孔質になっており、多孔質の部分が応力により破壊されやすくなっているからである。また、ＭＥＭＳでも、立体構造として、駆動あるいは振動する構造やそれらを保持するための構造が含まれ、これらの構造は応力により破壊されやすくなっているからである。
したがって、本発明の目的は、内部の配線の周囲の絶縁領域が多孔質である電気素子や、駆動あるいは振動することにより機能を発現する立体構造を有する電気素子の破壊を抑制した電子部品とその電子部品を実装する実装構造を提供することにある。
本発明の電子部品は、配線基板の上面に該配線基板よりも面積の小さい絶縁基板が接合され、前記絶縁基板の上面に電気素子が接合されてなる電子部品において、前記電気素子は、内部の配線の周囲の絶縁領域が多孔質であるか、または、駆動あるいは振動することにより機能を発現する立体構造を有しており、前記絶縁基板が前記電気素子と前記配線基板とを電気的に接続するための内部配線を具備しておらず、前記配線基板と前記絶縁基板および前記絶縁基板と前記電気素子とをそれぞれ有機樹脂を主体とする接着層を介して接合してなり、前記配線基板の前記絶縁基板の周辺に形成された表層配線と前記電気素子とをボンディングワイヤを介して電気的に接続してなり、０〜１５０℃における、前記絶縁基板の熱膨張係数と前記電気素子の熱膨張係数との差が、前記絶縁基板の熱膨張係数と前記配線基板の熱膨張係数との差よりも小さいことを特徴とするものである。
前記電子部品では、０〜１５０℃における、前記絶縁基板の熱膨張係数と前記電気素子の熱膨張係数との差が２×１０−６／℃以下であることが好ましい。
前記絶縁基板のヤング率が１００ＧＰａ以上であることが好ましい。
前記絶縁基板の厚みが０．２〜１ｍｍであることが好ましい。
本発明の電子部品の実装構造は、前記電子部品を外部回路基板に、前記配線基板の表面に設けられた複数の外部接続用表層電極と前記外部回路基板の表面に設けられた複数の接続端子とを接続用導体を介して接続して、実装しており、０〜１５０℃における、前記外部回路基板の熱膨張係数と前記配線基板の熱膨張係数との差が９×１０−６／℃以下であることを特徴とするものである。
前記外部回路基板がプリント樹脂基板であることが好ましい。
本発明の電子部品によれば、内部の配線の周囲の絶縁領域が多孔質である電気素子や、駆動あるいは振動することにより機能を発現する立体構造を有する電気素子を実装した電子部品で電気素子が熱応力により破壊されるという問題に対して、配線基板の上面に該配線基板よりも面積の小さい絶縁基板が接合され、前記絶縁基板の上面に前記電気素子が接合されてなる電子部品において、前記配線基板の前記絶縁基板の周辺に形成された表層配線と前記電気素子とをボンディングワイヤを介して電気的に接続してなり、０〜１５０℃における、前記絶縁基板の熱膨張係数と前記電気素子の熱膨張係数との差が、前記絶縁基板の熱膨張係数と前記配線基板の熱膨張係数との差よりも小さくすることにより、前記電気素子に加わる熱応力が少なくなり、前記電気素子の破壊が抑制できる。
本発明を、添付図面に基づいて説明する。
図１は本発明の電子部品の一実施形態の構造を示す断面図であり、図２は同電子部品から封止樹脂１５を除去した状態の上面図である。
本発明の電子部品１０は、配線基板３の上面に配線基板３よりも面積の小さい絶縁基板２が接合され、絶縁基板２の上面に電気素子１が接合している。配線基板３は、絶縁層３１、内部に配設された内部配線３２とビアホール配線３３と絶縁基板２が当接している側の面である主面に形成された表層配線３３とから成るいわゆる多層配線基板であるのが良い。絶縁基板３の対向主面には表層配線３５が形成されていてもよい。ビアホール配線３３は、形成された絶縁層３１の異なる内部配線３２同士、内部配線３２と表層配線３４、内部配線３３と表層配線３５、とを電気的に接続している。配線基板３は、表層配線３３または表層配線３５を介して外部の回路と電気的に接続できる。
本発明の電気素子１は、内部の配線の周囲の絶縁領域が多孔質であるか、または、駆動あるいは振動することにより機能を発現する立体構造を有している。
電気素子の内部の配線の周囲の多孔質の絶縁領域は、例えばＳｉＯ２や芳香族熱可塑性樹脂を主成分としたものであり、ＳｉＯ２を主組成とする場合、空孔の直径が１〜２０ｎｍで空孔が５〜８０体積％であり、芳香族熱可塑性樹脂を主組成とする場合、空孔の直径が１〜１０ｎｍで空孔が５〜３５体積％である。このような多孔質の絶縁領域の比誘電率は１．４〜３．０と低くなり、配線を伝わる電気信号の伝達速度を速くすることができる。しかし、多孔質となっている絶縁領域は、多孔質であるため、外部からの応力により破壊されやすい。例えば、ち密なＳｉＯ２の絶縁領域は約８０ＧＰａのヤング率であるに対し、多孔質のＳｉＯ２の絶縁領域のヤング率は１０ＧＰａ程度以下のとなってしまう。
駆動あるいは振動することにより発現する機能としては、例えば駆動部の変位を検出する加速度センサーや圧力センサー、ミラーを駆動する光スイッチ、振動子によりＲＦフィルター等がある。これらの機能を発現させるため、電気素子は従来の略直方体の構造ではなく、寸法が１〜５００μｍ程度の駆動部や振動部やそれらの支持部として立体構造を持つ部分を有している。これらの立体構造は寸法が小さいため、外部からの応力により破壊されやすい。また、駆動部や振動部に応力が加わることによる電気素子の特性が変動してしまうことがあった。
本発明によれば、配線基板３の上面に形成された表面配線３４と電気素子１に形成された入出力信号端子を含む接続パッド１１とをボンディングワイヤ１４で電気的に接続し、かつ０〜１５０℃における、絶縁基板２の熱膨張係数と電気素子１の熱膨張係数との差が、絶縁基板２の熱膨張係数と配線基板３の熱膨張係数との差よりも小さいことが重要である。０〜１５０℃における、絶縁基板２の熱膨張係数と電気素子１の熱膨張係数との差が、絶縁基板２の熱膨張係数と配線基板３の熱膨張係数との差より小さいことにより、電気素子１と配線基板３との間の熱膨張係数差により生じる応力は主に絶縁基板２と配線基板３との間に加わるため、電気素子１に加わる応力が少なくなり、電気素子１の破壊を抑制できる。
このとき、電気素子１と配線基板３との電気的接続はボンディングワイヤ１４を介して行なわれており、絶縁基板２には電気素子１と配線基板３の表層配線３３とを電気的に接続するための内部配線を具備していない。絶縁基板２に内部配線が配設されていないため、内部配線が配設された配線基板と比較して安定して製造が可能になる。また、絶縁基板２に多数の内部配線が配設されていないため、絶縁基板２と電気素子１や配線基板３との電気的接続は、半田などで形成された微細な接続導体で行なわなくてよく、この微細な接続導体で接続された部分が、わずかな熱応力や熱応力以外の化学的な劣化等で断線することがなくなる。
また、絶縁基板２として電気素子１の入出力信号端子と配線基板３の表層配線３４とを電気的に接続するための内部配線を具備しない絶縁基板２を使用し、電気素子１と配線基板３との電気的接続をボンディングワイヤ１４で行なうことによって、図７の構造を有する電子部品とし比較して、絶縁基板を多層基板とする必要がなく、電気的接続を行なう工程が２回から１回になるので、基板製造コストと実装コストを下げることができる。
電気素子１と配線基板３とのボンディングワイヤ１４による電気的接続は、電気素子１と配線基板３との間の電気的接続部が少なくなり、さらに、そのボンディングワイヤによる接続は電気素子１と配線基板３との間の熱膨張係数差による応力の影響を受けにくいため、電気素子１と外部の回路との間の実装信頼性を向上させることができる。
また、絶縁基板２は電気素子１の入出力信号端子と配線基板３の表層配線３４とを電気的に接続するための内部配線を具備していないため、配線基板３から加わる応力や、たわみを電気素子１に伝えにくく、電気素子１の破壊を効果的に抑制できる。
なお、本発明における熱膨張係数は、ＪＩＳ Ｒ３１０２に準拠して測定したものであるが、測定対象物からＪＩＳ Ｒ３１０２に定められた寸法の試験片が作成できない場合は、長さを測定する部分の寸法と定められた寸法との差が小さくなるように直方体、または、円柱を測定対象物から切り出し、長さを測定する部分の両端面を研磨により平行にして試験片とすればよい。
電気素子１は、例えば、シリコンを主成分とする半導体であり、０〜１５０℃における熱膨張係数が４×１０−６／℃以下で、特に３．５×１０−６／℃以下であることが好ましい。前述のようにＵＬＫの絶縁領域を含む電気素子、あるいは、ＭＥＭＳを含む電気素子であることにより、高速信号処理や各種能動処理を行なう電子部品１０を得ることができる。
電気素子１は、ボンディングワイヤ１４が接続される接続パッド１１がアルミニウムなどにより形成されている。接続パッド１１には入出力信号端子、電源供給端子、グランド接合端子等に用いられるものがある。ボンディングワイヤ１４の材質としては金やアルミニウムを例示できる。電気素子１とボンディングワイヤ１４は、湿気などの外部環境から保護するために封止樹脂１５に覆われる。封止樹脂１５の材質としてはエポキシ樹脂を例示できる。
配線基板３は複数の絶縁層３１が積層されており、その積層数は例えば３〜５０層である。また、絶縁層３１の厚みは、例えば、１５〜３００μｍとすることができる。
配線基板３を構成する絶縁層３１の材質としては、アルミナ、フォルステライト、ムライト、コーディエライト、クオーツ等を主体とする酸化物系セラミック基板、窒化アルミニウム、窒化珪素、炭化珪素等を主体とする非酸化物セラミック基板、ガラスとセラミックフィラーとの複合材料であり１０００℃以下での低温焼成を可能としたガラスセラミック基板、ガラスからなるガラス基板、有機樹脂を含有する有機基板、等が例示できる。
絶縁基板２としては、アルミナ、フォルステライト、ムライト、コーディエライト、クオーツ等を主体とする酸化物系セラミック基板、窒化アルミニウム、窒化珪素、炭化珪素等を主体とする非酸化物セラミック基板、ガラスとセラミックフィラーとの複合材料であり１０００℃以下での低温焼成を可能としたガラスセラミック基板、ガラスからなるガラス基板、有機樹脂を含有する有機基板、等が例示できる。
なお、絶縁基板２の表面上に、絶縁基板２を切断する際や電気素子１を実装する際の位置あわせ用のマークが形成されていても良い。また、絶縁基板２を切断する際に、例えば、ＮＣ切断機で行なったり、絶縁基板の端部を基準として位置あわせを行なったりすることにより、切断や位置あわせをマークが不要となり、さらに製造コストの低減を図ることができる。
また、０〜１５０℃における電気素子１の熱膨張係数と絶縁基板２の熱膨張係数との差が２×１０−６／℃以下であること、最適には１×１０−６／℃以下とすることにより、電気素子１と絶縁基板２との間に生じる熱膨張係数差による応力が緩和され、より実装信頼性が向上し、電気素子１として、特に機械的強度が低い部分を有するＵＬＫを含む電気素子やＭＥＭＳを含む電気素子を使用した場合においても、その破壊を防止できる。
電気素子１と絶縁基板２との間に発生する熱応力を低減し、電子部品１０の長期信頼性をより高めるためには、０〜１５０℃における絶縁基板２の熱膨張係数が、７×１０−６／℃以下、特に６×１０−６／℃以下、最適には４×１０−６／℃以下とすることが好ましい。
このような絶縁基板２としては、アルミナやムライト、コーディエライトを主体とするセラミック基板やガラスセラミック基板、あるいはガラス基板が例示できる。特に、熱膨張係数などの特性を制御することが容易であるガラスセラミック基板を使用することが好ましい。
さらに、絶縁基板２のヤング率は高いことが好ましく、特に望ましい値は１００ＧＰａ以上、最適には１４０ＧＰａ以上である。ヤング率が高い、すなわち、応力に対して変形しにくいことにより、配線基板３の熱による寸法変化が絶縁基板２を介して電気素子１に伝わって、電気素子１に応力が加わることが緩和でき、電気素子１の破壊をより抑制できるため、電子部品１０の実装信頼性をより高めることが可能となる。
なお、本発明におけるヤング率は、ＪＩＳ Ｒ１６０２に準拠した３点曲測定したものであるが、測定対象物からＪＩＳ Ｒ１６０２に定められた寸法の試験片が作成できない場合は、長さを測定する部分の寸法と定められた寸法との差が小さくなるように直方体を測定対象物から切り出して試験片とすればよい。
またさらに、絶縁基板２と配線基板３との間に生じる熱応力をより低減するためには、絶縁基板２と配線基板３との熱膨張係数差が、特に９×１０−６／℃以下、最適には８×１０−６／℃以下であることが好ましい。このような絶縁基板３のとしては、アルミナやムライト、コーディエライトを主体とするセラミック基板やガラスセラミック基板、あるいはガラス基板が例示できる。特に、熱膨張係数などの特性を制御することが容易であるガラスセラミック基板を使用することが好ましい。
さらにまた、絶縁基板２の厚みｔ１は０．２ｍｍ以上、特に０．３ｍｍ以上、最適には０．４ｍｍ以上であることが好ましい。これにより、配線基板３の熱膨張による寸歩変化によって生じる応力が、絶縁基板２を通して電気素子１に伝わるのを抑制できるとともに、絶縁基板２と配線基板３との熱膨張係数差により絶縁基板２と配線基板３とが接合している部分が反ることにより電気素子１が破壊されることを抑制できる。
このとき、絶縁基板２の厚みｔ１は１ｍｍ以下であることが好ましい。これにより、電子部品１０の実装高さを低くすることができ、より多くの電子機器に電子部品１０を搭載できるようになる。
またさらに、配線基板３の主面の面積Ｓ２に対する絶縁基板２の主面の面積Ｓ１の比率Ｓ１／Ｓ２が０．３以下、特に０．２５以下、最適には０．２以下であることが好ましい。絶縁基板２の面積Ｓ１に対する配線基板３の面積Ｓ２を所定の比率よりも小さくすることにより、両者の熱膨張係数差により発生する歪を小さくすることができる結果、熱応力を低減することができるため、より高い実装信頼性を得ることができる。
このとき、絶縁基板２を小さくすることにより、基板製造コストをさらに低減することができる。
さらにまた、電気素子１と絶縁基板２との間には有機樹脂を主体とする接着層１３を具備することにより、電気素子１と絶縁基板２との熱膨張係数の差による応力が、有機樹脂が変形することにより緩和されるため、電気素子１や絶縁基板２の破壊が抑制でき、より高い長期信頼性を得ることができる。
接着層１３に使用する有機樹脂としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、ＡＢＳ樹脂等の公知の樹脂を用いることが可能であり、特に、安価でかつ特性の制御が容易であるという点で、エポキシ樹脂が好適に用いられる。
接着層１３に使用する有機樹脂は、熱硬化樹脂あるいは紫外線硬化樹脂であることが好ましい。これにより、電子部品１０を外部回路基板等に実装する工程等で、接着層１３に熱が加えられた場合に、有機樹脂が軟化することにより接続部のズレや剥離を抑制することができるためである。
接着層１３のヤング率は特に３０ＧＰａ以下、さらに２５ＧＰａ以下、最適には２０ＧＰａ以下であることが好ましい。これにより、接着層１３がより変形しやすくなるため、応力緩和効果をさらに高めることができるため、より高い実装信頼性を得ることができる。
またさらに、絶縁基板２と配線基板３との間に有機樹脂を主体とする接着層２７を具備することにより、絶縁基板２と配線基板３との熱膨張係数の差による応力が、有機樹脂が変形することにより緩和されるため、より高い長期信頼性を得ることができる。
接着層２７に使用する有機樹脂としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、ＡＢＳ樹脂等の公知の樹脂を用いることが可能であり、特に、安価でかつ特性の制御が容易であるという点で、エポキシ樹脂が好適に用いられる。
接着層２７のヤング率は特に３０ＧＰａ以下、さらに２５ＧＰａ以下、最適には２０ＧＰａ以下であることが好ましい。これにより、接着層２６がより変形しやすくなるため、応力緩和効果をさらに高めることができるため、より高い実装信頼性を得ることができる。
接着層２７に使用する有機樹脂は、熱硬化樹脂あるいは紫外線硬化樹脂であることが好ましい。これにより、電子部品１０を外部回路基板等に実装する工程等で、接着層２６に熱が加えられた場合に、有機樹脂が軟化することにより接続部のズレや剥離を抑制することができるためである。
さらにまた、配線基板３に形成された表面配線３４と表層配線３５、ならびに、配線基板３の内部に配設された内部配線３２とビアホール配線３３が、金、銀および銅のいずれか１種を主成分とすることにより、電気信号を低損失で伝送することが可能となり、電子部品１０の特性を向上させることができる。
図３は、本発明の電子部品の実装構造を示す断面図である。
図１および図２で示した電子部品１０と外部回路基板４とが半田などで形成された接続導体３６を介して電気的に接続されている。さらに詳しくいえば、配線基板３の外部回路基板４に当接する面に表層導体３５により複数の外部接続用表層電極が形成されており、配線基板３に形成された複数の外部接続電極と外部回路基板４に形成された複数の配線４１とが、複数の接続導体３５を介して電気的に接続されている。
外部回路基板４は、例えば、有機樹脂を含む絶縁材料と金属からなる配線４１とからなるプリント樹脂基板である。前記絶縁材料としてはガラス繊維とエポキシ樹脂とからなるもの、配線４１の材料としてはＣｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎを例示できる。配線４１を含むプリント樹脂基板は０〜１５０℃における熱膨張係数が１４〜２０×１０−６／℃のものが一般的に用いられる。また、図３には表面のみに配線４１のあるものを示したが、内部にも配線４１が形成されているものでもよい。
０〜１５０℃における、外部回路基板４の熱膨張係数と配線基板３の熱膨張係数との差が９×１０−６／℃以下、特に７×１０−６／℃以下、最適には６×１０−６／℃以下であることが好ましい。これにより、接続導体３６を介した接続部分が熱膨張差により発生する応力により破壊されることを抑制できる。
なお、配線基板３の面積が電気素子１よりも大きいことから、配線基板３と外部回路基板４とを電気的に接続にする接続導体３６の大きさは直径０．５ｍｍ以上、好ましくは０．８ｍｍ以上と微細でないものとすることができ、配線基板３と外部回路基板４との接続信頼性を高くできる。
また、配線基板３のヤング率は低いことが好ましく、特に望ましい値は１５０ＧＰａ以下、最適には１４０ＧＰａ以下である。ヤング率が低い、すなわち、応力に対して変形しやすいことにより、配線基板３と外部回路基板４との間に発生する熱応力を配線基板３が変形することにより緩和できるため、電子部品１０の実装信頼性をより高めることが可能となる。
このような外部回路基板４との接続を考えると、配線基板３として好適に用いることのできるものとして、アルミナやフォルステライト、クオーツを主体とするセラミック基板やガラスセラミック基板、あるいは有機基板を例示できる。特に、熱膨張係数や誘電率といった特性制御が容易であり、特に低誘電率化が容易であること、かつ、金、銀および銅といった低抵抗の金属と同時焼成が可能であるため、高周波信号を低損失で伝送することが可能であるという点で、ガラスセラミック基板を使用すること、あるいは熱膨張係数が高く、配線導体が銅であるという点で有機基板が好ましい。
さらに、外部回路基板４がプリント樹脂基板であることにより低コストの実装部品が実現できる。
以上、図１〜３を基に詳述してきたが、本発明では、上記の例以外であっても、本発明を逸脱しない範囲であれば効果を発揮できるものであり、上記例に限定されるものではない。例えば、ボンディングワイヤ１４の形状等に関しても特に制約を受けるものではなく、例えば断面形状が円形ではなく例えば正方形や長方形をしていても差し支えない。
図４は本発明の別の電子部品の実装構造を示す断面図である。
本発明の電子部品１１０は、絶縁基板１０２が配線基板１０３の上に接合し、電気素子１０１が前記絶縁基板１０２の上に接合している。配線基板１０３は、絶縁層１３１、内部に配設された内部配線１３２とビアホール配線１３３と絶縁基板１０２が当接された面である主面に形成された表層配線１３４とから成るいわゆる多層配線基板であるのが良い。配線基板１０３の対向主面に表層配線１３５が形成されていてもよい。配線基板１０３は主面上に凹部を設けたいわゆるキャビティ構造を有して、その内部に電気素子１０１を実装してもよい。
絶縁基板１０２は電気素子１０１の入出力信号端子と絶縁基板１０２の表層配線１３４とを電気的に接続するための内部配線を具備していない。配線基板１０３に形成された内部配線１３２のなかで基板表面に露出した部分と電気素子１０１に形成された入出力信号端子を含む接続パッド１１１とがボンディングワイヤ１１４を介して電気的に接続されている。電気素子１０１と絶縁基板１０２との間には有機樹脂を主体とする接着層１１３を具備してもよい。絶縁基板１０２と配線基板１０３との間には有機樹脂を主体とする接着層１２７を具備してもよい。電気素子１０１、ボンディングワイヤ１１４、および、ボンディングワイヤ１１４が接続している部分の保護は封止樹脂を用いても良いが、図３に示すように各種金属、ガラス、セラミックスなどから成る蓋体１１６を用い、ロウ材やガラス等を用いて封止することにより気密封止にしてもよい。
配線基板１０３がキャビティ構造を有するものであることにより、実装構造の高さを低くすることができる。また、電気素子１０１を配線基板１０３の外部回路基板１０４に当接する側の面に実装することにより、表層配線１３５にチップ部品などの他の電子部品を実装することができる。
図５は本発明のさらに別の電子部品の実装構造を示す断面図である。
本発明の電子部品２１０は、配線基板２０３の上面に配線基板２０３よりも面積の小さい絶縁基板２０２が接合され、絶縁基板２０２の上面に電気素子２０１が接合している。配線基板２０３は、絶縁層２３１、内部に配設された内部配線２３２とビアホール配線２３３、絶縁基板が当接された面である主面に形成された表層配線２３４とから成るいわゆる多層配線基板であるのが良い。絶縁基板２０３の対向主面に表層配線２３５が形成されていてもよい。絶縁基板２０３は主面上に表層配線２２４が形成されている。
絶縁基板２０２は電気素子２０１の入出力信号端子と絶縁基板２０３の表層配線２３４とを電気的に接続するための内部配線を具備していない。配線基板２０３に形成された表層配線２３４と電気素子２０１に形成された入出力信号端子を含む接続パッド２１１とがボンディングワイヤ２１４、絶縁基板２０２に形成された表層配線２２４、および、ボンディングワイヤ２２４を介して電気的に接続されている。電気素子２０１と絶縁基板２０２との間には有機樹脂を主体とする接着層２１３を具備してもよい。絶縁基板２０２と配線基板２０３との間には有機樹脂を主体とする接着層２２７を具備してもよい。
本発明の電子部品をかかる構成とすることにより、実装信頼性に優れ、電気素子の破壊を抑制した電子部品とその電子部品を実装した実装構造を提供できる。
図１および図２で示した電子部品を作成し、その電子部品を外部回路基板４に実装して図３で示した実装構造の実装部品を作製した。
まず、表１に示す材料を用いて、表１に示す主面の面積を持つ、絶縁基板２および配線基板３を作製した。表１中のガラスセラミックスの組成は表２に示すものである。表２のガラスセラミックスの組成は、ガラス粉末組成に示された組成のガラス粉末とセラミック粉末とを指定のガラス粉末量とセラミック粉末量で混合したものであることを表している。
配線基板３には、表層配線３５により形成された大きさφ０．８ｍｍの外部接続用表層電極を電極の中心間距離１．３ｍｍのピッチでマトリックス状に配設した。配線基板３の表層配線３４の主成分が、銅あるいは銀である場合には、表層配線３４にＮｉ−Ａｕめっきを施した。なお、配線基板３の主面の面積はノギスで測定した寸法から算出した。
配線基板３上に、熱硬化性エポキシ樹脂を含有し、かつ硬化後のヤング率が２０ＧＰａとなる接着層２７を印刷で形成し、その上に絶縁基板２を位置あわせして載置し、１５０℃の温度で加熱することにより接着層２７を硬化させ、配線基板３と絶縁基板２とを接合した。
電気素子１としては絶縁領域にＵＬＫを含むものと立体構造としてＭＥＭＳを含むものを準備した。絶縁領域にＵＬＫを含む電気素子１としては、シリコンを主体とし、内部の配線の周囲が多孔質の絶縁領域であるＵＬＫであり、０〜１５０℃における熱膨張係数が２．６×１０−６／℃の評価用の電気素子１を使用した。立体構造としてＭＥＭＳを含むも電気素子１としては光スイッチに用いられるミラーを駆動する部分のある熱膨張係数が３．５×１０−６／℃の評価用の電気素子１を使用した。
絶縁基板２上に、熱硬化性エポキシ樹脂を含有し、かつ硬化後のヤング率が２０ＧＰａとなる接着層１３を印刷で形成し、その上に電気素子１を位置あわせして載置し、１５０℃の温度で加熱することにより接着層１３を硬化させ、絶縁基板２と電気素子１とを接合した。
電気素子１と配線基板の表面配線３３とをボンディングワイヤ１４を電気的に接続し、電気素子１とボンディングワイヤ１４とが埋設されように熱硬化性エポキシ樹脂を含有する封止樹脂１５が形成、硬化させることにより電子部品１０を作製した。
続いて、配線基板３の表層配線３５で形成された外部接続用表層電極上に、接続導体３６の一部となるＰｂ３６質量％−Ｓｎ６４質量％の共晶半田ペーストを印刷法で印刷した。
外部回路基板４として０〜１５０℃における熱膨張係数が１６×１０−６／℃であるプリント樹脂基板を準備した。外部回路基板４には、配線基板に形成された外部接続用表層電極と略同形状の接続用表層電極が配線４１により形成した。配線４１により形成された接続用表層電極上に接続導体３６の一部となるＰｂ３６質量％−Ｓｎ６４質量％の共晶半田ペーストを印刷法で印刷した。
配線基板３の表層配線３５で形成された外部接続用表層電極上に印刷した共晶半田ペースト上に、接続導体３６の一部となる、φ０．８ｍｍのＰｂ９０質量％−Ｓｎ１０質量％からなる高温半田ボールを位置あわせして載置した。さらに、外部回路基板４の上に電子部品１０を位置あわせして載置し、２３５℃でリフロー処理を行なうことにより、電子部品１０を外部回路基板４の上に実装した。
こうして、表１に示したサンプルを各２０個用意した。なお、厚みの測定はノギスで行い、主面の面積はノギスで測定した寸法から算出した。熱膨張係数はＪＩＳ Ｒ３１０２に基づき測定したものであり、外部回路基板４と配線基板３では１×４×２０ｍｍの角柱のサンプルの２０ｍｍの部分を測定し、絶縁基板２では作製した試料の厚み×４×１０ｍｍの角柱のサンプルの１０ｍｍの部分を測定し、電気素子１では０．５×４×８ｍｍの角柱のサンプルの８ｍｍの部分を測定した。ヤング率は、ＪＩＳ Ｒ１６０２に基づき測定したものであり、外部回路基板４と配線基板３では１×４×４０ｍｍのサンプルを測定し、絶縁基板２では作製した試料の厚み×４×１０ｍｍのサンプルを測定した。
また、比較例として絶縁基板の位置に銅を主成分とする内部配線を具備した多層配線基板を用いて、図７に示す電子部品を資料Ｎｏ．２４として２０個作製した。
次に、各サンプルに対して０〜１００℃の温度範囲で温度サイクル試験を行なって、実装による接続の信頼性と電気素子の保護の状態の差を評価した。温度サイクル試験は、１００サイクル終了毎に実装部品の破壊を確認しながら２０００サイクルまで行なった。
破壊の有無は、電気素子１自体、電気素子１と絶縁基板２との接合部（以下１次実装部）、絶縁基板２と配線基板３との接合部（以下積層部）、配線基板と外部回路基板４との接続部（以下２次実装部）、ボンディングワイヤによる接続部に対して、外観の観察により行なった。さらに、１次実装部、積層部、２次実装部については、超音波探傷を行ない、剥離の有無を確認した。さらに、電気素子１自体、ボンディングワイヤによる接続部、２次実装部については、抵抗値の変化を測定して断線を評価した。ここで、１０００サイクルまで電気素子やそれぞれの接続部の破壊や剥離、断線のないものを合格とした。結果を表１に示す。結果は、１００〜２００サイクルで破壊が生じた場合を２００サイクルと表した。なお、ボンディングワイヤによる接続部に破壊や断線を生じたサンプルはなかった。
Figure 0004566105
Figure 0004566105
本発明の試料Ｎｏ．１〜２０では、破壊、剥離、断線の発生が温度サイクル１０００回以上であった。特に、０〜１５０℃における、電気素子１の熱膨張係数と絶縁基板２の熱膨張係数との差を２×１０−６／℃以下とした試料Ｎｏ．１〜５、８〜２０は、温度サイクル１３００回まで破壊しなかった。さらに、絶縁基板２のヤング率を１００ＧＰａ以上とした試料Ｎｏ．１〜５、８〜１８は、温度サイクル１５００回まで破壊しなかった。またさらに、絶縁基板２の厚みｔ１を０．４ｍｍ以上とした試料Ｎｏ．１〜５、８〜１４、１８は、温度サイクル１６００回まで破壊しなかった。さらにまた、０〜１５０℃における配線基板３の熱膨張係数と外部回路基板４の熱膨張係数との差を９×１０−６／℃以下とした試料Ｎｏ．１〜５、９〜１４、１８は、温度サイクル１５００回まで破壊しなかった。
一方、電気素子と配線基板３との間の電気的接続が絶縁基板の内部配線を介して行なっている本発明の範囲外の試料Ｎｏ．２４は１０００回までに破壊した。また、０〜１５０℃における、絶縁基板２の熱膨張係数と電気素子１との熱膨張係数との差が、絶縁基板２の熱膨張係数と配線基板３の熱膨張係数との差よりも小さくない本発明の範囲外の試料Ｎｏ．２１〜２３は１０００回までに破壊した。試料２１〜２４に対して、試料１〜２０は温度サイクルにおける電子部品および実装構造の信頼性を高くできた
本発明の電子部品の構造を示す断面図である。 本発明の電子部品から封止樹脂を除去した状態の上面図である。 本発明の実装構造を示す断面図である。 本発明の実装構造の他の構造を示す断面図である。 本発明の実装構造のさらに他の構造を示す断面図である。 従来の電子部品および実装構造の断面図である。 従来の他の電子部品および実装構造の部分断面図である。
符号の説明
１・・・電気素子
２・・・絶縁基板
３・・・配線基板
４・・・外部回路基板
１０・・・電子部品
１１・・・接続パッド
１３・・・接着層
１４・・・ボンディングワイヤ
１５・・・封止樹脂
２７・・・接着層
３１・・・絶縁層
３２・・・内部配線
３３・・・ビアホール配線
３４、３５・・・表層配線
３６・・・接続導体
４１・・・配線
ｔ１・・・絶縁基板の厚み
Ｓ１・・・絶縁基板の主面の面積
Ｓ２・・・配線基板の主面の面積

Claims (6)

  1. 配線基板の上面に該配線基板よりも面積の小さい絶縁基板が接合され、前記絶縁基板の上面に電気素子が接合されてなる電子部品において、前記電気素子は、内部の配線の周囲の絶縁領域が多孔質であるか、または、駆動あるいは振動することにより機能を発現する立体構造を有しており、前記絶縁基板が前記電気素子と前記配線基板とを電気的に接続するための内部配線を具備しておらず、前記配線基板と前記絶縁基板および前記絶縁基板と前記電気素子とをそれぞれ有機樹脂を主体とする接着層を介して接合してなり、前記配線基板の前記絶縁基板の周辺に形成された表層配線と前記電気素子とをボンディングワイヤを介して電気的に接続してなり、０〜１５０℃における、前記絶縁基板の熱膨張係数と前記電気素子の熱膨張係数との差が、前記絶縁基板の熱膨張係数と前記配線基板の熱膨張係数との差よりも小さいことを特徴とする電子部品。
  2. ０〜１５０℃における、前記絶縁基板の熱膨張係数と前記電気素子の熱膨張係数との差が２×１０−６／℃以下であることを特徴とする請求項１記載の電子部品。
  3. 前記絶縁基板のヤング率が１００ＧＰａ以上であることを特徴とする請求項１または２記載の電子部品。
  4. 前記絶縁基板の厚みが０．２〜１ｍｍであることを特徴とする請求項１〜３のいずれかに記載の電子部品。
  5. 請求項１〜４のいずれかに記載の電子部品を外部回路基板に、前記配線基板の表面に設けられた複数の外部接続用表層電極と前記外部回路基板の表面に設けられた複数の接続端子とを接続用導体を介して接続して、実装しており、０〜１５０℃における、前記外部回路基板の熱膨張係数と前記配線基板の熱膨張係数との差が９×１０−６／℃以下であることを特徴とする電子部品の実装構造。
  6. 前記外部回路基板がプリント樹脂基板であることを特徴とする請求項５に記載の電子部品の実装構造。
JP2005280624A 2005-09-27 2005-09-27 電子部品およびその実装構造 Expired - Fee Related JP4566105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005280624A JP4566105B2 (ja) 2005-09-27 2005-09-27 電子部品およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005280624A JP4566105B2 (ja) 2005-09-27 2005-09-27 電子部品およびその実装構造

Publications (2)

Publication Number Publication Date
JP2007095832A JP2007095832A (ja) 2007-04-12
JP4566105B2 true JP4566105B2 (ja) 2010-10-20

Family

ID=37981192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280624A Expired - Fee Related JP4566105B2 (ja) 2005-09-27 2005-09-27 電子部品およびその実装構造

Country Status (1)

Country Link
JP (1) JP4566105B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273240A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 樹脂封止形半導体装置
JP2002076193A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 半導体素子収納用パッケージおよびパッケージ実装基板
JP2005026363A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体装置とその製造方法
JP2005050878A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板および電気装置並びにその実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273240A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 樹脂封止形半導体装置
JP2002076193A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 半導体素子収納用パッケージおよびパッケージ実装基板
JP2005026363A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体装置とその製造方法
JP2005050878A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板および電気装置並びにその実装構造

Also Published As

Publication number Publication date
JP2007095832A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
WO2014115766A1 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP6483854B2 (ja) 電子素子実装用基板および電子装置
JP2008113894A (ja) 半導体装置及び、電子装置
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
JP2008235864A (ja) 電子装置
JP4566105B2 (ja) 電子部品およびその実装構造
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2007173668A (ja) 電子部品搭載用絶縁基体および電子装置
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP4373841B2 (ja) 配線基板
JP2006310751A (ja) 電子装置
JP2006324390A (ja) 配線基板および半導体装置
JP6622583B2 (ja) 配線基板および電子装置
JP2013012720A (ja) 電子装置
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JP5665797B2 (ja) 圧力センサ用パッケージおよびその製造方法、ならびに圧力センサ
JP2005050878A (ja) 積層型配線基板および電気装置並びにその実装構造
JP2006066424A (ja) 配線基板
JP6189755B2 (ja) 配線基板および電子装置
JP2005072418A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005050883A (ja) 積層型配線基板および電気装置並びにその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Ref document number: 4566105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees