JP2005072418A - 電子部品封止用基板およびそれを用いた電子装置の製造方法 - Google Patents

電子部品封止用基板およびそれを用いた電子装置の製造方法 Download PDF

Info

Publication number
JP2005072418A
JP2005072418A JP2003302416A JP2003302416A JP2005072418A JP 2005072418 A JP2005072418 A JP 2005072418A JP 2003302416 A JP2003302416 A JP 2003302416A JP 2003302416 A JP2003302416 A JP 2003302416A JP 2005072418 A JP2005072418 A JP 2005072418A
Authority
JP
Japan
Prior art keywords
electronic component
main surface
substrate
frame member
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003302416A
Other languages
English (en)
Other versions
JP2005072418A5 (ja
JP4116954B2 (ja
Inventor
Katsuyuki Yoshida
克亨 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003302416A priority Critical patent/JP4116954B2/ja
Publication of JP2005072418A publication Critical patent/JP2005072418A/ja
Publication of JP2005072418A5 publication Critical patent/JP2005072418A5/ja
Application granted granted Critical
Publication of JP4116954B2 publication Critical patent/JP4116954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Micromachines (AREA)

Abstract

【課題】 半導体基板の主面の微小電子機械機構を気密封止して電子装置を製造する際の生産性、電磁ノイズ除去特性に優れた電子部品封止用基板、および電子装置の製造方法を提供すること。
【解決手段】 一方主面から他方主面または側面に導出された配線導体２が形成された絶縁基板１と、絶縁基板１の一方主面に形成された、配線導体２と接続された接続パッド３と、絶縁基板１の一方主面に、接続パッド３を取り囲むようにして接合された枠部材４と、接続パッド３上に形成された、枠部材４と同じ高さの接続端子５とから成り、半導体基板７の主面に微小電子機械機構８およびこれに接続された電極９が形成された電子部品10が、電極９を接続端子５に接合し、半導体基板７の主面を枠部材４の主面に接合されることによって、枠部材４の内側に電子部品10の微小電子機械機構８を気密封止するとともに、配線導体２の少なくとも一部がフェライトを含んで成る。
【選択図】 図１

Description

本発明は、半導体基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を形成して成る電子部品を封止するための電子部品封止用基板、およびそれを用いて電子部品の微小電子機械機構を封止することにより形成される電子装置の製造方法に関するものである。
近年、シリコンウェハ等の半導体基板の主面に、半導体集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆるＭＥＭＳ（Micro Electromechanical System）を形成した電子部品が注目され、実用化に向けて開発が進められている。
このような微小電子機械機構としては、加速度計，圧力センサ，アクチュエータ等のセンサや、微細な鏡面体を可動式に形成したマイクロミラーデバイス，光デバイス、あるいはマイクロポンプ等を組み込んだマイクロ化学システム等、非常に広い分野にわたるものが試作、開発されている。
そのような微小電子機械機構を形成した電子部品を用いて電子装置を構成するための従来の電子部品封止用基板およびそれを用いて成る電子装置の一例を図４に断面図で示す。図４に示す例では、微小電子機械機構22が形成された半導体基板21の主面には、微小電子機械機構22に電力を供給したり、微小電子機械機構22から外部の電気回路に電気信号を送り出したりするための電極23が微小電子機械機構22に電気的に接続されて形成されており、これら半導体基板21，微小電子機械機構22および電極23により、１つの電子部品24が構成される。
なお、このような電子部品24は、通常、後述するように、半導体基板21の主面に多数個が縦横に配列形成された多数個取りの形態で形成した後、個々の半導体基板21に切断することにより製作されるので、この切断の際に切削粉等の異物が微小電子機械機構22に付着して作動の妨げになることを防止するために、ガラス板25等で覆われて保護されている。
そして、この電子部品24を、電子部品収納用の凹部Ａを有するパッケージ31の凹部Ａ内に収納するとともに、電子部品24の電極23をパッケージ31の電極パッド32にボンディングワイヤ33等の導電性接続材を介して接続した後、パッケージ31の凹部Ａを蓋体34で覆って電子部品24を凹部Ａ内に気密封止することにより、電子装置として完成する。この場合、電子部品24は、微小電子機械機構22の動作を妨げないようにするため、中空状態で気密封止する必要がある。
この電子装置について、予めパッケージ31の電極パッド32から外表面に導出するようにして形成しておいた配線導体35の導出部分を外部電気回路に接続することにより、気密封止された微小電子機械機構22が、電極23，ボンディングワイヤ33，電極パッド32および配線導体35を介して外部電気回路に電気的に接続される。
また、この電子部品24は、通常、広面積の半導体基板の主面に多数個を縦横に配列形成させることにより製作されており、この場合の電子装置の製造方法は、従来、以下のようなものであった。すなわち、半導体基板の主面に微小電子機械機構22およびこれに電気的に接続された電極23が形成されて成る電子部品領域を多数個、縦横に配列形成した電子部品を準備する工程１と、各電子部品24の微小電子機械機構22を、その周囲が中空状態となるようにして、ガラス板25等で覆って封止する工程２と、半導体基板にダイシング加工等の切断加工を施して、個々の電子部品24に分割する工程３と、個々の電子部品24を、電子部品収納用パッケージ31内に気密封止する工程４とにより製作される。
このような従来の製造方法においては、半導体基板の主面に配列形成された多数の電子部品領域の１個ずつをガラス板25等で封止して保護しておく必要があること、また、一旦ガラス板25で封止した電子部品を、個片の電子部品24に分割した後、改めてパッケージ31内に気密封止するとともに、その電極23をパッケージ31の電極パッド32等に接続して外部接続させる必要があること等のため、生産性が悪く、実用化が難しいという問題があった。
この問題に対し、半導体基板の主面に配列形成された多数個の機構微小電子機械22を一括して覆い封止するような基板が提案されている。このような封止用の基板としては、半導体基板や導電性の金属板等が知られている。
封止用の基板が半導体基板から成る場合、例えば、主面に多数個の電子部品領域が配列形成された第１の半導体基板とは別に、この電子部品領域の配列に対応させて多数の凹部を配列形成した封止用の第２の半導体基板を準備し、第１の半導体基板の主面上に第２の半導体基板を、第２の半導体基板の凹部が第１の半導体基板の電子部品領域を覆うようにして接合し、第２の半導体基板に内側に第１の半導体基板の電子部品領域（特に微小電子機械機構）を封止するようにした技術が提案されている（例えば、特許文献１参照）。
また、封止用の基板が金属板から成る場合、導電性を有するカバー用の金属板にパターン溝を形成するとともに、このパターン溝をガラスやセラミック材料で充填して平坦化させた後、その上にボンディングパターン（電極パッド等）を形成し、ボンディングパターンに電子部品の電極を接続するとともにカバー用の金属板を半導体基板の主面に接合し、その後、電子部品領域をセラミックやガラス等で封着するとともに、ボンディングパターンを外部に導出するための外部配線用電極パターンを形成するようにした技術が提案されている（例えば、特許文献２参照）。
また、微小電子機械機構、いわゆるＭＥＭＳ（Micro Electromechanical System）を形成した電子部品においては、近年、低電圧駆動かつ高速化が行われるようになってきており、電子部品の外部から侵入する高調波ノイズの影響を受けやすいと同時に、配線導体を伝播する信号に含まれる高調波ノイズが電子部品の外部に放出され易いものとなってきている。
特開2001−144117号公報 特開2002−43463号公報
しかしながら、上記の従来の封止用基板を用いて半導体基板の主面の電子部品領域を封止する場合は、多数個の電子部品領域を一括して封止することはできるものの、例えば、半導体基板から成る封止用基板の場合、半導体基板の内部に３次元的に配線導体を形成することができないため、封止用基板である第２の半導体基板において、電子部品領域が配列形成された第１の半導体基板に接合される主面から対向する他方の主面にかけて配線導体を導出することができない。そのため、電子部品の電極は、第１の半導体基板の主面に形成された電極の一部を封止部の外側に延出させるとともに、この延出部をボンディングワイヤを介して電子部品収納用パッケージの電極パッドや外部の電気回路に接続する必要があり、実装工程（電子部品領域の封止から電子装置として完成させて外部電気回路に接続するまでの工程）が長く、また、個々の電子装置のサイズが大きくなってしまうという問題があった。また、電子装置を組み込んだ電子システムの小型化に有利な表面実装ができないという問題もあった。
また、導電性の金属板等から成る封止用基板の場合、金属板に電極パッド等の導体パターンを形成することができるように、一旦ガラスやセラミックスで金属板の表面に形成したパターン溝等を埋めて絶縁部を形成したり、その絶縁部の表面に実装工程の途中で導体部を形成したりする必要があるため、この場合も電子部品の実装工程を短くすることが困難であるという問題があった。
さらに、微小電子機械機構、いわゆるＭＥＭＳ（Micro Electromechanical System）を形成した電子部品においては、近年、低電圧駆動かつ高速化が行われるようになってきており、電子部品の外部から侵入する高調波ノイズの影響を受けやすいと同時に、配線導体を伝播する信号に含まれる高調波ノイズが電子部品の外部に放出され易いものとなってきていることから、電子部品の外部近接位置にノイズ発生源があると絶縁基板に被着形成された配線導体を伝播する信号に電磁波ノイズが入り込み、微小電子機械機構に伝播されて誤動作させてしまったり、あるいは電子部品の外部近傍位置に電磁波ノイズに対して影響を受け易い電子機器等があると電子部品より放出された電磁波ノイズがこの電子機器等に悪影響を及ぼしてしまったりするという問題があった。
本発明は上記従来の技術における諸問題に鑑みて完成されたものであり、その目的は、半導体基板の主面に形成された微小電子機械機構を容易かつ確実に封止することができるとともに、微小電子機械機構と接続された半導体基板の主面に形成されている電極を容易かつ確実に、例えば表面実装が可能な形態で外部接続させることができ、かつ微小電子機械機構を形成した電子部品の外部から侵入する高調波ノイズの影響を受けにくいとともに、配線導体を伝播する信号に含まれる高調波ノイズが電子部品の外部に放出されにくい電子部品封止用基板を提供することにある。
また、本発明の他の目的は、このような微小電子機械機構および電極から成る電子部品領域が半導体基板の主面に多数個縦横に配列形成されていたとしても、これらを容易かつ確実に封止することが可能な封止用基板を提供するとともに、この封止用基板を用いて微小電子機械機構が封止されて成る多数個の電子装置を、例えば表面実装が可能な形態で一括して形成することが可能な電子装置の製造方法を提供することにある。
本発明の電子部品封止用基板は、一方主面から他方主面または側面に導出された配線導体が形成された絶縁基板と、該絶縁基板の前記一方主面に形成された、前記配線導体と電気的に接続された接続パッドと、前記絶縁基板の前記一方主面に前記接続パッドを取り囲むようにして接合された枠部材と、前記接続パッド上に形成された、前記枠部材と同じ高さの接続端子とから成り、半導体基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品が、前記電極が前記接続端子に接合され、前記半導体基板の前記主面を前記枠部材の主面に接合されることによって、前記枠部材の内側に前記電子部品の前記微小電子機械機構を気密封止するとともに、前記配線導体の少なくとも一部がフェライトを含んで成ることを特徴とするものである。
また本発明の電子部品封止用基板は、上記構成において、前記接続パッドおよび前記接続端子が内側に形成された前記枠部材が多数個縦横に配列形成されていることを特徴とするものである。
また本発明の電子装置の製造方法は、半導体基板の主面に、微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した電子部品を準備する工程と、一方主面から他方主面または側面に導出された配線導体が形成された絶縁基板と、該絶縁基板の前記一方主面に形成された、前記配線導体と電気的に接続された接続パッドと、前記絶縁基板の前記一方主面に前記接続パッドを取り囲むようにして接合された枠部材と、前記接続パッド上に形成された、前記枠部材と同じ高さの接続端子とから成る電子部品封止領域を多数個前記電子部品の前記電子部品領域に対応させて配列形成した電子部品封止用基板を準備する工程と、前記電子部品における前記電極を前記接続端子に接合するとともに前記微小電子機械機構の周囲の前記半導体基板の前記主面を前記枠部材の主面に接合して前記微小電子機械機構を前記枠部材の内側に気密封止する工程と、互いに接合された前記電子部品および前記電子部品封止用基板を前記電子部品封止領域毎に分割して、前記電子部品封止領域に前記電子部品領域が接合されて成る個々の電子装置を得る工程とを具備することを特徴とするものである。
本発明の電子部品封止用基板によれば、一方主面から他方主面または側面に導出された配線導体が形成された絶縁基板と、絶縁基板の一方主面に形成された、配線導体と電気的に接続された接続パッドと、絶縁基板の一方主面に、接続パッドを取り囲むようにして接合された枠部材と、接続パッド上に形成された、枠部材と同じ高さの接続端子とから成り、半導体基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品を、電極を接続端子に接合し、半導体基板の主面を枠部材の主面に接合させることによって、枠部材の内側に電子部品の微小電子機械機構を気密封止するようにしたことから、枠部材の主面を半導体基板の主面に接合させるだけで、電子部品の微小電子機械機構を、枠部材と絶縁基板とにより容易かつ確実に封止することができる。
また、枠部材の主面の高さが、接続パッド上に形成された接続端子の高さと同じであるので、枠部材の主面を半導体基板の主面に接合するときに、半導体基板の主面に形成されている電極を接続端子に容易かつ確実に接続することができる。また、この接続端子から接続パッドおよび配線導体を介して、電子部品の電極を外部に導出することもできる。
また、本発明の電子部品封止用基板は、例えば、セラミック多層配線基板等の絶縁基板を用いて形成したものとすることにより、配線導体を、接続パッドや枠部材が形成、接合されている一方主面から他方主面や側面にかけて、基板の内部や表面に自由に形成して導出させることができ、この導出された配線導体の端部に外部接続用の金属バンプを取着させること等により、外部電気回路基板に容易に表面実装することが可能な電子装置として完成させることができる。
さらに、配線導体の少なくとも一部がフェライトを含んで成ることから、微小電子機械機構を形成した電子部品の外部から侵入する高調波ノイズを有効に除去することができ、電子部品等を正常かつ安定に作動させるとともに、配線導体を伝播する信号に含まれる高調波ノイズが電子部品の外部に対して放出されにくい電子部品封止用基板を提供することができる。
また、本発明の電子部品封止用基板において、接続パッドおよび接続端子が内側に形成された枠部材を多数個縦横に配列形成した場合には、半導体基板の主面に多数の電子部品領域が縦横に配列形成されていたとしても、これらを一括して外部接続が可能なようにして封止することができる。
また本発明の電子装置の製造方法によれば、上記各工程を具備することから、縦横に配列形成された多数個の電子部品領域について、それぞれの電極の外部接続のための接続と微小電子機械機構の封止とを同時に行なうことができるため、互いに接合された電子部品および電子部品封止用基板から成る電子装置を、容易かつ確実に多数個製造することができる。
また、互いに接合された電子部品および電子部品封止用基板を電子部品封止領域毎に分割することにより、電子部品封止領域に電子部品領域が接合されて成る個々の電子装置を多数個同時に製造することができる。この分割の際、電子部品領域の微小電子機械機構は封止用基板により封止されているので、ダイシング加工等による分割で発生するシリコン等の半導体基板の切削粉が微小電子機械機構に付着するようなことはなく、分割後の電子装置において微小電子機械機構を確実に作動させることができる。
また、分割して得られた電子装置は、絶縁基板の他方主面や側面に配線導体が導出されているので、この導出された端部に金属バンプ等の端子を取着するだけで、表面実装等により外部電気回路基板に実装することができるものとなり、実装の工程を非常に短く、かつ容易なものとすることができる電子装置となる。
本発明の電子部品封止用基板およびそれを用いた電子装置の製造方法について以下に詳細に説明する。図１は本発明の電子部品封止用基板の実施の形態の一例を示す断面図である。図１において、１は絶縁基板、２は配線導体、３は接続パッド、４は枠部材、５は接続端子である。これら絶縁基板１，配線導体２，接続パッド３，枠部材４および接続端子５により電子部品封止用基板６が基本的に形成される。
この電子部品封止用基板６を用いて、半導体基板７の主面（図１の例では下面）に、微小電子機械機構８と電極９とを互いに電気的に接続するようにして形成して成る電子部品10を封止することにより、微小電子機械機構８が外部接続可能な状態で封止されてなる電子装置が形成される。
本発明における微小電子機械機構８は、例えば電気スイッチ，インダクタ，キャパシタ，共振器，アンテナ，マイクロリレー，光スイッチ，ハードディスク用磁気ヘッド，マイク，バイオセンサー，DNAチップ，マイクロリアクタ，プリントヘッド，加速度センサ，圧力センサなどの各種センサ、ディスプレイデバイスなどの機能を有する電子装置であり、半導体微細加工技術いわゆるマイクロマシニングで作る部品である。この微小電子機械機構８は、１素子あたり１０μｍ〜数百μｍ程度の寸法を有する。
絶縁基板１は、微小電子機械機構８を封止するための蓋体として機能するとともに、配線導体２，接続パッド３，枠部材４および接続端子５を形成するための基体として機能する。この絶縁基板１は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等のセラミックス材料や、ポリイミド，ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材等により形成される。絶縁基板１は、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウムとガラス粉末等の原料粉末をシート上に成形して成るセラミックグリーンシート（以下、グリーンシートともいう）を積層し、焼成することにより形成される。
なお、絶縁基板１は、酸化アルミニウム質焼結体で形成されるものに限らず、用途や気密封止する電子部品10の特性等に応じて適したものを選択することが好ましい。
例えば、絶縁基板１は、後述するように、枠部材４を介して半導体基板７と機械的に接合されるので、半導体基板７との接合の信頼性、つまり微小電子機械機構８の封止の気密性を高くするためには、ムライト質焼結体、またはガラス成分の種類や添加量を調整することにより熱膨張係数を半導体基板７に近似させるようにした酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等のような、半導体基板７との熱膨張係数の差が小さい材料で形成することが好ましい。
また、絶縁基板１は、配線導体２により伝送される電気信号の遅延を防止するような場合には、ポリイミド，ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材、または、酸化アルミニウム−ホウ珪酸ガラス系や酸化リチウム系等のガラスセラミックス焼結体等のような、比誘電率の小さい材料で形成することが好ましい。
また、絶縁基板１は、封止する微小電子機械機構８の発熱量が大きく、熱の外部への放散性を良好とするような場合には、窒化アルミニウム質焼結体等のような熱伝導率の大きな材料で形成することが好ましい。
また、絶縁基板１の一方主面に、電子部品10の微小電子機械機構８を内側に収めるような凹部１ａを形成しておいてもよい。凹部１ａ内に微小電子機械機構８の一部を収めるようにしておくと、微小電子機械機構８を取り囲むための枠部材４の高さを低く抑えることができ、電子装置の低背化に有利なものとなる。
絶縁基板１の一方主面（微小電子機械機構８を封止する側）からは、他方主面または側面に配線導体２が導出されている。
また、絶縁基板１の一方主面側の枠部材４の内側の部位には、配線導体２と接続された接続パッド３が形成されている。
これらの配線導体２および接続パッド３は、接続パッド３上に形成される接続端子５を介して電子部品10の電極９と電気的に接続され、これを絶縁基板１の他方主面や側面に導出する機能を有する。
そして、本発明の電子部品封止用基板においては、複数の配線導体２のうちの少なくとも一部がフェライトを含んで成る。少なくとも一部の配線導体２がフェライトから成り、高透磁率を有することから、高調波等の高い周波数成分に対して高インピーダンスを有するものとなり、搭載される電子部品10が高速駆動され、高調波ノイズを含んだ信号が伝播したとしても、その信号から発生する電磁波ノイズはフェライトを含んで成る配線導体２によって選択的に吸収除去されるため、電磁波ノイズが電子部品等に伝播したり、電子部品10の外部に放出されることはない。従って、電子部品10には常に正確な信号が配線導体２を介して伝播されることとなり、高速駆動される電子部品10を正常かつ安定に作動させることが可能となるとともに、本発明の電子部品封止用基板を使用した電子部品10は外部に対して電磁波ノイズを放出することもない。
このようなフェライトを含んで成る配線導体２を形成するためのフェライトとしては、例えばＭｎ−Ｚｎ系フェライト，Ｎｉ−Ｚｎ系フェライト，Ｍｇ−Ｍｎ系フェライトが使用できる。これらフェライトを含んで成る配線導体２を形成するには、フェライト粉末に適当な有機溶剤，溶媒を添加混合して得たフェライトペーストを、打ち抜き加工により形成された配線導体２としての貫通導体を形成するための貫通孔に、従来周知のスクリーン印刷法等を用いて印刷充填した後、これを焼成すればよい。
本発明においては、複数の配線導体２のうちの少なくとも一部がフェライトを含んでいるが、高周波信号が伝送されるの部分の配線導体２がフェライトを含んで成るのがよく、その場合、配線導体２を伝播する高周波信号からの電磁波ノイズをフェライトを含む配線導体２によって有効に吸収させて除去することができる。その結果、微小電子機械機構８を形成した電子部品10に外部から侵入する高調波ノイズの影響を受けにくいとともに、配線導体２を伝播する高周波信号に含まれる高調波ノイズが電子部品10の外部に放出されにくい電子部品封止用基板を提供することができるという利点がある。また、複数の配線導体２の全てがフェライトを含んでいてもよい。
接続パッド３は、銅，銀，金，パラジウム，タングステン，モリブデン，マンガン等の金属材料により形成される。接続パッド３を形成する手段としては、メタライズ層形成法，めっき法，蒸着法等の金属を薄膜層として被着させる手段を用いることができる。例えば、接続パッド３がタングステンのメタライズ層から成る場合、タングステンのペーストを絶縁基板１となるグリーンシートに印刷し、これをグリーンシートとともに焼成することにより形成される。
接続端子５は、錫−銀系，錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、銀−ゲルマニウム系等の高融点ろう材、導電性有機樹脂から成るか、またはシーム溶接，電子ビーム溶接等の溶接法による接合を可能とするような金属材料等により形成されている。
この接続端子５を電子部品10の電極９に接合することにより、電子部品10の電極９が、接続端子５，接続パッド３および配線導体２を介して、絶縁基板１の他方主面または側面に導出される。そして、この導出された端部を外部電気回路に錫−鉛半田等を介して接合することにより、電子部品10の電極９が外部電気回路に電気的に接続される。
また、絶縁基板１の一方主面には、接続パッド３を取り囲むようにして枠部材４が接合されている。枠部材４は、電子部品10の微小電子機械機構８をその内側に気密封止するための側壁として機能する。この枠部材４の主面（図１の例では上面）を電子部品10の主面（図１の例では下面）に接合させることにより、枠部材４の内側に微小電子機械機構８が気密封止される。なお、この場合、半導体基板７が底板となり、絶縁基板１が蓋体となる。
枠部材４は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の鉄−ニッケル系合金，無酸素銅，アルミニウム，ステンレス鋼，銅−タングステン合金，銅−モリブデン合金等の金属材料や、酸化アルミニウム質焼結体，ガラスセラミックス焼結体等の無機系材料、あるいはＰＴＦＥ（ポリテトラフルオロエチレン），ガラスエポキシ樹脂等の有機樹脂系材料等により形成される。
また、枠部材４の主面を電子部品10の半導体基板７の主面に接合する方法としては、錫−銀系等の半田，金−錫ろう等の低融点ろう材，銀−ゲルマニウム系等の高融点ろう材，導電性有機樹脂等の接合材を介して接合する方法、あるいはシーム溶接，電子ビーム溶接等の溶接法を用いることができる。
そして、半導体基板７の主面に微小電子機械機構８およびこれに電気的に接続された電極９が形成されて成る電子部品10について、電極９を接続端子５に接合し、半導体基板７の主面を枠部材４の主面に接合させることによって、枠部材４の内側に電子部品10の微小電子機械機構８が気密封止された電子装置が形成される。
この電子装置のうち配線導体２の導出部分を、半田ボール等の外部端子11を介して外部の電気回路に接続することにより、微小電子機械機構８が外部電気回路と電気的に接続される。
なお、図１に示すように、枠部材４が接合される絶縁基板１の主面に、接続パッド３と同様の材料により導体層３ａを形成しておき、この導体層３ａから絶縁基板１の他方主面にかけて配線導体２の一部を導出させるようにしてもよい。この導体層３ａから導出された配線導体２の導出部分は、上述の外部端子11等を介して外部電気回路の接地用端子等に接続することができる。
この場合、接続端子５と電極９との接合、および枠部材４の主面と半導体基板７の主面との接合を一つの工程で確実かつ容易に行なうことを可能とするために、接続端子５の高さと枠部材４の高さとは同じ高さとしておく必要がある。
また、本発明の電子部品封止用基板６は、図２に実施の形態の他の例を断面図で示すように、接続パッド３および枠部材４を広面積の母基板の一方主面に縦横に配列形成した、いわゆる多数個取りの形態としておくことが好ましい。なお、図２において、図１と同じ部位には同じ符号を付してある。
このような多数個取りとしておくと、通常は、半導体基板７の主面に、微小電子機械機構８およびこれに電気的に接続された電極９が多数個配列形成された、多数個取りの形態で製作される電子部品10を、多数個同時に気密封止することができ、生産性に優れたものとすることができる。
また、このように、半導体基板７の主面に、微小電子機械機構８およびこれに電気的に接続された電極９が多数個配列形成された、多数個取りの形態で製作される電子部品10を一括して封止しておくと、半導体基板７（および電子部品封止用基板６）にダイシング加工等の切断加工を施して、個々の電子部品10（電子装置）に分割する際に切断に伴って発生する切削粉等が微小電子機械機構８に付着してその作動を妨害するという不具合が発生するのを効果的に防止することができる。
次に、本発明の電子部品封止用基板６を用いた電子装置の製造方法について、図３（ａ）〜（ｅ）に基づいて説明する。図３は本発明の電子装置の製造方法の実施の形態の一例をそれぞれ工程順に示した断面図であり、図３において図１および図２と同じ部位には同じ符号を付してある。
まず、図３（ａ）に示すように、半導体基板７の主面に、微小電子機械機構８およびこれに電気的に接続された電極９が形成されて成る電子部品領域10ａを多数個縦横に配列形成した多数個取りの電子部品10ｂを準備する。
半導体基板７は、例えば単結晶や多結晶等のシリコン基板から成る。このシリコン基板の表面に酸化シリコン層を形成するとともに、フォトリソグラフィ等の微細配線加工技術を応用して、微小な振動体等の微小電子機械機構８および円形状パターン等の導体から成る電極９が形成された電子部品領域10ａを多数個配列形成することにより多数個取りの電子部品10ｂが形成される。なお、この例においては、微小電子機械機構８と電極９とは、それぞれ半導体基板７の主面に形成された微細配線（図示せず）を介して電気的に接続されている。
次に、図３（ｂ）に示すように、一方主面から他方主面または側面に導出された配線導体２が形成された絶縁基板１と、絶縁基板１の一方主面に形成された、配線導体２と電気的に接続された接続パッド３と、絶縁基板１の一方主面に接続パッド３を取り囲むようにして接合された枠部材４と、接続パッド３上に形成された、枠部材４と同じ高さの接続端子５とから成る電子部品封止領域６ａを多数個、電子部品の電子部品領域10ａに対応させて配列形成した多数個取りの電子部品封止用基板６ｂを準備する。
一方主面から他方主面または側面に導出された配線導体２が形成された絶縁基板１は、例えば、絶縁基板１が酸化アルミニウム質焼結体から成り、配線導体２がフェライトのメタライズ層から成る場合であれば、酸化アルミニウム，酸化珪素，酸化カルシウム等の原料粉末を、有機樹脂バインダとともに混練してスラリーを得て、このスラリーをドクターブレード法やリップコータ法等によりシート状に成形して複数のグリーンシートを形成し、このグリーンシートの表面および必要に応じてグリーンシートに予め形成しておいた貫通孔内に、フェライトのメタライズペーストを印刷塗布して充填し、その後、これらのグリーンシートを積層して焼成することにより形成することができる。
なお、これらのグリーンシートのうち、一部のものに打ち抜き加工を施して四角形状等の開口部を形成しておき、これを一方主面側の最表層に配置し、または最表層から内部に向かって数層積層するようにして、焼成後の絶縁基板１の一方主面に、電子部品領域10ａの配列に対応する凹部１ａが配列形成されるようにしておいてもよい。このように凹部１ａを形成しておくと、凹部１ａの内側に微小電子機械機構８を収めることができるので、微小電子機械機構８を取り囲むための枠部材4の高さを低く抑えることができ、電子装置の低背化に有利なものとなる。
また、フェライトを含んで成る配線導体２を形成するためのフェライトとしては、例えばＭｎ−Ｚｎ系フェライト，Ｎｉ−Ｚｎ系フェライト，Ｍｇ−Ｍｎ系フェライトが使用できる。これらフェライトを含んで成る配線導体２を形成するには、フェライト粉末に適当な有機溶剤，溶媒を添加混合して得たフェライトペーストを、打ち抜き加工により形成された配線導体２としての貫通導体を形成するための貫通孔に、従来周知のスクリーン印刷法等を用いて印刷充填した後、これを焼成すればよい。
また、接続パッド３は、例えば、タングステンのペーストを絶縁基板１となるグリーンシートのうち最表面に、配線導体２となる印刷されたペーストと接続されるようにして、かつ多数個が縦横に配列形成されるようにして、スクリーン印刷法等により印刷しておくことにより形成される。
また、枠部材４は、例えば、鉄−ニッケル−コバルト合金から成る場合であれば、鉄−ニッケル−コバルト合金の金属板に圧延加工や金型による打ち抜き加工またはエッチング加工を行ない、枠状に成形することにより製作される。
枠部材４と絶縁基板１との接合は、錫−銀系等の半田，金−錫ろう等の低融点ろう材や銀−ゲルマニウム系等の高融点ろう材，導電性有機樹脂等の接合材を介して接合する方法、あるいはシーム溶接，電子ビーム溶接等の溶接法により行なうことができる。
この枠部材４と同じ高さとなるようにして、接続端子５が接続パッド３上に形成される。接続端子５は、例えば、錫−銀系等の半田から成る場合であれば、この半田のボールを接続パッド３上に位置決めして加熱溶融し、接合させることにより形成される。
接続端子５の高さを枠部材４の高さと同じとする方法としては、例えば、接続端子５となる錫−銀半田を溶融させて接続パッド３上に取着形成する際に、その上面を枠部材４と同じ高さとなるようにしてセラミックス製の治具等で押さえておく等の方法を用いることができる。
次に、図３（ｃ）に示すように、電子部品10ｂを電子部品封止用基板６ｂに対し各電子部品領域10ａと各電子部品封止領域６ａとを対応させて重ね合わせ、電極９を接続端子５に接合するとともに、微小電子機械機構８の周囲の半導体基板７の主面を枠部材４の主面に接合して、微小電子機械機構８を枠部材４の内側に気密封止する。
ここで、電極９と接続端子５との接合は、例えば、接続端子５が錫−銀系半田から成る場合であれば、電極９上に接続端子５を位置合わせして載せ、これらを約250℃〜300℃程度の温度のリフロー炉中で熱処理すること等により行なわれる。
また、微小電子機械機構８の周囲の半導体基板７の主面と枠部材４の主面との接合は、例えば、この接合面に、接続端子５と同様の錫−銀系の半田を挟んでおき、上述の電極９と接続端子５との接合と同時にリフロー炉中で熱処理することにより行なうことができる。
この場合、接続端子５の高さを枠部材４の高さと同じとしていることから、電極９と接続端子５との接合と、枠部材４の主面と半導体基板７の主面との接合を容易かつ確実に、同時に行なうことができる。
このように、本発明の電子装置の製造方法によれば、電子部品領域10ａの電極９の外部導出のための接合と、微小電子機械機構８の気密封止のための接合とを同時に行なうことができるため、数時間程度を要する半田（ろう）付け等の接合の工程を、従来の製造方法に比べて、確実に少なくとも１工程減らすことができるので、電子装置の生産性を非常に高めることができる。
そして、図３（ｄ）に示すように、互いに接合された多数個取りの形態の電子部品10ｂおよび電子部品封止用基板６ｂを電子部品封止領域６ａ毎に分割して、電子部品封止領域６ａが分割された電子部品封止用基板６に電子部品領域10ａが分割された電子部品10が接合されて成る個々の電子装置を得る。
互いに接合された、それぞれ多数個取りの形態の電子部品10ｂおよび電子部品封止用基板６ｂの接合体の切断は、この接合体に対してダイシング加工等の切断加工を施すことにより行なうことができる。
本発明の電子装置の製造方法においては、このダイシング加工等の切断加工の際に、各微小電子機械機構８は枠部材４の内側で枠部材４と半導体基板７と絶縁基板１とにより気密封止されているので、半導体基板７や絶縁基板１等の切断に伴って発生するシリコンやセラミックス等の切削粉等が微小電子機械機構８に付着することはなく、完成した電子装置において、微小電子機械機構８を確実に正常に作動させることができる。
このように、本発明の電子装置の製造方法によれば、従来のように、半導体基板７の主面に多数個を縦横に配列形成した電子部品領域10ａを切断する際に、その微小電子機械機構８をガラス板等で覆って保護するような工程を別途追加する必要はなく、微小電子機械機構８の保護のためだけの従来の工程を確実に削除することができるので、電子装置の生産性を非常に高いものとすることができる。
また、本発明の製造方法によって製造された電子装置は、すでに気密封止されているとともに、その電極が配線導体２を介して外部に導出された状態であるので、これを別途パッケージ内に実装するような工程を追加する必要はなく、配線導体２の導出された部分を外部電気回路に半田ボール等の外部端子11を介して接続するだけで外部電気回路基板に実装して使用することができる。
また、この場合、配線導体２は絶縁基体１の他方主面または側面に導出されているので、外部電気回路に表面実装の形態で接続することができ、高密度に実装することができるとともに、外部電気回路基板を効果的に小型化することができる。
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変形は可能である。例えば、上述の実施の形態の例では一つの電子装置内に一つの微小電子機械機構を気密封止したが、一つの電子装置内に複数の微小電子機械機構を気密封止してもよい。また、図１の例では、配線導体２は絶縁基板１の他方主面側に導出しているが、これを側面に導出したり側面および他方主面の両方に導出したりしてもよい。また、配線導体２の導出された部分の外部電気回路への電気的な接続は、外部端子として半田ボールを介して行なうものに限らず、リード端子や導電性接着剤等を介して行なってもよい。
本発明の電子部品封止用基板の実施の形態の一例を示す断面図である。 本発明の電子部品封止用基板の実施の形態の他の例を示す断面図である。 （ａ）〜（ｄ）は、本発明の電子装置の製造方法の実施の形態の一例をそれぞれ工程順に示した断面図である。 従来の電子部品封止用基板およびそれを用いて成る電子装置の一例を示す断面図である。
符号の説明
１：絶縁基板
２：配線導体
３：接続パッド
４：枠部材
５：接続端子
６：電子部品封止用基板
６ａ：電子部品封止領域
６ｂ：電子部品封止用基板
７：半導体基板
８：微小電子機械機構
９：電極
10：電子部品
10ａ：電子部品領域
10ｂ：電子部品

Claims (3)

  1. 一方主面から他方主面または側面に導出された配線導体が形成された絶縁基板と、該絶縁基板の前記一方主面に形成された、前記配線導体と電気的に接続された接続パッドと、前記絶縁基板の前記一方主面に前記接続パッドを取り囲むようにして接合された枠部材と、前記接続パッド上に形成された、前記枠部材と同じ高さの接続端子とから成り、半導体基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品が、前記電極が前記接続端子に接合され、前記半導体基板の前記主面を前記枠部材の主面に接合されることによって、前記枠部材の内側に前記電子部品の前記微小電子機械機構を気密封止するとともに、前記配線導体の少なくとも一部がフェライトを含んで成ることを特徴とする電子部品封止用基板。
  2. 前記接続パッドおよび前記接続端子が内側に形成された前記枠部材が多数個縦横に配列形成されていることを特徴とする請求項１記載の電子部品封止用基板。
  3. 半導体基板の主面に、微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した電子部品を準備する工程と、一方主面から他方主面または側面に導出された配線導体が形成された絶縁基板と、該絶縁基板の前記一方主面に形成された、前記配線導体と電気的に接続された接続パッドと、前記絶縁基板の前記一方主面に前記接続パッドを取り囲むようにして接合された枠部材と、前記接続パッド上に形成された、前記枠部材と同じ高さの接続端子とから成る電子部品封止領域を多数個前記電子部品の前記電子部品領域に対応させて配列形成した電子部品封止用基板を準備する工程と、前記電子部品における前記電極を前記接続端子に接合するとともに前記微小電子機械機構の周囲の前記半導体基板の前記主面を前記枠部材の主面に接合して前記微小電子機械機構を前記枠部材の内側に気密封止する工程と、互いに接合された前記電子部品および前記電子部品封止用基板を前記電子部品封止領域毎に分割して、前記電子部品封止領域に前記電子部品領域が接合されて成る個々の電子装置を得る工程とを具備することを特徴とする電子装置の製造方法。
JP2003302416A 2003-08-27 2003-08-27 電子部品封止用基板およびそれを用いた電子装置 Expired - Fee Related JP4116954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003302416A JP4116954B2 (ja) 2003-08-27 2003-08-27 電子部品封止用基板およびそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302416A JP4116954B2 (ja) 2003-08-27 2003-08-27 電子部品封止用基板およびそれを用いた電子装置

Publications (3)

Publication Number Publication Date
JP2005072418A true JP2005072418A (ja) 2005-03-17
JP2005072418A5 JP2005072418A5 (ja) 2006-11-30
JP4116954B2 JP4116954B2 (ja) 2008-07-09

Family

ID=34406686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302416A Expired - Fee Related JP4116954B2 (ja) 2003-08-27 2003-08-27 電子部品封止用基板およびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP4116954B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300976A (ja) * 2005-04-15 2006-11-02 Fujitsu Ltd マイクロ可動素子および光スイッチング装置
JP2007147409A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd センサエレメント
JP2010071911A (ja) * 2008-09-22 2010-04-02 Alps Electric Co Ltd Ｍｅｍｓセンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300976A (ja) * 2005-04-15 2006-11-02 Fujitsu Ltd マイクロ可動素子および光スイッチング装置
JP4550653B2 (ja) * 2005-04-15 2010-09-22 富士通株式会社 マイクロ可動素子および光スイッチング装置
JP2007147409A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd センサエレメント
JP4665733B2 (ja) * 2005-11-25 2011-04-06 パナソニック電工株式会社 センサエレメント
JP2010071911A (ja) * 2008-09-22 2010-04-02 Alps Electric Co Ltd Ｍｅｍｓセンサ

Also Published As

Publication number Publication date
JP4116954B2 (ja) 2008-07-09

Similar Documents

Publication Publication Date Title
US7932594B2 (en) Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
JP4675973B2 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JPWO2008066087A1 (ja) 微小構造体装置およびその製造方法ならびに封止用基板
JP2010045201A (ja) 電子部品モジュール及びその製造方法
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP2005262382A (ja) 電子装置およびその製造方法
JP3842751B2 (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4781098B2 (ja) 電子装置
JP4731291B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP2005153067A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法
JP2006185968A (ja) 電子装置
JP2017212256A (ja) 電子装置用パッケージおよび電子装置
JP3442029B2 (ja) 電子部品収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees