JP2005093645A - 電子デバイス装置及び電子デバイス装置の製造方法 - Google Patents
電子デバイス装置及び電子デバイス装置の製造方法 Download PDFInfo
- Publication number
- JP2005093645A JP2005093645A JP2003324115A JP2003324115A JP2005093645A JP 2005093645 A JP2005093645 A JP 2005093645A JP 2003324115 A JP2003324115 A JP 2003324115A JP 2003324115 A JP2003324115 A JP 2003324115A JP 2005093645 A JP2005093645 A JP 2005093645A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- base substrate
- protrusion
- electronic device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】気密封止のための構造体の形成に手間がかからず、しかも高い気密性を得ることができる電子デバイス装置の製造方法を提供する。
【解決手段】一方の面にデバイス機能部3を有するチップ1をベース基板2にフリップチップ方式で実装してなる電子デバイス装置の製造方法として、チップ1の一方の面にデバイス機能部3を取り囲む状態でゴム状弾性を有する平面視環状の突起部4を形成する第1の工程と、チップ1とベース基板2との間で突起部4を圧縮変形させた状態で、チップ1とベース基板2とをバンプ9で接続する第2の工程とを有する。
【選択図】図1
【解決手段】一方の面にデバイス機能部3を有するチップ1をベース基板2にフリップチップ方式で実装してなる電子デバイス装置の製造方法として、チップ1の一方の面にデバイス機能部3を取り囲む状態でゴム状弾性を有する平面視環状の突起部4を形成する第1の工程と、チップ1とベース基板2との間で突起部4を圧縮変形させた状態で、チップ1とベース基板2とをバンプ9で接続する第2の工程とを有する。
【選択図】図1
Description
本発明は、一方の面にデバイス機能部を有するチップをベース基板にフリップチップ方式で実装してなる電子デバイス装置とその製造方法に関する。
近年、電波を利用して通信を行う電子デバイス用の周波数フィルタ、遅延線、発信器等の電子デバイス装置として、弾性表面波(Surface Acoustic Wave)装置が用いられている。また、各種のスイッチ類(光スイッチ、マイクロスイッチ等)やセンサ類(加速度センサ、圧力センサ等)などには、MEMS(Micro-Electro-Mechanical system)と呼ばれる電子デバイス装置が利用されている。
弾性表面波装置やMEMSなどの電子デバイス装置に組み込まれるチップ(素子)は振動や可動などの機械的な動きを伴うため、チップ上で実質的なデバイス機能を奏する部分(以下、デバイス機能部)を樹脂で封止することはできない。そのため、従来ではセラミックや金属のケース内にチップを実装して気密封止する構造が採られていたが、この場合にチップの電気的な接続をワイヤボンディングで行うと、ワイヤとの接触を避けるためにケース内に大きな空間を確保する必要が生じる。
そこで近年においては、電子デバイス装置の小型軽量化や低コスト化を目的として、チップをフェースダウンでベース基板(パッケージ基板)に実装するフリップチップ方式が採用されている。このフリップチップ方式では、デバイス機能部を下向きにした、いわゆるフェースダウンの状態でチップをベース基板に実装するとともに、この実装状態でチップとベース基板の間に所望の空間を確保する。フリップチップ方式を採用した技術としては、特許文献1,2に記載された技術が知られている。
しかしながら、特許文献1に記載された技術では、ベース基板上に実装したチップの外側を樹脂で覆うとともに、この樹脂がチップのデバイス機能部側に流れ込まないよう、その周囲をダムで囲んで所望の空間を確保しているものの、基本的な封止構造は樹脂封止構造となっている。そのため、デバイス機能部が配置される空間の気密性に難点がある。また、気密性を高めるために、チップを覆う樹脂の表面にコーティング処理を施して水分等の浸入を阻止するなどの改善策も提案されているが、これに伴うコストアップを考えると必ずしも得策とは言えない。
一方、特許文献2に記載された技術では、弾性表面波素子となるチップ上に凹状枠体を形成するとともに、この凹状枠体の凹部内に封止材(半田,樹脂等)を充填し、この封止材でチップとベース基板とを接着し封止しているため、上述した樹脂封止構造に比較して高い気密性が得られるものの、チップの励振電極上に所望の気密空間を確保(形成)する場合に、チップ上にフォトリソグラフィ技術を利用して凹状枠体を形成し、かつその凹部内にディスペンサ等を用いて封止材を充填する必要がある。そのため、気密封止のための構造体(凹状枠体等)を形成するのに手間がかかり、製造プロセスも複雑化してしまう。
本発明は、上記課題を解決するためになされたもので、その目的とするところは、気密封止のための構造体の形成に手間がかからず、しかも高い気密性を得ることができる電子デバイス装置とその製造方法を提供することにある。
本発明は、一方の面にデバイス機能部を有するチップをベース基板にフリップチップ方式で実装してなる電子デバイス装置の製造方法に係るもので、チップの一方の面又はこれに対向するベース基板のチップ実装面に、デバイス機能部を取り囲む状態となるように、ゴム状弾性を有する平面視環状の突起部を形成する第1の工程と、チップとベース基板との間で突起部を圧縮変形させた状態で、チップとベース基板とを接続する第2の工程とを有するものである。
本発明の電子デバイス装置の製造方法においては、チップの一方の面又はこれに対向するベース基板のチップ実装面にゴム状弾性を有する突起部を形成した後、チップとベース基板との間で突起部を圧縮変形させることにより、突起部で取り囲まれた密閉空間が形成されるとともに、この空間内にデバイス機能部が配置される。
また本発明は、一方の面にデバイス機能部を有するチップをベース基板にフリップチップ方式で実装してなる電子デバイス装置に係るもので、チップとベース基板との間にデバイス機能部を取り囲む状態でゴム状弾性を有する突起部を介装するとともに、突起部を圧縮変形させた状態でチップとベース基板とを接続してなるものである。
本発明の電子デバイス装置においては、チップとベース基板との間にゴム状弾性を有する突起部を介装し、この突起部を圧縮変形させた状態でチップとベース基板とを接続した構成とすることにより、突起部で取り囲まれた空間が密閉空間となり、この空間内にデバイス機能部が配置される。
本発明によれば、気密封止のための構造体として、ゴム状弾性を有する突起部をチップ又はベース基板に設けるだけで、デバイス機能部を封止するための密閉空間を容易に形成することができる。また、突起部は自身の圧縮変形による反力をもってチップ又はベース基板に圧接した状態に保持されるため、デバイス機能部が配置される空間の気密性を高めることができる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
図1は本発明の第1実施形態に係る電子デバイス装置の構成を示す断面図である。図示した電子デバイス装置は、例えば、表面弾性波装置やMEMSなどを構成するもので、チップ1をフリップチップ方式(フェースダウン構造)でベース基板2に実装した構造となっている。チップ1は、例えば、タンタル酸リチウム単結晶基板、シリコン基板等をベースに構成されるものである。チップ1の一方の面(主面)にはデバイス機能部3が設けられている。
デバイス機能部3は、電子デバイス装置が電子デバイスとしての機能を発揮する部分である。例えば、電子デバイス装置が表面弾性波装置である場合は、圧電基板上に形成される櫛歯型電極の形成部位がデバイス機能部3となる。また、電子デバイス装置がMEMSである場合は、半導体基板(シリコン基板等)上に形成された可動素子や振動板の形成部分がデバイス機能部3となる。このデバイス機能部3は、チップ1面のほぼ中央に平面視略矩形状に形成されている。また、チップ1の一方の面には、上述したデバイス機能部3とともに、図示しない複数の電極部(以下、チップ電極)が形成されている。このチップ電極は、デバイス機能部3よりもチップ1の外周側に形成されている。
さらに、チップ1とこれに対向するベース基板2との間には突起部4が介装されている。突起部4は、デバイス素子部3を取り囲む状態で平面視環状に形成されている。この突起部4は、例えばシリコーンゴム等のようなゴム状弾性を有するもので、チップ1とベース基板2との間で圧縮変形(弾性変形)した状態となっている。また、電子デバイス装置の高さ方向(図1の上下方向)において、突起部4の一端(上端)はチップ1の一方の面に固着されている。また、突起部4の他端(下端)は、自身の圧縮変形による反力でベース基板2のチップ実装面(図の上面)に圧接されている。そして、この突起部4で取り囲まれた内側の空間5にデバイス機能部3が気密状態に封止されている。チップ実装面とは、ベース基板2の両面(表裏面)のうち、チップ1が実装される側の面をいう。
ベース基板2は、絶縁性の材料を用いて平面視矩形状(例えば、正方形)に形成されている。ベース基板2の材料には、チップ1と同等の熱膨張率を有する材料を用いることが望ましい。また、チップ1のデバイス機能部3を封止する際に、高い気密性が要求される場合は、耐候性等の信頼性に優れるセラミック等の基板材料を用いることが好ましく、それほど高い気密性が要求されない場合は、エポキシなどの安価な樹脂系の基板材料を用いることが好ましい。ベース基板2の外形寸法はチップ1の外形寸法とほぼ同じ寸法に設定されている。また、ベース基板2のチップ実装面には、チップ1との電気的接続のための複数の内部電極6が形成されている。また、ベース基板2のチップ実装面と反対側の面には、外部接続用の複数の外部電極7が形成されている。これら複数の内部電極6と複数の外部電極7とは1:1の関係で対応している。そして、相対応する内部電極6と外部電極7とがスルーホール配線8によって電気的に接続(導通)されている。スルーホール配線8は、ベース基板2の厚み方向に沿って当該ベース基板2を貫通する状態で形成されている。
また、チップ1とベース基板2とは、上述のように突起部4を圧縮変形させた状態で、複数のバンプ(突起電極)9により電気的かつ機械的に接続(バンプ接合)されている。各々のバンプ9は、チップ1の一方の面に形成されたチップ電極(不図示)とこれに対応してベース基板2のチップ実装面に形成された内部電極(後述)とを、電気的に接続(導通)しかつ機械的に接続(接合)している。
続いて、本発明の第1実施形態に係る電子デバイス装置の製造方法について説明する。
先ず、デバイス機能部3を有するチップ1に対して、図2(A),(B)に示すように、チップ1の一方の面に突起部4とバンプ9とを形成する。バンプ9は、予めチップ1の一方の面に形成されたチップ電極10上に形成する。具体的なバンプ形成方法としては、デバイス機能部3の特性や機能に悪影響を及ぼさないように、メッキ、エッチング等の化学的な表面処理を必要としない方法、例えば、ワイヤボンディング(ボールボンディング)用のキャピラリでワイヤ先端のボールをチップ電極10に圧着した後、ボール部分から立ち上がるワイヤの根元部分を切断してバンプ(スタッドバンプ)を形成する方法や、チップ電極10に接着剤を用いて半田ボールを供給、接着してバンプを形成する方法などを用いることが望ましい。
突起部4は、チップ1の一方の面にデバイス機能部3を完全に取り囲む状態で平面視四角形(図例ではほぼ正方形)の環状に形成する。このとき、チップ1上では、バンプ9の形成部位となるチップ電極10よりも内側の領域(換言すると、デバイス機能部3とチップ電極10の間の領域)に突起部4を形成する。突起部4の形成材料としては、未硬化の状態では適度な粘性を有する液状又はスラリー状をなし、これを硬化(乾燥)したときにゴム状弾性を奏する高分子材料(例えば、シリコーンゴム等の弾性材料)を用いる。また、突起部4の形成方法としては、突起部4の形成材料をノズル(ニードル)の先端から押し出して塗布するディスペンス法などの塗布法を用いることができる。突起部4の形成材料を塗布した後は、これを加熱等によって硬化(熱硬化)させることにより、突起部4にゴム状弾性をもたせる。このとき、チップ1の一方の面を基準とした突起部4の高さ(突出)寸法とバンプ9の高さ寸法の大小関係は、後述するバンプ接合時にバンプ9の高さがどのように変化するか(使用するバンプ材質、接合材、接合方法)によって適宜設定を変える必要がある(詳細は後述)。
なお、図2においては、チップ1上の四隅部(各コーナー部分)に1つずつバンプ9を形成しているが、バンプ9の形成個数は任意に変更可能である。また、突起部4とバンプ9は、どちらを先に形成してもかまわない。また、チップ1に突起部4やバンプ9を形成する処理は、チップ1が個片に分割(ダイシング等)される前の大径基板(ウエハ等)の状態で行ってもよいし、大径基板からチップ1を個片に分割した後に行ってもよい。
続いて、チップ1の機能や用途に適した所定の雰囲気下(例えば、乾燥雰囲気下、減圧雰囲気下、窒素雰囲気下など)で、チップ1のデバイス機能部3を下向き(フェースダウン)にして、図3に示すように、チップ1とベース基板2とを対向させる。このとき、ベース基板2に予め内部電極6、外部電極7及びスルーホール配線8を形成しておく。そして、チップ1及びベース基板2の少なくともいずれか一方を水平方向(XY方向)に適宜移動することにより、チップ1のチップ電極10上に形成したバンプ9と、これに対応するベース基板2の内部電極6との位置を合わせ、この状態の下で例えばチップ1をベース基板2側に接近移動させる。
そうすると、チップ1上に形成した突起部4及びバンプ9のうちの少なくとも一方がベース基板2のチップ実装面に接触(当接)した状態となる。このとき、突起部4がバンプ9よりも先にベース基板2に接触する場合、すなわち上記突起部4の高さ寸法がバンプ9の高さ寸法よりも大きい場合は、この状態から更にチップ1を矢印方向に加圧しながら接近移動させることにより、突起部4に続いてバンプ9をベース基板2に接触させる。このとき、突起部4がベース基板2に接触してからバンプ9がベース基板2に接触するまでチップ1を矢印方向に加圧しながら移動すると、突起部4の先端がベース基板2のチップ実装面に押し付けられて密着するとともに、この押し付けによって突起部4がチップ1とベース基板2との間に挟み込まれて圧縮変形した状態となる。こうして突起部4を圧縮変形させると、これによる反力(突起部4が元の形状に戻ろうとする力)が発生し、この反力によって突起部4の先端がベース基板2のチップ実装面に圧接した状態となる。この状態でチップ1のチップ電極10とこれに対応するベース基板2の内部電極6とを、バンプ9を介して電気的かつ機械的に接続する。具体的な接続方法としては、導電性接着剤を用いた方法やリフローソルダリング法などを用いることができる。その結果、チップ1とベース基板2の間に、ゴム状弾性を有する突起部4で取り囲まれた密閉状態の空間5(図1参照)が形成されるとともに、この空間5内でチップ1のデバイス機能部3が気密状態に封止される。
また、バンプ9が突起部4よりも先にベース基板2に接触する場合、すなわち突起部4の高さ寸法がバンプ9の高さ寸法よりも小さい場合は、バンプ9をリフローソルダリング法等によって接合(バンプ接合)するときのバンプ高さの変化(低下)に伴って、突起部4がベース基板2に接触した状態となる。このとき、突起部4がベース基板2に接触してから所定の寸法だけチップ1を矢印方向に加圧しながら接近移動させると、突起部4の先端がベース基板2のチップ実装面に押し付けられて密着するとともに、この押し付けによって突起部4がチップ1とベース基板2との間で圧縮変形した状態となる。したがって、この状態でチップ1のチップ電極10とこれに対応するベース基板2の内部電極6とを、バンプ9を介して電気的かつ機械的に接続することにより、上記同様にチップ1とベース基板2の間に、ゴム状弾性を有する突起部4で取り囲まれた密閉状態の空間5(図1参照)が形成されるとともに、この空間5内でチップ1のデバイス機能部3が気密状態に封止される。また、突起部4とバンプ9がほぼ同時にベース基板2に接触する場合、すなわち突起部4の高さ寸法とバンプ9の高さ寸法がほぼ同じ寸法である場合も、これと同様の処理動作でチップ1をベース基板2上にフェースダウンで実装する。
以上の製造方法によって本発明の第1実施形態に係る電子デバイス装置(図1参照)が得られる。この電子デバイス装置の製造方法においては、チップ1の一方の面(又はこれに対向するベース基板2のチップ実装面)にゴム状弾性を有する平面視環状の突起部4を形成し、この突起部4をチップ1とベース基板2との間で加圧により圧縮変形させることにより、チップ1のデバイス機能部3を封止するための空間5を容易に形成することができる。また、圧縮変形による反力をもって突起部4がベース基板2のチップ実装面(又はチップ1の一方の面)に所定の圧力で密着(圧接)した状態に保持されるため、デバイス機能部3が配置される空間5内の気密性を十分に高めることができる。その結果、信頼性の高い気密封止構造を低コストにて実現することが可能となる。
また、チップ1をフェースダウンでベース基板2に実装(フリップチップ実装)するときに、突起部4によって気密状態の空間5が形成されるため、チップ1をベース基板2に実装する処理と、チップ1のデバイス機能部3を封止する処理を、一つの工程(チップ実装工程)で行うことができる。したがって、一連の製造工程の中に封止工程を別途設ける必要がないため、他のデバイス素子との複合構成(例えば、マルチチップモジュール構成)を採用する場合でも、簡単かつ適切に対応することが可能となる。
なお、上記第1実施形態においては、チップ1をベース基板3に実装したときに突起部4がデバイス機能部3を取り囲む状態となるように、チップ1側に突起部4を形成するものとしたが、ベース基板2側に突起部4を形成することも可能である。ただし、ベース基板2側に突起部4を形成した場合は、この突起部4の先端が接触(圧接)するチップ1上の面が、デバイス機能部3とチップ電極10をつなぐ配線パターンの形成面に相当するものとなる。したがって、突起部4の先端が押し付けられるチップ1上の面が、配線パターンの形成によって凹凸状(段付き状)となり、突起部4の先端をチップ1の一方の面に密着させることが困難になることも懸念される。これに対して、チップ1側に突起部4を形成した場合は、この突起部4の先端が接触する部分でベース基板2に配線パターンを形成する必要がない。そのため、ベース基板2のチップ実装面においては、突起部4の先端を、配線パターンが形成されていない平坦な面に押し付けることができる。したがって、突起部4の先端をベース基板2のチップ実装面に確実に密着させることができる。
また、上記第1実施形態においては、チップ1の一方の面にバンプ9を形成するものとしたが、本発明はこれに限らず、図4に示すように、ベース基板2のチップ実装面の内部電極6上にバンプ9を形成するものとしてもよい。
続いて、本発明の第2実施形態について説明する。この第2実施形態においては、図5に示すように、チップ1の一方の面(又はこれに対向するベース基板2のチップ実装面)にデバイス機能部3を取り囲む状態となるように、ゴム状弾性を有する平面視環状の突起部4を形成する点は上記第1実施形態と同様であるが、その際にチップ1とベース基板2との電気的かつ機械的な接続部位となるチップ電極(不図示)上のバンプ9の形成部位を取り囲む状態となるように突起部4を形成する。ちなみに、ベース基板2のチップ実装面に突起部4を形成する場合は、当該チップ実装面において内部電極6の形成部位を取り囲むように突起部4を形成することになる。また、チップ1とベース基板2の電気的な接続と機械的な接続が、別々の部位で行われる場合は、両者の電気的な接続部位と機械的な接続部位のうちのいずれか一方のみを取り囲む状態となるように突起部4を形成することもあり得る。
このように突起部4を形成して上記第1実施形態と同様にチップ1をベース基板2にフェースダウンで実装(バンプ接合)すると、チップ1とベース基板2との間で突起部4を加圧により圧縮変形させたときに、図6に示すように、突起部4で取り囲まれた密閉状態の空間5が形成されるとともに、この空間5内にデバイス機能部3とバンプ接合部の両方が配置されるようになる。したがって、突起部4により形成される密閉状態の空間5内に、デバイス機能部3とバンプ接合部の両方を気密状態に封止することができる。
なお、この第2実施形態においても、突起部4とバンプ9のどちらを先に形成してもかまわない。また、チップ1のチップ電極(不図示)上にバンプ9を形成する代わりに、ベース基板2の内部電極6上にバンプ9を形成してもよい。
また、上記第1、第2実施形態においては、チップ1とベース基板2とをバンプ接合によって機械的に接続するものとしたが、バンプ接合だけで十分な接合強度が得られない場合は、バンプ接合が完了した後に、図7及び図8に示すように、チップ1とベース基板2との間の領域でかつ突起部4よりも外側の領域に接合剤11を充填することにより、所望の接合強度を確保するようにしてもよい。接合材11としては、樹脂系の接着剤などを用いることができる。その場合、突起部4の外側が樹脂封止された状態となる。そのため、デバイス機能部3が配置される空間5を、突起部4と接合材11で二重に封止することができる。したがって、チップ1とベース基板2との間に、より高い気密空間を形成することが可能となる。
さらに、本発明の応用例として、チップ1をベース基板2に実装するにあたって、図9に示すように、加圧による圧縮変形によって突起部4の先端が押し付けられるベース基板2の所定部位に予め溝加工によって凹状部12を形成しておき、実際にチップ1をベース基板2に実装する際に、突起部4の先端を凹状部12に係合させることにより、ベース基板2に対してより強固に突起部4を密着させることができる。凹状部12は、突起部4の平面形状に倣って平面視環状に形成されるものである。凹状部12の断面形状としては、U字形、V字形などを採用することができる。
ちなみに、図9においては、突起部4の先端が係合する溝部12内に微小な隙間が生じた状態になっているが、溝部12の深さや幅の寸法を最適化すれば、突起部4の先端が溝部12の形状に倣って変形するようになるため、突起部4の先端を隙間なく溝部12に密着させることができる。その場合は、より広い面積で突起部4をベース基板2に密着させることができるため、突起部4によって形成される空間5の気密性を高めることが可能となる。
また、チップ1の一方の面に突起部4を形成するとともに、突起部4が押し付けられるベース基板2の所定部位に凹状部12を形成する場合は、図10に示すように、ベース基板2上に電極形成用の導電材料を用いて凹状部12を形成することが望ましい。例えば、ベース基板2にアルミニウム等の金属材料を用いて内部電極6を形成する場合は、この内部電極6の形成に用いられる金属材料を使ったパターニングにより、ベース基板2上に平面視二重(2本)の環状パターン13で凹状部を形成し、この凹状部に突起部4の先端を係合させる。これにより、ベース基板2に溝加工等を施さなくても、ベース基板2上で内部電極6と同時に凹状部(環状パターン13)を形成することができる。そのため、電子デバイス装置の製造工程を簡素化することが可能となる。
1…チップ、2…ベース基板、3…デバイス機能部、4…突起部、9…バンプ、11…接合材
Claims (10)
- 一方の面にデバイス機能部を有するチップをベース基板にフリップチップ方式で実装してなる電子デバイス装置の製造方法であって、
前記チップの一方の面又はこれに対向する前記ベース基板のチップ実装面に、前記デバイス機能部を取り囲む状態となるように、ゴム状弾性を有する平面視環状の突起部を形成する第1の工程と、
前記チップと前記ベース基板との間で前記突起部を加圧により圧縮変形させた状態で、前記チップと前記ベース基板とを接続する第2の工程と
を有することを特徴とする電子デバイス装置の製造方法。 - 前記第1の工程において、前記チップと前記ベース基板との接続部位を取り囲む状態となるように前記突起部を形成する
ことを特徴とする請求項1記載の電子デバイス装置の製造方法。 - 前記チップと前記ベース基板との間の領域でかつ前記突起部よりも外側の領域に接合材を充填する第3の工程を有する
ことを特徴とする請求項1記載の電子デバイス装置の製造方法。 - 前記加圧による圧縮変形によって前記突起部の先端が押し付けられる前記チップ又は前記ベース基板の所定部位に予め凹状部を形成しておき、前記チップを前記ベース基板2に実装する際に前記凹状部に前記突起部の先端を係合させる
ことを特徴とする請求項1記載の電子デバイス装置の製造方法。 - 前記チップの一方の面に前記突起部を形成するとともに、前記突起部が押し付けられる前記ベース基板の所定部位に導電材料を用いて前記凹状部を形成する
ことを特徴とする請求項4記載の電子デバイス装置の製造方法。 - 一方の面にデバイス機能部を有するチップをベース基板にフリップチップ方式で実装してなる電子デバイス装置であって、
前記チップと前記ベース基板との間に前記デバイス機能部を取り囲む状態でゴム状弾性を有する突起部を介装するとともに、前記突起部を圧縮変形させた状態で前記チップと前記ベース基板とを接続してなる
ことを特徴とする電子デバイス装置。 - 前記チップと前記ベース基板との接続部位を取り囲む状態で前記突起部を介装してなる
ことを特徴とする請求項6記載の電子デバイス装置。 - 前記チップと前記ベース基板との間の領域でかつ前記突起部よりも外側の領域に接合材を充填してなる
ことを特徴とする請求項6記載の電子デバイス装置。 - 前記チップ又は前記ベース基板の所定部位に形成された凹状部に前記突起部の先端を係合してなる
ことを特徴とする請求項6記載の電子デバイス装置。 - 前記ベース基板の所定部位に導電材料を用いて前記凹状部を形成してなる
ことを特徴とする請求項9記載の電子デバイス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324115A JP2005093645A (ja) | 2003-09-17 | 2003-09-17 | 電子デバイス装置及び電子デバイス装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324115A JP2005093645A (ja) | 2003-09-17 | 2003-09-17 | 電子デバイス装置及び電子デバイス装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005093645A true JP2005093645A (ja) | 2005-04-07 |
Family
ID=34454964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324115A Pending JP2005093645A (ja) | 2003-09-17 | 2003-09-17 | 電子デバイス装置及び電子デバイス装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005093645A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339369A (ja) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | ウェハレベル気密パッケージの製造方法および気密パッケージ |
JP2007160499A (ja) * | 2005-11-16 | 2007-06-28 | Kyocera Corp | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
JP2007214441A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 複合センサーパッケージ |
WO2008066087A1 (fr) * | 2006-11-28 | 2008-06-05 | Kyocera Corporation | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement |
EP1978555A1 (en) * | 2005-12-26 | 2008-10-08 | Kyocera Corporation | Microelectronic machine and method for manufacturing same |
JP2011114054A (ja) * | 2009-11-25 | 2011-06-09 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
JP2012189327A (ja) * | 2011-03-08 | 2012-10-04 | Nissan Motor Co Ltd | 検出装置及びその製造方法 |
JP2015185567A (ja) * | 2014-03-20 | 2015-10-22 | 富士通株式会社 | 電子装置、電子装置の製造方法、電子部品及び電子部品の製造方法 |
-
2003
- 2003-09-17 JP JP2003324115A patent/JP2005093645A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339369A (ja) * | 2005-06-01 | 2006-12-14 | Mitsubishi Electric Corp | ウェハレベル気密パッケージの製造方法および気密パッケージ |
JP4619201B2 (ja) * | 2005-06-01 | 2011-01-26 | 三菱電機株式会社 | ウェハレベル気密パッケージの製造方法および気密パッケージ |
JP2007160499A (ja) * | 2005-11-16 | 2007-06-28 | Kyocera Corp | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
EP1978555A1 (en) * | 2005-12-26 | 2008-10-08 | Kyocera Corporation | Microelectronic machine and method for manufacturing same |
EP1978555A4 (en) * | 2005-12-26 | 2012-08-08 | Kyocera Corp | MICROELECTRONIC MACHINE AND MANUFACTURING METHOD THEREOF |
JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
JP2007214441A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 複合センサーパッケージ |
WO2008066087A1 (fr) * | 2006-11-28 | 2008-06-05 | Kyocera Corporation | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement |
JP2011114054A (ja) * | 2009-11-25 | 2011-06-09 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
JP2012189327A (ja) * | 2011-03-08 | 2012-10-04 | Nissan Motor Co Ltd | 検出装置及びその製造方法 |
JP2015185567A (ja) * | 2014-03-20 | 2015-10-22 | 富士通株式会社 | 電子装置、電子装置の製造方法、電子部品及び電子部品の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868448B2 (en) | Electrical component and production thereof | |
JP5045769B2 (ja) | センサ装置の製造方法 | |
EP1757556A2 (en) | Packaging a semiconductor device | |
US20050205951A1 (en) | Flip chip bonded micro-electromechanical system (MEMS) device | |
JP4742938B2 (ja) | 圧電デバイス及びその製造方法 | |
CN110677793A (zh) | 麦克风封装结构 | |
KR20010081032A (ko) | 탄성 표면파 디바이스 및 그 제조방법 | |
US7772025B2 (en) | Electronic device and method of manufacturing the same | |
JP2005093645A (ja) | 電子デバイス装置及び電子デバイス装置の製造方法 | |
JP3514349B2 (ja) | マイクロパッケージ構造 | |
JP2005125447A (ja) | 電子部品およびその製造方法 | |
JP2006351590A (ja) | マイクロデバイス内蔵基板およびその製造方法 | |
JP4657914B2 (ja) | 半導体装置及びその製造方法 | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
CN116346077A (zh) | 振动器件以及振动器件的制造方法 | |
JP4556637B2 (ja) | 機能素子体 | |
JP2002353763A (ja) | 圧電素子デバイスの製造方法 | |
JP4466497B2 (ja) | センサモジュール | |
JPH1012757A (ja) | マイクロパッケージ | |
JP2002217221A (ja) | 電子装置の製造方法 | |
JP2002217523A (ja) | 電子装置の製造方法 | |
JP4070658B2 (ja) | 半導体装置の製造方法 | |
JP6863215B2 (ja) | Mems発振器 | |
JP2003332844A (ja) | 圧電発振器およびその製造方法 |