JP2007103547A - 部品実装多層配線基板 - Google Patents
部品実装多層配線基板 Download PDFInfo
- Publication number
- JP2007103547A JP2007103547A JP2005289575A JP2005289575A JP2007103547A JP 2007103547 A JP2007103547 A JP 2007103547A JP 2005289575 A JP2005289575 A JP 2005289575A JP 2005289575 A JP2005289575 A JP 2005289575A JP 2007103547 A JP2007103547 A JP 2007103547A
- Authority
- JP
- Japan
- Prior art keywords
- component
- wiring board
- recess
- multilayer wiring
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】内部絶縁体層の表面における配線領域の増大を図ると共に表面実装部品の実装工程を簡略化できる部品実装多層配線基板を提供する。
【解決手段】上面に導体パターン111,121,131,141を有する4つの絶縁体層110,120,130,140を積層してなる部品実装多層配線基板100の最上層の第1絶縁体層110のみに凹部102を形成し、凹部102に表面実装部品としてのシールドケース200の接地端子を兼ねた位置決め用ボス201を挿入して、凹部102の内壁面の導電体103を介して接地用導体パターンに半田付けする。これにより、凹部102が形成されていない下層部の絶縁体層120,130,140では全ての領域を配線領域或いは接地導体によるシールド領域として使用可能となる。さらに、凹部102に表面実装部品の端子電極或いは位置決め用ボスを半田付けする際には半田リフローのみにて行うことができる。
【選択図】図2
【解決手段】上面に導体パターン111,121,131,141を有する4つの絶縁体層110,120,130,140を積層してなる部品実装多層配線基板100の最上層の第1絶縁体層110のみに凹部102を形成し、凹部102に表面実装部品としてのシールドケース200の接地端子を兼ねた位置決め用ボス201を挿入して、凹部102の内壁面の導電体103を介して接地用導体パターンに半田付けする。これにより、凹部102が形成されていない下層部の絶縁体層120,130,140では全ての領域を配線領域或いは接地導体によるシールド領域として使用可能となる。さらに、凹部102に表面実装部品の端子電極或いは位置決め用ボスを半田付けする際には半田リフローのみにて行うことができる。
【選択図】図2
Description
本発明は、表面実装部品を実装する部品実装多層配線基板に関するもので、特に、裏面及び内層の配線領域を増大できると共に表面実装部品の実装工程を削減できる部品実装多層配線基板に関するものである。
従来、シールドケースやDIP(Dual Inline Package)部品或いはコネクタ等の表面実装部品(SMD: Surface Mount Device)を実装する部品実装多層配線基板(以下、配線基板と称する)においては、例えば特開2004−247627号公報に開示される技術のように、シールドケースの位置決め用ボス或いはDIP部品やコネクタ等の端子電極を挿入するための貫通孔を配線基板に形成している。この配線基板に上記表面実装部品を実装する際には、上記のように予め形成した貫通孔にシールドケースの位置決め用ボス或いはDIP部品やコネクタ等の端子電極を挿入して、配線基板の裏面に突出したボス或いは端子電極を半田付けしている。
表面実装部品を配線基板に実装する具体例としては、例えば、図9乃至図14に示すように、配線基板500にシールドケース600を実装する場合、シールドケース600の側面において下方に突出した4つの位置決め用ボス601を挿入するための4つの貫通孔502を配線基板500に形成しておく。
配線基板500は4つの絶縁体層510,520,530,540を積層してなり、各絶縁体層510,520,530,540の表面(上面)には配線用導体パターン或いは接地用導体パターン等の導体パターン511,521,531,541が設けられており、さらに最下層の絶縁体層540の裏面には接地用導体パターン542が設けられている。
また、各絶縁体層510,520,530,540の表面には貫通孔502の周囲を囲む導体パターン501,523,533,543が形成されている。即ち、最上層である第1絶縁体層510の表面には図11に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン511とビア導体512が設けられていると共に、貫通孔502の周囲にランド電極501が設けられている。第2絶縁体層520の表面には図12に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン521とビア導体522が設けられていると共に、貫通孔502の周囲にランド電極523が設けられている。第3絶縁体層530の表面には図13に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン531とビア導体532が設けられていると共に、貫通孔502の周囲にランド電極533が設けられている。第4絶縁体層540の表面には図14に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン541とビア導体542が設けられていると共に、貫通孔502の周囲にランド電極543が設けられている。
表面実装部品(SMD部品)としてのシールドケース600を配線基板500に実装する際には、図15に示すように、シールドケース600のボス601が貫通孔502に挿入されて配線基板500に搭載され(S21)、図10に示すようにボス601の先端が配線基板500の裏面に露出した状態で半田リフローを行う(S22)。
この後、場合に応じて、半田フロー(S23)或いは半田コテ付け(S24)によって、ボス601の先端を配線基板500の裏面に設けられた接地用導体パターン542に半田付けされ、部品実装を完了する(S25)。
特開2004−247627号公報
しかしながら、従来の部品実装多層配線基板500では、全ての絶縁体層510,520,530,540に亘って貫通孔502が形成されているので、貫通孔502及びその周囲のランド電極501,523,533,543の形成領域の分だけ各絶縁体層510,520,530,540における配線領域或いは接地導体によるシールド領域が少なくなってしまい、配線の自由度或いはシールド効果が低下してしまう。
また、シールドケース600などの表面実装部品を配線基板500に実装する工程において、半田リフローに加えて、配線基板500の裏面側における半田付けを行うために半田フロー或いは半田コテを用いた半田付けを行う必要があった。
本発明は前記問題点に鑑みてなされたものであり、その目的とするところは、内部絶縁体層の表面における配線領域の増大を図ると共に表面実装部品の実装工程を簡略化できる部品実装多層配線基板を提供することにある。
本発明は前記目的を達成するために、複数の絶縁体層と各絶縁体層の表面に形成された配線用導電体パターン或いは接地用導電体パターンとが積層された構造をなし、部品本体から突出した端子電極或いはボスを有する表面実装部品を基板表面に搭載する部品実装多層配線基板において、前記複数の絶縁体層のうち最下層の絶縁体層を含む下層部の連続した所定数の絶縁体層を除く1層以上の上層部絶縁体層に前記表面実装部品の端子電極或いはボスを挿入して半田付けするための凹部が形成され、前記凹部の開口周縁部或いは前記凹部の内壁面の少なくとも何れか一方に導電体が設けられている部品実装多層配線基板を提案する。
本発明の部品実装多層配線基板によれば、最上層を含む上層部の連続した所定数の絶縁体層のみに凹部が形成され、該凹部に表面実装部品の端子電極或いは接地端子を兼ねた位置決め用ボスが挿入されて半田付けされる。このため、前記凹部が形成されていない下層部の絶縁体層の表面では全ての領域を配線領域或いは接地導体によるシールド領域として使用可能となる。さらに、前記凹部に表面実装部品の端子電極或いは位置決め用ボスを半田付けする際には半田リフローのみにて行うことができる。
本発明の部品実装多層配線基板によれば、前記凹部が形成されていない下層部の絶縁体層の表面では全ての領域を配線領域或いは接地導体によるシールド領域として使用可能となるので、従来の貫通孔を形成した配線基板に比べて、配線領域或いは接地導体によるシールド領域を増大することができ、配線の自由度或いはシールド効果を高めることができる。さらに、前記凹部に表面実装部品の端子電極或いはボスを半田付けする際には半田リフローのみにて行うことができるので、表面実装部品の実装工程を簡略化することができる。
以下、図面を参照して本発明の一実施形態を説明する。
図1乃至図6は本発明の一実施形態の部品実装多層配線基板を示すもので、図1は一実施形態における部品実装多層配線基板への部品実装状態を示す分解斜視図、図2は一実施形態における部品実装多層配線基板の側面断面図、図3乃至図6は一実施形態における部品実装多層配線基板の各絶縁体層表面の導電体パターンを示す図である。
図において、100は部品実装多層配線基板(以下、単に配線基板と称する)で、4つの絶縁体層110,120,130,140を積層してなり、各絶縁体層110,120,130,140の表面(上面)には配線用導体パターン或いは接地用導体パターン等の導体パターン111,121,131,141が設けられており、さらに最下層の絶縁体層140の裏面には配線用導体パターン或いは接地用導体パターン等の導体パターン142が設けられている。
また、最上層の絶縁体層110の表面には凹部102と凹部102の周囲を囲む導体パターン(ランド電極101)が形成されている。また、凹部102の内壁面には導電体103が設けられている。
即ち、最上層である第1絶縁体層110の表面には図3に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン111とビア導体112が設けられている。さらに、第1絶縁体層110に形成されている凹部102の内壁面には導電体103が設けられ、この導電体103はランド電極101と第2絶縁体120の表面に設けられた接地用導体パターン121に導電接続されている。
また、第2絶縁体層120の表面には図4に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン121とビア導体122が設けられている。第3絶縁体層130の表面には図5に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン131とビア導体132が設けられている。第4絶縁体層140の表面には図6に示すように、配線用導体パターン或いは接地用導体パターン等の導体パターン141とビア導体142が設けられ、第4絶縁体層140の裏面には配線用導体パターン或いは接地用導体パターン等の導体パターン142が設けられている。
表面実装部品(SMD部品)としてのシールドケース200を配線基板100に実装する際には、図7に示すように、シールドケース100のボス101が凹部102に挿入されて配線基板100に搭載され(S11)、ボス101の先端が凹部102に挿入された状態で半田リフローを行う(S12)ことにより、部品実装を完了する(S13)。
前述したように、本実施形態の部品実装多層配線基板100は、凹部102が形成されていない下層部の絶縁体層120,130,140の表面では全ての領域を配線領域或いは接地導体によるシールド領域として使用可能になるので、従来の貫通孔を形成した配線基板に比べて、配線領域或いは接地導体によるシールド領域を増大することができ、配線の自由度或いはシールド効果を高めることができる。
さらに、本実施形態の部品実装多層配線基板100を用いることにより、凹部102に表面実装部品の端子電極或いはボスを半田付けする際には半田リフローのみにて行うことができるので、表面実装部品の実装工程を簡略化することができる。
尚、上記実施形態では、表面実装部品としてシールドケース200を一例として説明したが、これに限定されることはなく、例えば、図8に示すように、部品実装多層配線基板100Aに表面実装部品としてのコネクタ300を実装する場合も上記と同様の効果を得ることができることは言うまでもない。図8においては、上記実施形態と同一構成部分は同一符号をもって表している。また、図8に示す配線基板100Aでは、コネクタ300の端子電極301を挿入する凹部102は最上層の第1絶縁体層110とその下の第2絶縁体層120に亘って形成されている。また、端子電極301は導電体103を介して配線用導体パターン或いは接地用導体パターン等の導体パターンの何れかに導電接続されている。
また、上記実施形態では4つの絶縁体層110〜140からなる部品実装多層配線基板100を一例として説明したが、4層に限定されないことは言うまでもない。
100,100A…部品実装多層配線基板、101…ランド電極、102…凹部、103…導電体、110,120,130,140…絶縁体層、111,121,131,141,142…導体パターン、112,122,132,143…ビア導体、200…シールドケース、201…ボス、300…コネクタ、301…端子電極。
Claims (3)
- 複数の絶縁体層と各絶縁体層の表面に形成された配線用導電体パターン或いは接地用導電体パターンとが積層された構造をなし、部品本体から突出した端子電極或いはボスを有する表面実装部品を基板表面に搭載する部品実装多層配線基板において、
前記複数の絶縁体層のうち最下層の絶縁体層を含む下層部の連続した所定数の絶縁体層を除く1層以上の上層部絶縁体層に前記表面実装部品の端子電極或いはボスを挿入して半田付けするための凹部が形成され、
前記凹部の開口周縁部或いは前記凹部の内壁面の少なくとも何れか一方に導電体が設けられている
ことを特徴とする部品実装多層配線基板。 - 前記凹部の開口周縁部或いは内壁面に設けられた導電体が前記配線用導電体パターンに導電接続されていることを特徴とする請求項1に記載の部品実装多層配線基板。
- 前記凹部の開口周縁部或いは内壁面に設けられた導電体が前記接地用導電体パターンに導電接続されていることを特徴とする請求項1に記載の部品実装多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289575A JP2007103547A (ja) | 2005-10-03 | 2005-10-03 | 部品実装多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289575A JP2007103547A (ja) | 2005-10-03 | 2005-10-03 | 部品実装多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103547A true JP2007103547A (ja) | 2007-04-19 |
Family
ID=38030212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289575A Withdrawn JP2007103547A (ja) | 2005-10-03 | 2005-10-03 | 部品実装多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103547A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020205442A (ja) * | 2016-03-25 | 2020-12-24 | タツタ電線株式会社 | 導電性補強部材、フレキシブルプリント配線板、及び、フレキシブルプリント配線板の製造方法 |
-
2005
- 2005-10-03 JP JP2005289575A patent/JP2007103547A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020205442A (ja) * | 2016-03-25 | 2020-12-24 | タツタ電線株式会社 | 導電性補強部材、フレキシブルプリント配線板、及び、フレキシブルプリント配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7478474B2 (en) | Method of manufacturing shielded electronic circuit units | |
JP4178880B2 (ja) | モジュール部品 | |
KR100365823B1 (ko) | 전자유닛 | |
JP2009182141A (ja) | 電子装置及びその製造方法 | |
JP2007019912A (ja) | 実装基板及びそれに載置されるマイクロホン | |
JP2009176893A (ja) | プリント配線板 | |
JP5146019B2 (ja) | 高周波モジュールとこれを用いた電子機器 | |
JP2006211620A (ja) | フィルタ及びデュプレクサ | |
CN214754244U (zh) | 内插件以及电子设备 | |
JP2007103547A (ja) | 部品実装多層配線基板 | |
JP2016025690A (ja) | 電子モジュール | |
JP2007194240A (ja) | プリント基板および電子機器 | |
JP2008166471A (ja) | 配線用基板 | |
JP4760393B2 (ja) | プリント配線板及び半導体装置 | |
JP2004056155A (ja) | モジュール部品 | |
JP3928152B2 (ja) | プリント配線板 | |
JPH05102621A (ja) | 導電パターン | |
JP3906563B2 (ja) | 表面実装モジュール | |
JP2007096064A (ja) | 面実装型電子回路ユニットの取付方法、及びそれに使用される面実装型電子回路ユニット | |
JP2007116039A (ja) | 回路基板 | |
JP2005038929A (ja) | 面実装型電子回路モジュール | |
KR100347275B1 (ko) | 고주파유닛부품 및 고주파유닛부품의 제조방법 | |
JP4342985B2 (ja) | 電子回路ユニット | |
JP2000278041A (ja) | 電圧制御発振器 | |
JPH11330662A (ja) | プリント基板装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |