CN101449635A - 被包覆的多层模块 - Google Patents

被包覆的多层模块 Download PDF

Info

Publication number
CN101449635A
CN101449635A CNA2007800178801A CN200780017880A CN101449635A CN 101449635 A CN101449635 A CN 101449635A CN A2007800178801 A CNA2007800178801 A CN A2007800178801A CN 200780017880 A CN200780017880 A CN 200780017880A CN 101449635 A CN101449635 A CN 101449635A
Authority
CN
China
Prior art keywords
multilayer module
internal conductor
conductor layer
module body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800178801A
Other languages
English (en)
Other versions
CN101449635B (zh
Inventor
田中浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101449635A publication Critical patent/CN101449635A/zh
Application granted granted Critical
Publication of CN101449635B publication Critical patent/CN101449635B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

提供一种高可靠性的被包覆的多层模块，其外壳相对于多层板具有大的接合强度而不需要复杂的结构或者增大产品的尺寸。沿陶瓷层的层压方向延伸的多个侧电极4被设置在多层模块本体1的至少一个侧面3上。至少一个内部导体层5在设置侧电极的侧面上暴露于夹在相邻排列的侧电极对之间的区域。金属外壳21的爪部22被焊接到侧电极和内部导体层上。多个内部导体层可在多层模块本体的侧面上暴露于夹在相邻排列的侧电极对之间的区域，使得当沿着陶瓷层的层压方向看时，内部导体层的至少一部分叠加在另一内部导体层上。内部导体层可在多层模块本体的侧面上暴露，使得内部导体层从相邻排列的侧电极对中的一个延伸到另一个。

Description

被包覆的多层模块
技术领域
本发明涉及多层模块，尤其涉及具有外壳的被包覆的多层模块，其中该外壳被安排为覆盖多层模块本体的安装器件的安装表面，在该多层模块本体中安装器件被安装在多层板上。
背景技术
近年来电子元件正在被小型化。符合小型化的这类电子元件所广泛使用的构造是多层模块，其中诸如IC芯片和电容器之类的安装器件被安装在具有针对电路等的三维安排的内部导体的多层板上。
这种多层板模块包括具有被配置为覆盖安装表面的外壳的被包覆的多层模块，诸如IC芯片和电容器之类的安装器件被安装在该安装表面上。
如图12所示，提出了被包覆的多层模块的一个示例，其中金属外壳52的爪部53与作为多层模块本体的多层板51接合。在被包覆的多层模块中，通过使用焊料56将金属外壳52的爪部53与接地电极55接合而使金属外壳52附连在多层板51上，其中接地电极55通过电镀或焙烧在凹部54中形成，凹部54的宽度大且在多层板51的侧面51a上形成(参见专利文献1)。
在上述被包覆的多层模块中，如果使用焊料56将金属外壳52的爪部53与宽度大的接地电极55接合，则爪部53可与大宽度接地电极55可靠地接合。然而，当大宽度接地电极55形成时，接地电极55的质量变大，因此接地电极55可能从多层板51的侧面51a上脱落。由于这个原因，金属外壳52与接地电极55的接合的可靠性并不够。
同时，可以使用一次制造多个个体陶瓷多层板的方法，即一次制造多个元件的方法。该方法包括：在多层母板生坯上形成通孔，其在分割后变成多个多层板；用与用于形成内部导体的相似的导电胶填充通孔；烧制多层母板并且焙烧导体胶以形成通孔电极；随后分割多层母板使得通孔被切成两半，从而形成个体多层板，其中每个个体多层板具有接合电极，用于接合其中半个通孔(凹部)用导体填充的金属外壳的爪部；以及将金属外壳的爪部与个体多层板的接合电极接合。这样，制造了其外壳的爪部与接合电极接合的多个个体陶瓷多层板。在使用该方法的情况下，接合电极的面积(宽度)可能不够大。
特别地，当使用一次制造多个元件的方法时，如果接合电极的面积(宽度)增大，则必须增大通孔的直径。在这种情况下，填充到通孔中的导电胶可能脱落，从而难以形成具有大面积的可靠的接合电极。因此，当将金属外壳的爪部焊接到接合电极时，金属外壳相对于多层板的接合强度可能不够，或者焊接接合部分由于诸如其质量之类的负荷而可能脱落，从而导致可靠性低。
另外，即使在不使用上述制造多个元件的方法时，由于促进电子元件小型化的需要，因此难以增大用于将金属外壳的爪部接合在多层板的侧面上的接合电极的宽度。如果将金属外壳的爪部焊接到多个接合电极，则仍然难以充分确保接合的可靠性。
如图13所示，专利文献1也公开了一种被包覆的多层模块的配置，其中大体上U形的加强导体58a和58b与沿着层压方向形成的狭窄凹部处形成的端部电极57相连接，其作为与外部器件的连接电极，以便提供与外部器件的可靠连接。该电极并不用于接合金属外壳52的爪部53，并且即使该电极用于接合金属外壳52的爪部53，在如图13所示的端部电极57具有较小宽度的情况下，也难以提供足够的接合强度。
专利文献1：日本未经审查的专利申请公开No.06-252562
发明内容
本发明要解决的问题
本发明要解决上述问题，因此，本发明的一个目的是提供能够提高外壳相对于多层板的接合强度而不需要复杂结构或增大产品尺寸的高可靠的被包覆的多层模块。
解决这些问题的方法
为解决上述问题，根据本发明(权利要求1)的被包覆的多层模块包括：多层模块本体，其中安装器件被安装在多层板上；以及金属外壳，其被安排为覆盖多层模块本体的至少一个主表面。该多层模块本体具有多个层压陶瓷层以及至少一个内部导体层，内部导体层在陶瓷层之间形成。该多层模块本体的形状由一对相对的主表面和连接这对主表面的侧面限定。沿陶瓷层的层压方向延伸的多个侧电极被设置在至少一个侧面上。至少一个内部导体层暴露于设置有多个侧电极的侧面，其处于被夹在一对相邻排列的侧电极之间的区域中。金属外壳具有顶板和爪部。爪部被形成为沿着设置侧电极的多层模块本体的侧面延伸。爪部被焊接到侧电极和暴露于侧面的内部导体层。
基于权利要求1的本发明配置，在根据权利要求2的被包覆的多层模块中，该多个内部导体层暴露于多层模块本体的侧面的夹在该对相邻排列的侧电极之间的区域中，使得当沿着陶瓷层的层压方向看时，内部导体层的至少一部分叠加在另一内部导体层上。
基于权利要求1的本发明配置，在根据权利要求3的被包覆的多层模块中，内部导体层暴露于多层模块本体的侧面，使得该内部导体层从该对相邻排列的侧电极中的一个延伸到另一个。
优点
在根据本发明(权利要求1)的被包覆的多层模块中，沿着陶瓷层的层压方向延伸的多个侧电极被设置在多层模块本体的至少一个侧面上。该至少一个内部导体层在设置有多个侧电极的多层模块本体的侧面上暴露，其处于被夹在该对相邻排列的侧电极之间的区域中。金属外壳的爪部被焊接到多层模块本体的侧电极并且被焊接到在侧面上暴露的内部导体层。因此，可提供高可靠性的被包覆的多层模块，其中外壳相对于多层模块本体具有大的接合强度而不需要复杂的结构或者增大产品的尺寸。
特别地，在本发明的被包覆的多层模块中，该至少一个内部导体层在设置有多个侧电极的多层模块本体的侧面上暴露，其处于被夹在该对相邻排列的侧电极之间的区域中。因此，当将金属外壳的爪部焊接到多个侧电极时，不仅可将爪部焊接到侧电极，还可将其焊接到在侧面上暴露的内部导体层，并且该内部导体层将焊料保持在多层模块本体的侧面。因此，可提高金属外壳相对于多层模块本体的接合强度而不使用特殊构件或者增大产品尺寸以增大侧电极的面积，从而获得高可靠性的被包覆的多层模块。
在本发明中，关于侧电极，应注意“在陶瓷层的层压方向上延伸的多个侧电极”的表达，其是指排列侧电极使得该多个侧电极中的每一个都都在该多个陶瓷层上形成且以在厚度方向上横跨这些陶瓷层，但并不是指侧电极的外形在陶瓷层的层压方向上是长的。因此，侧电极的形状不限于特定形状。
同样，基于根据权利要求1的本发明配置，与根据权利要求2的被包覆的多层模块相似，示出了其配置，其中该多个内部导体层暴露于多层模块本体的侧面上夹在该对相邻排列的侧电极之间的区域中，使得当沿着陶瓷层的层压方向看时内部导体层的至少一部分叠加在另一内部导体层上。在这种情况下，可以控制并防止焊料在陶瓷层的层压方向上流动，并且可将焊料可靠地保持在多层模块本体的侧面上。因此，可进一步显著提高金属外壳相对于多层模块本体的接合强度，从而使本发明更有效。
应注意“该多个内部导体层在侧面上暴露使得当沿着陶瓷层的层压方向看时内部导体层的至少一部分叠加在另一内部导体层上”的表达，其是指各种情况，包括：该多个内部导体层从该对侧电极中的一个延伸到另一个的情况，如图3和图6所示；以及设置了从一个侧电极向另一侧电极延伸但并未到达另一侧电极的内部导电层，设置了从另一侧电极向这一侧电极延伸但并未到达这一侧电极的内部导电层，并且当沿着陶瓷层的层压方向看时两个内部导电层的端部部分叠加的情况，如图9所示；等等。
同样，基于根据权利要求1的本发明配置，与根据权利要求3的被包覆的多层模块相似，示出了内部导体层在多层模块本体的侧面上暴露使得该内部导体层从该对相邻排列的侧电极中的一个延伸到另一个的情况。在这种情况下，可将焊料进一步可靠地保持在夹在该对侧电极之间的区域，从而充分确保金属外壳相对于多层模块本体的接合强度。因此，可提供更高可靠性的被包覆的多层模块。
另外，在本发明中，可使内部导体层在侧面上暴露从而使得该内部导体层从该对相邻排列的侧电极中的一个延伸到另一个，并且延伸到该对侧电极之外。在这种情况下，可增大焊接面积，并且可提高焊接保持能力。因此，本发明可以更有效。
附图说明
图1是示出根据本发明一个实施例的被包覆的多层模块的构造的透视图。
图2是示出根据本发明第一实施例的被包覆的多层模块的构造的分解透视图。
图3是示出根据本发明第一实施例的被包覆的多层模块的多层板(多层模块本体)的侧面的示图。
图4是示出在根据本发明一个实施例的被包覆的多层模块的制造过程中使接地电极内部导体层能在多层模块本体侧面暴露的方法的示图。
图5是示出在根据本发明第一实施例的被包覆的多层模块的制造过程中当内部导体层与布线内部导体共面时使内部导体层能在多层模块本体侧面暴露的方法的示图。
图6是示出根据本发明另一实施例(第二实施例)的被包覆的多层模块的多层板(多层模块本体)的侧面的示图。
图7是示出在根据本发明第二实施例的被包覆的多层模块的制造过程中使接地电极内部导体层能在多层模块本体侧面暴露的方法的示图。
图8是示出在根据本发明第二实施例的被包覆的多层模块的制造过程中当内部导体层与布线内部导体共面时使内部导体层能在多层模块本体侧面暴露的方法的示图。
图9是示出根据本发明又一实施例(第三实施例)的被包覆的多层模块的多层板(多层模块本体)的侧面的示图。
图10是示出在根据本发明第三实施例的被包覆的多层模块的制造过程中使接地电极内部导体层能在多层模块本体侧面暴露的方法的示图。
图11是示出在根据本发明第三实施例的被包覆的多层模块的制造过程中当内部导体层与布线内部导体共面时使内部导体层能在多层模块本体侧面暴露的方法的示图。
图12是示出根据相关技术的被包覆的多层模块的金属外壳的附件结构的示图。
图13是示出根据相关技术的被包覆的多层模块的主要部分的放大示图。
参考标记
1 多层模块本体(多层板)
2 第一主表面(上表面)
3 侧面
4 (4a，4b)侧电极
5 内部导体层
5a 内部导体层端部(内部导体暴露部分)
5a1  内部导体暴露部分
5a2  内部导体暴露部分
5G   接地电极内部导体层(接地电极)
5G1  上侧凸部
5G2  下侧凸部
5G3，5G4 凸部
5L布线内部导体层
6 焊料
8 第二主表面(下表面)
9 凹部
11 子板
14a，14b 通孔
21 金属外壳
22 爪部
31 安装器件
35 浮动电极
SG1，SL1 陶瓷印刷电路基板
SG2，SL2 陶瓷印刷电路基板
SG3，SL3 陶瓷印刷电路基板
L，L1 浮动电极长度
W 上侧凸部宽度，下侧凸部宽度
W1，W2 凸部宽度
WT 通孔宽度
具体实施方式
以下根据本发明的实施例更详细地描述了本发明的特征。
第一实施例：
图1是示出根据本发明一个实施例的被包覆的多层模块的构造的透视图，并且图2是图1的放大透视图。
如图1和图2所示，该被包覆的多层模块包括：多层模块本体(多层板)1，其中安装器件31被安装在多层模块本体1的第一主表面(上表面)2上；以及金属外壳21，其被安排为覆盖多层模块本体1的第一主表面2。
通过使用焊料6使金属外壳21的爪部22与设置在多层模块本体1的侧面3的侧电极4相连接并且与暴露在侧面3上的内部导体层5(在下文中，也称为内部导体暴露部分5a)相连接而将金属外壳21固定在多层模块本体1上。
以下更具体地描述被包覆的多层模块的构造。
在本实施例的被包覆的多层模块中，通过层压多个陶瓷层形成多层模块本体1，其中每个陶瓷层具有内部导体层，在内部导体层的表面上形成(印刷)预定的图案。用于安装安装器件的平台(未示出)被设置在第一主表面(上表面)2上，以使安装器件31，比如IC芯片、芯片滤波器、芯片冷凝器、芯片电阻等等，被安装在平台上。
在多层模块本体1的第二主表面(下表面)8上形成外部电极(未示出)，多层模块通过这些外部电极与其它板等等相连接。
与金属外壳21的爪部22接合的侧电极4被设置在多层模块本体1的侧面3上。侧电极4由填充在凹部9中的电极材料制成。侧电极4的电极材料与内部导体层5的材料相同。
在该实施例中，两个侧电极4(4a，4b)被设置在多层模块本体1的每个侧面3上。
在该实施例中，通过焙烧填充在凹部中的导电胶形成侧电极4(4a，4b)，其中凹部在多层模块本体的侧面3形成。
同样，设置在多层模块本体1中的内部导体层5，具体地是内部导体层5的端部(内部导体暴露部分)5a在多层模块本体1的侧面3上暴露。该多个暴露的内部导体层5(5a)中的每一个从一个侧电极4a延伸到另一个侧电极4b以与侧电极4a和4b连接，并且延伸到侧电极4a和4b之外的区域。
在该实施例中，多个内部导体层5(5a)在多层模块本体1的侧面3上暴露。该多个在侧面3上暴露的内部导体层5(5a)中的每一个从该对相邻排列的侧电极4a和4b中的一个延伸到另一个，并且延伸到侧电极4a和4b之外的区域。
该实施例的多层模块包括，比如内部导体层5、布线内部导体层以及接地电极内部导体层。通常，根据需要，接地电极的内部导体层5中的预定层在多层模块本体1的侧面3上暴露。
在具有这种构造的多层模块中，多个内部导体层5(5a)在多层模块本体1的侧面3上暴露于被夹在一对相邻排列的侧电极4(4a，4b)之间的区域，并且金属外壳21的爪部22被焊接到两个侧电极4(4a，4b)并且被焊接到在多层模块本体1的侧面3上暴露的内部导体层5(5a)。因此，金属外壳21的爪部22不仅被焊接到侧电极4(4a，4b)，还被焊接到内部导体层5(5a)，并且该多个在侧面3上暴露的内部导体层5(5a)使焊料6能被保持在多层模块本体1的侧面3上。这可充分确保金属外壳21相对于多层模块本体1的接合强度，从而提供高可靠性的被包覆的多层模块，而没有由于使用特殊构件而导致的复杂的制造程序或者由于侧电极面积的增大而导致的产品尺寸的增大。
接下来，描述了一种制造多层模块的方法。
[印刷有内部导体层的陶瓷印刷电路基板的制造]
首先，制备了用于形成多层模块本体1的陶瓷印刷电路母基板，特别是其上印刷接地电极内部导体层5G(在下文中，也仅称为“接地电极5G”)的陶瓷印刷电路基板以及其上印刷布线内部导体层的陶瓷印刷电路基板。
此时，如图3所示，为了使内部导体暴露部分5a在多层模块本体1的侧面3暴露，使得每个内部导体暴露部分5a从一个侧电极4a延伸到另一个侧电极4b以与侧电极4a和4b相连接，并且延伸到侧电极4a和4b之外的区域，制备了陶瓷印刷电路基板SG1(图4)和陶瓷印刷电路基板SL1(图5)。用于多个子板11的陶瓷印刷电路基板SG1具有通孔14a和14b(图4)，这些通孔在形成用于形成侧电极的凹部的位置上形成，并且具有用于多个子板11的接地电极内部导体层5G，该接地电极内部导体层5G以矩阵形式印刷于其上。用于另一多个子板11的陶瓷印刷电路基板SL1具有通孔14a和14b(图4)，这些通孔在形成用于形成侧电极的凹部的位置上形成，并且具有用于另一多个子板11的布线内部导体层5L，该布线内部导体层5L以矩阵形式印刷于其上。
在其上形成接地电极内部导体层5G的陶瓷印刷电路基板SG1中，如图4所示，用于形成侧电极的通孔对14a和14b在形成用于形成侧电极4(图3)的凹部的位置上形成，例如，在相对于邻近子板11的上下边界部分。
在接地电极内部导体层5G的印刷图案中，上侧凸部5G1和下侧凸部5G2延伸到子板11的端部(在图4中，上侧和下侧)，并且连接到邻近子板11的接地电极5G。确定接地电极5G的上侧凸部5G1和下侧凸部5G2的宽度W，以使得上侧凸部5G1和下侧凸部5G2的每一个都向相反设置而非相向的通孔对14a和14b的端部之外凸出。
当将导电胶印刷在陶瓷印刷电路基板SG1上以形成接地电极内部导电层5G时，也将导电胶印刷在通孔14a和14b上以形成电极，这些电极在分割后成为侧电极。
其上印刷布线内部导体层5L的陶瓷印刷电路基板SL1中，为了使内部导体暴露部分5a能以图3所示的方式暴露，除了布线内部导体层5L以外还形成了以下所述的浮动电极35和35。
特别地，如图5所示，用于形成侧电极的通孔对14a和14b在陶瓷印刷电路基板SL1上的形成用于形成侧电极的凹部的位置上形成，其中陶瓷印刷电路基板SL1是设置有布线内部导电层5L的层，例如，在相对于邻近子板11的上下边界部分。
然后，将用于形成布线内部导体层5L的导电胶印刷在预定区域中，并且也将导电胶印刷在包括通孔14a和14b的区域中。因此，形成了带状的浮动电极35和35，其每一个都从一通孔14a的外端之外的区域延伸到另一通孔14b的外端之外的区域。同样，通孔14a和14b用导电胶填充以形成电极，这些电极在分割后成为侧电极。
在制备陶瓷印刷电路基板SG1和SL1时，必要时可同时形成用于夹层连接的通路孔。用与形成内部导体层相同的导电胶填充通路孔以形成通路孔导体。
[陶瓷印刷电路基板的层压和烧制]
接下来，包括其上印刷如上所述的内部导体层(内部导体图案)的陶瓷印刷电路基板SG1和SL1的陶瓷印刷电路基板(包括其上未印刷内部导体层的陶瓷印刷电路基板)以预定次序层压以形成层压母体，并且随后在预定条件下烧制该层压母体。
[安装安装器件和分割]
接下来，将安装器件安装在烧制层压母体的子板(多层模块本体)上。
然后，层压母体在相对于邻近子板11的边界部分被分割。
因此，如图2所示，可提供其中安装了安装器件31的多层模块本体，并且侧电极4(4a，4b)和内部导体暴露部分5a以上述方式在侧面3上暴露(参见图3)。
[金属外壳的附加]
接下来，如图1和图2所示，金属外壳21被附着于多层模块本体1，并且焊料6被施加于多层模块本体1的侧面3上的侧电极4和内部导体暴露部分5a的附近，即焊料6被施加于金属外壳21的爪部22和多层模块本体1之间的接合部分。然后，通过回流，金属外壳21的爪部22被焊接到多层模块本体1的侧面3上的侧电极4和内部导体暴露部分5a，使得金属外壳21被接合并固定在多层模块本体1上。因此，可提供具有如图1和图2所示结构的多层模块。
在第一实施例中，当在设置有接地电极5G的层上和设置有布线内部导体层5L的层上设置变成暴露内部导体层的内部导体图案时，可在期望层上设置至少一个变成暴露内部导体层的内部导体图案。
第二实施例：
图6是示出根据本发明另一实施例(第二实施例)的多层模块的多层模块本体的侧面结构的示图。
在第二实施例的多层模块中，如图6所示，该多个在多层模块本体1的侧面3上暴露的内部导体层5中的每一个从一对相邻排列的侧电极4a和4b中的一个延伸到另一个，但并未延伸到侧电极4a和4b之外的区域。
例如通过下述方法可制造根据第二实施例的这种多层模块。
首先，制备如图7所示的其上印刷接地电极内部导体层5G的陶瓷印刷电路基板SG2以及如图8所示的其上印刷布线内部导体层5L的陶瓷印刷电路基板SL2以作为用于形成多层模块本体1的陶瓷印刷电路母基板。
如图7所示，构造其上印刷接地电极内部导体层5G的陶瓷印刷电路母基板SG2，以使用于形成侧电极的通孔对14a和14b在形成用于形成侧电极的凹部的位置上形成，例如，在相对于邻近子板11的上下边界部分。上侧凸部5G1和下侧凸部5G2延伸到每个子板11的端部(在图7中，上端和下端)，并且与邻近子板11的接地电极5G相连接。确定接地电极5G的上侧凸部5G1和下侧凸部5G2的宽度W，以使上侧凸部5G1和下侧凸部5G2中的每一个都从一通孔14a延伸到另一通孔14b但并未向通孔14a和14b的外端之外凸出。同样，通孔14a和14b用导电胶填充以形成侧电极。
如图8所示，构造其上印刷布线内部导体层5L的陶瓷印刷电路母基板SL2，以使用于形成侧电极的通孔对14a和14b在形成用于形成侧电极的凹部的位置上形成，例如，在相对于邻近子板11的上下边界部分。同样，设置了布线内部导体层5L，并且设置了带状浮动电极35和35，其每一个在相对于邻近子板11的每个边界部分处从一通孔14a延伸到另一通孔14b，但并未向通孔14a和14b的外端之外凸出。浮动电极35和35的长度L与接地电极5G的上侧凸部5G1和下侧凸部5G2的宽度W基本上相同。
接下来，层压了具有如图7所示构造的陶瓷印刷电路基板SG2和SL2，并且随后通过应用与第一实施例类似的方法，如图6所示，可获得多层模块本体1，其中该多个在多层模块本体1的侧面3上暴露的内部导体层5中的每一个都从相邻排列的侧电极对4a和4b中的一个延伸到另一个，但并未延伸到侧电极4a和4b之外的区域。
然后，金属外壳以与第一实施例类似的方式接合并固定在多层模块本体1上，从而获得具有与第一实施例相似的大接合强度金属外壳的高可靠性的多层模块。
利用根据第二实施例的多层模块，可获得类似于第一实施例的那些优点。
第三实施例：
图9是示出根据本发明又一实施例(第三实施例)的多层模块的多层模块本体的侧面结构的示图。
如图9所示，在第三实施例的多层模块中，两个侧电极4(4a和4b)、内部导体暴露部分5a1以及内部导体暴露部分5a2设置在多层模块本体1的侧面3上。内部导体暴露部分5a1从一个侧电极4a的左右两端凸出但并未到达另一侧电极4b。内部导体暴露部分5a2从另一侧电极4b的左右两端凸出但并未到达这一侧电极4a。设置内部导体暴露部分5a1和5a2的位于侧电极4a和4b之间的端部部分以使得当沿着陶瓷层的层压方向看时这些端部部分是叠加的。
例如通过下述方法可制造根据第三实施例的这种多层模块。
首先，制备如图10所示的其上印刷接地电极内部导体层5G的陶瓷印刷电路基板SG3以及如图11所示的其上印刷布线内部导体层5L的陶瓷印刷电路基板SL3以作为用于形成多层模块本体1的陶瓷印刷电路母基板。
如图10所示，构造其上印刷接地电极内部导体层5G的陶瓷印刷电路基板SG3，以使用于形成侧电极的通孔对14a和14b在形成用于形成侧电极的凹部的位置上形成，例如，在相对于邻近子板11的上下边界部分，并且凸部5G3和凸部5G4设置在包括通孔14a和14b的上区域和下区域中的每一个。凸部5G3的宽度W1大于通孔14a和14b的宽度WT。凸部5G4的宽度W2小于通孔14a和14b的宽度WT。印刷接地电极内部导体层5G使得具有不同宽度的两个凸部5G3和5G4之间的位置关系在上部和下部是两侧对称的。同样，通孔14a和14b用导电胶填充以形成侧电极。
如图11所示，构造其上印刷布线内部导体层5L的陶瓷印刷电路基板SL3，以使用于形成侧电极的通孔对14a和14b在形成用于形成侧电极的凹部的位置上形成，例如，在相对于邻近子板11的上下边界部分中的每一个。同样，在上部和下部设置带状浮动电极35和35。单个子板11的上部中的一个浮动电极35的长度L1与接地电极5G的上部处的凸部5G3的宽度W1基本上相同，使得这一浮动电极35仅在一通孔14a上叠加，并且从这一通孔14a的左右两端凸出。下部中的另一浮动电极35的长度L1与接地电极5G的下部处的凸部5G3的宽度W1基本上相同，使得该另一浮动电极35仅在另一通孔14b上叠加，并且从该另一通孔14b的左右两端凸出。
尽管并未特别地示出，但是制备了要在上述陶瓷印刷电路基板的上下两层处层压的陶瓷印刷电路母基板。在陶瓷印刷电路基板中，带状浮动电极35和35设置在上部和下部，使得单个子板11的上部中的一个浮动电极35仅在另一通孔14b上叠加且从该另一通孔14b的左右两端凸出，并且下部中的另一浮动电极35仅在这一通孔14a上叠加且从这一通孔14a的左右两端凸出，其方式与图11示出的上述印刷电路基板相反。即该陶瓷印刷电路基板的构造与图11示出的这一陶瓷印刷电路基板在平面图中旋转180°后相同。图11所示的陶瓷印刷电路基板尤其可用作要在预定的印刷电路基板的上下两层上层压的印刷电路基板。
层压这些陶瓷印刷电路基板，并且其后应用类似于第一实施例的方法。因此，如图9所示，可提供多层模块本体1，其构造如下：侧电极4a和4b、内部导体暴露部分5a1以及内部导体暴露部分5a2设置在多层模块本体1的侧面3，并且当沿着陶瓷层的层压方向看时内部导体暴露部分5a1和5a2的位于侧电极4a和4b之间的端部部分是叠加的。
然后，金属外壳以与第一实施例类似的方式接合并固定在多层模块本体1上，从而获得具有与第一实施例相似的大接合强度金属外壳的高可靠性的多层模块。
利用根据第三实施例的多层模块，可获得类似于第一实施例的那些优点。
在上述实施例中，尽管内部导体暴露部分5a在设置接地电极5G的层以及设置布线内部导体层5L的层上暴露，但是内部导体暴露部分5a可仅在这些层中之一暴露。
关于期望暴露的层的数量，内部导体层可在由一种类型或者两种类型的层组成的期望层上暴露。
特别地，利用本发明，可以下列一种方式或两种方式形成内部导体暴露部分：
(1)利用接地电极形成内部导体暴露部分的方法，以及
(2)使内部导体暴露部分在设置有布线内部导体层的层的侧面上暴露的方法。
在内部导体层印刷在陶瓷印刷电路基板上的情况下，印刷程序并不会变得复杂，即使同时印刷变成内部导体暴露部分的内部导体层也是如此。因此，通过在其上印刷接地电极内部导体层的层上和其上印刷布线内部导体层的层上同时印刷变成内部导体暴露部分的内部导体层，并且使内部导体暴露部分在设置内部导体层的层上暴露，可有效地制造其中很多内部导体暴露部分在多层模块本体的侧面上暴露的多层模块，并且使金属外壳高可靠地与多层模块接合。
本发明并不限于上述实施例，并且可在本发明的范围内对多层模块本体的具体构造(例如，陶瓷层和内部导体层的层压状态、内部导体层的具体形状、安装器件的类型及安装方式等等)、侧电极及内部导体层的暴露部分的形状、侧电极与内部导体层之间的位置关系、金属外壳的具体结构等等做出各种应用和修改。
工业实用性
如上所述，利用本发明，可提供其中金属外壳相对于多层模块本体的接合强度提高了的高可靠性的多层模块，而不使用特殊构件或者为了增大侧电极的面积而增大产品尺寸。
因此，本发明可广泛应用于被用于各种用途的被包覆的多层模块。

Claims (3)

1.一种被包覆的多层模块，其包括：
多层模块本体，其中安装器件被安装在多层板上；以及
金属外壳，其被安排为覆盖所述多层模块本体的至少一个主表面，
其中所述多层模块本体具有多个层压陶瓷层和至少一个内部导体层，所述内部导体层在所述陶瓷层之间形成，所述多层模块本体的形状由相对的主表面对和连接所述主表面对的侧面限定，在所述陶瓷层的层压方向上延伸的多个侧电极被设置在至少一个所述侧面上，并且至少一个所述内部导体层在设置有所述多个侧电极的所述侧面上暴露于夹在相邻排列的所述侧电极对之间的区域中，以及
其中所述金属外壳具有顶板和爪部，所述爪部被形成为沿着设置所述侧电极的所述多层模块本体的所述侧面延伸，并且所述爪部被焊接到所述侧电极以及在所述侧面上暴露的所述内部导体层。
2.如权利要求1所述的被包覆的多层模块，其特征在于，所述多个内部导体层在所述多层模块本体的所述侧面上暴露于夹在所述相邻排列的侧电极对之间的区域中，使得当沿着所述陶瓷层的层压方向看时，所述内部导体层的至少一部分叠加在另一所述内部导体层上。
3.如权利要求1所述的被包覆的多层模块，其特征在于，所述内部导体层在所述多层模块本体的所述侧面上暴露，使得所述内部导体层从所述相邻排列的侧电极对中的一个延伸到另一个。
CN2007800178801A 2006-05-17 2007-03-30 被包覆的多层模块 Expired - Fee Related CN101449635B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006138235A JP3969453B1 (ja) 2006-05-17 2006-05-17 ケース付き多層モジュール
JP138235/2006 2006-05-17
PCT/JP2007/057101 WO2007132599A1 (ja) 2006-05-17 2007-03-30 ケース付き多層モジュール

Publications (2)

Publication Number Publication Date
CN101449635A true CN101449635A (zh) 2009-06-03
CN101449635B CN101449635B (zh) 2012-06-13

Family

ID=38556211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800178801A Expired - Fee Related CN101449635B (zh) 2006-05-17 2007-03-30 被包覆的多层模块

Country Status (9)

Country Link
US (1) US7660132B2 (zh)
EP (1) EP2019577B1 (zh)
JP (1) JP3969453B1 (zh)
KR (1) KR100977391B1 (zh)
CN (1) CN101449635B (zh)
AT (1) ATE472931T1 (zh)
DE (1) DE602007007470D1 (zh)
TW (1) TWI336609B (zh)
WO (1) WO2007132599A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375294A (zh) * 2010-08-11 2012-03-14 三星电机株式会社 照相机模块
CN109699115A (zh) * 2017-10-23 2019-04-30 苏州旭创科技有限公司 光模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5118713B2 (ja) * 2010-02-25 2013-01-16 シャープ株式会社 回路モジュールおよびそれを備えた電子機器ならびに回路モジュールの製造方法
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9105899B2 (en) * 2012-09-07 2015-08-11 Apple Inc. Electronic device subassemblies
CN103811432B (zh) * 2012-11-12 2016-09-14 财团法人工业技术研究院 环境敏感电子元件封装体
KR20170057954A (ko) * 2015-11-18 2017-05-26 삼성전자주식회사 쉴드캔 구조
JP2020155517A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体装置
KR20210011144A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 기판 조립체를 포함하는 전자 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110906A (ja) * 1989-09-26 1991-05-10 Nec Corp 発振器
JP2616280B2 (ja) * 1991-04-27 1997-06-04 株式会社村田製作所 発振器及びその製造方法
JPH06252562A (ja) 1993-02-26 1994-09-09 Alps Electric Co Ltd 多層回路基板
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
JPH07263892A (ja) * 1994-03-18 1995-10-13 Sony Corp ケース付き電子部品
JP2938820B2 (ja) * 1996-03-14 1999-08-25 ティーディーケイ株式会社 高周波モジュール
US5875099A (en) * 1996-05-09 1999-02-23 Murata Manufacturing Co., Ltd. Electronic component
JP2850860B2 (ja) * 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
JPH1131893A (ja) * 1997-05-12 1999-02-02 Murata Mfg Co Ltd 電子部品の製造方法およびそれを用いた電子部品
JP3679600B2 (ja) * 1998-02-19 2005-08-03 日本特殊陶業株式会社 表面実装用基板
JP3520776B2 (ja) * 1998-05-28 2004-04-19 株式会社村田製作所 電子部品
JP3304898B2 (ja) * 1998-11-20 2002-07-22 株式会社村田製作所 複合高周波部品及びそれを用いた移動体通信装置
JP3891737B2 (ja) * 1999-04-19 2007-03-14 シャープ株式会社 発振器及びその発振特性調整方法
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
GB2371775B (en) * 2000-12-19 2002-12-31 Murata Manufacturing Co Composite multilayer ceramic electronic parts and method of manfacturing the same
KR100519425B1 (ko) * 2001-03-28 2005-10-10 가부시키가이샤 무라타 세이사쿠쇼 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹
JP3855679B2 (ja) * 2001-05-01 2006-12-13 株式会社村田製作所 表面実装型電子部品
JP3843912B2 (ja) * 2001-10-22 2006-11-08 株式会社村田製作所 多層回路基板用ガラスセラミック材料および多層回路基板
JP2004235184A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 高周波装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102375294A (zh) * 2010-08-11 2012-03-14 三星电机株式会社 照相机模块
US8773867B2 (en) 2010-08-11 2014-07-08 Samsung Electro-Mechanics Co., Ltd. Camera module for shielding EMI
CN109699115A (zh) * 2017-10-23 2019-04-30 苏州旭创科技有限公司 光模块

Also Published As

Publication number Publication date
WO2007132599A1 (ja) 2007-11-22
EP2019577A1 (en) 2009-01-28
DE602007007470D1 (de) 2010-08-12
JP3969453B1 (ja) 2007-09-05
KR100977391B1 (ko) 2010-08-20
EP2019577A4 (en) 2009-08-26
EP2019577B1 (en) 2010-06-30
ATE472931T1 (de) 2010-07-15
JP2007311505A (ja) 2007-11-29
KR20080109091A (ko) 2008-12-16
TWI336609B (en) 2011-01-21
CN101449635B (zh) 2012-06-13
US7660132B2 (en) 2010-02-09
TW200744426A (en) 2007-12-01
US20090052149A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
CN101449635B (zh) 被包覆的多层模块
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
KR101161971B1 (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
US10342130B2 (en) Structure mounted with electronic component
US7968800B2 (en) Passive component incorporating interposer
US9439288B2 (en) Mounting structure of chip component and electronic module using the same
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JPH07169873A (ja) 多層基板およびその製造方法
US20120236508A1 (en) Electronic-component embedded resin substrate and electronic circuit module
EP1313143B1 (en) Perimeter anchored thick film pad
WO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2010098021A (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
US10188000B2 (en) Component mounting board
JP2008078573A (ja) 部品内蔵型多層プリント配線板
US20220208690A1 (en) Electronic component module
WO2021085180A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JP7025845B2 (ja) 配線基板、電子装置および電子モジュール
JP2006344631A (ja) 部品内蔵基板
JP3872402B2 (ja) 配線基板
JPS63126258A (ja) 半導体装置
JP2005038901A (ja) サーミスタ素子及びその製造方法
JP2006120738A (ja) セラミック多層基板およびその製造方法
JP5184044B2 (ja) プリント配線板ユニット
CN115811842A (zh) 电路板组件及其制造方法
JP4640581B2 (ja) カメラモジュールの実装構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20160330