CN111384161A - 双极晶体管 - Google Patents

双极晶体管 Download PDF

Info

Publication number
CN111384161A
CN111384161A CN201911147141.5A CN201911147141A CN111384161A CN 111384161 A CN111384161 A CN 111384161A CN 201911147141 A CN201911147141 A CN 201911147141A CN 111384161 A CN111384161 A CN 111384161A
Authority
CN
China
Prior art keywords
emitter
base
base electrode
finger
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911147141.5A
Other languages
English (en)
Other versions
CN111384161B (zh
Inventor
高桥新之助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111384161A publication Critical patent/CN111384161A/zh
Application granted granted Critical
Publication of CN111384161B publication Critical patent/CN111384161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供了适合于减少基极电阻以及基极集电极间结电容并能够实现高频区域中的性能改善的双极晶体管。在基板上的基极台面上配置发射极台面以及基极电极。基极电极上的基极布线经过基极开口与基极电极连接。发射极台面包括具有在一个方向上较长的平面形状的多个发射极指。发射极指包括第一、第二发射极指，基极开口从第一发射极指的一个端部在长边方向上拉开间隔地配置，而未被配置于使第二发射极指在长边方向上延长的区域。第二发射极指的基极开口侧的端部比第一发射极指的基极开口侧的端部更向长边方向突出。

Description

双极晶体管
技术领域
本发明涉及双极晶体管。
背景技术
作为构成对移动终端等的通信信号进行放大的功率放大器的设备，广泛使用作为功率密度较大的晶体管的异质结双极晶体管(HBT)。各种参数例如基极集电极间结电容Cbc、基极电阻Rb对HBT的特性给予影响。由于若减少基极集电极间结电容Cbc，则能够改善HBT的增益，所以要求维持驱动能力，并减少基极集电极间结电容Cbc。
HBT的最大振荡频率fmax通过以下的式子近似。
【数1】
Figure BDA0002282514920000011
此处，ft是截止频率，Rb是基极电阻。从式(1)可知，为了实现最大振荡频率fmax的提高，优选不仅减少基极集电极间结电容Cbc，还减少基极电阻Rb。
在下述的专利文献1中，作为减少基极电阻Rb以及基极集电极间结电容Cbc的结构，公开了将基极电极与基极层接触的基极接触区域设为鱼骨形状，并在俯视时与基极接触区域邻接并包围基极接触区域地配置发射极区域的HBT。
专利文献1：日本特表2007－520086号公报
在专利文献1所公开的HBT中，俯视时几乎从四周(上下左右)包围鱼骨形状的基极接触区域地配置发射极区域。发射极区域的边缘包括与基极接触区域邻接配置的内侧的边缘和除此以外的外侧的边缘。由于外侧的边缘的附近的发射极区域远离基极接触区域，所以在外侧的边缘的附近，基极电阻Rb变大。由于在基极接触区域的四周配置发射极区域的外侧的边缘，所以发射极区域中基极电阻Rb变大的区域的比例增大。结果减少基极电阻Rb的效果被削弱，没有充分改善式(1)所示的最大振荡频率fmax。
发明内容
本发明的目的在于提供适合于减少基极电阻以及基极集电极间结电容并能够改善高频区域中的性能的双极晶体管。
根据本发明的一个方面，提供了双极晶体管，其具有：台面形状的基极台面，被配置在基板上，包括成为集电极以及基极的半导体层；台面形状的发射极台面，被配置在所述基极台面上，在俯视时，划分出作为发射极进行动作的发射极区域；基极电极，被配置为在俯视时不与所述发射极台面重叠，并与所述基极欧姆连接；绝缘膜，覆盖所述基极电极，设置有在俯视时被配置在所述基极电极的内侧的至少一个基极开口；以及基极布线，被配置在所述绝缘膜上，经过所述基极开口与所述基极电极连接，所述发射极台面包括具有在一个方向上较长的平面形状的多个发射极指，所述发射极指以长边方向相互平行的姿势排列配置在与所述长边方向正交的宽度方向上，所述发射极指包括至少一个第一发射极指和至少一个第二发射极指，所述基极电极包括：第一基极电极部，被配置在所述第一发射极指与所述第二发射极指之间，沿所述长边方向较长；以及第二基极电极部，从所述第一发射极指的一个端部在所述长边方向上拉开间隔地配置，在俯视时，所述基极开口从所述第一发射极指的一个端部在所述长边方向上拉开间隔地配置，而未配置于使所述第二发射极指在所述长边方向上延长的区域，所述第二发射极指的所述基极开口侧的端部比所述第一发射极指的所述基极开口侧的端部更向所述长边方向突出。
在根据本发明的一个方面的双极晶体管中，在使第二发射极指在长边方向上延长的区域中未配置基极开口，而使第二发射极指比第一发射极指的基极开口侧更向长边方向突出。由此，能够使发射极台面的面积变宽而不会扩大基极台面的面积。其结果，可以实际上减少基极集电极间结电容。另外，通过在第一发射极指与第二发射极指之间配置第一基极电极部，从而能够抑制基极电阻的增大。
附图说明
图1是表示基于第一实施例的双极晶体管的结构要素的平面的位置关系的图。
图2是图1的点划线2－2处的剖视图。
图3是图1的点划线3－3处的剖视图。
图4是表示基于比较例的双极晶体管的结构要素的平面的位置关系的图。
图5A以及图5B分别是表示基于第二实施例以及比较例的双极晶体管的基极台面、发射极台面、基极电极以及集电极电极的平面的位置关系的图。
图6是表示基于第二实施例的双极晶体管的多个单元晶体管、发射极布线以及凸块的平面的位置关系的图。
图7是表示基于第三实施例的双极晶体管的结构要素的平面的位置关系的图。
图8是表示基于第四实施例的双极晶体管的结构要素的平面的位置关系的图。
图9是表示基于第五实施例的双极晶体管的结构要素的平面的位置关系的图。
图10是表示基于第六实施例的双极晶体管的结构要素的平面的位置关系的图。
图11是表示基于第七实施例的双极晶体管的结构要素的平面的位置关系的图。
图12是表示基于第八实施例的双极晶体管的结构要素的平面的位置关系的图。
附图标记的说明
20…基板；21…子集电极层；22…集电极层；23…基极层；24…发射极层；25…基极台面；26…发射极区域；30…发射极台面；30C1、30C2…发射极连接部；30F…发射极指；30F1…第一发射极指；30F2…第二发射极指；30P…发射极突出部；31B…基极电极；31B1…第一基极电极部；31B2…第二基极电极部；31B3…第三基极电极部；31B4…第四基极电极部；31C…集电极电极；31E…发射极电极；32B…第一层基极布线；32C…第一层集电极布线；32E…第一层发射极布线；33E…第二层发射极布线；35…第一虚拟延长区域；36…第二虚拟延长区域；40…绝缘膜；40HB…基极开口；40HC…集电极开口；40HE…发射极开口；41…绝缘膜；41HE…发射极开口；42…有机绝缘膜；45…保护膜；45H…开口；46…有机保护膜；46H…开口；50…凸块；51…柱；52…焊料层；60…单元晶体管。
具体实施方式
[第一实施例]
参照图1至图3的附图，对基于第一实施例的双极晶体管进行说明。
图1是表示基于第一实施例的双极晶体管的结构要素的平面的位置关系的图。在由半导体构成的基板上配置有台面形状的基极台面25。基极台面25的平面形状例如是长方形。基极台面25包括分别作为双极晶体管的集电极以及基极发挥作用的半导体层。
在基极台面25上，在俯视时在基极台面25的内侧配置有台面形状的发射极台面30。在图1中，对发射极台面30附加阴影线。发射极台面30如后面参照图2以及图3所说明那样划分出作为双极晶体管的发射极进行动作的发射极区域。
发射极台面30由在与基板的表面平行的一个方向上较长的两个第一发射极指30F1以及一个第二发射极指30F2构成。第一发射极指30F1以及第二发射极指30F2以长边方向相互平行的姿势排列配置在与长边方向正交的宽度方向上，第二发射极指30F2被配置在两个第一发射极指30F1之间。定义将长边方向作为x轴向、将宽度方向作为y轴向的xy正交坐标系。
与双极晶体管的基极欧姆连接的基极电极31B被配置为在俯视时在基极台面25的内侧且不与发射极台面30重叠。在图1中，对基极电极31B附加比发射极台面30浓的阴影线。基极电极31B包括在x轴向上较长的四个第一基极电极部31B1、和两个第二基极电极部31B2。两个第一基极电极部31B1分别被配置在第一发射极指30F1与第二发射极指30F2之间。剩余的两个第一基极电极部31B1被配置在比y轴向的最外侧的两个第一发射极指30F1更靠外侧。
两个第二基极电极部31B2分别从两个第一发射极指30F1的x轴的负侧(图1中左侧)的端部在x轴向上拉开间隔地配置。第二基极电极部31B2与在第一发射极指30F1各自的两侧配置的两个第一基极电极部31B1的x轴的负侧的端部连接。一个第二基极电极部31B2以及与该一个第二基极电极部31B2连接的两个第一基极电极部31B1从三个方向(y轴的正侧以及负侧、x轴的负侧)包围第一发射极指30F1。
配置绝缘膜，以便覆盖第一发射极指30F1、第二发射极指30F2以及基极电极31B。在该绝缘膜形成有在俯视时被配置在两个第二基极电极部31B2各自的内侧的基极开口40HB。在该绝缘膜上配置有基极布线32B。基极布线32B通过两个基极开口40HB与基极电极31B连接，并朝向x轴的负侧被引出到基极台面25的外侧。另外，从两个基极开口40HB分别引出的基极布线32B在基极台面25的外侧相互连接。
在y轴向上，在基极台面25的两侧分别配置有集电极电极31C。集电极电极31C与配置在基板表面的子集电极层欧姆接触，并经由子集电极层与基极台面25所包括的集电极连接。
使第一发射极指30F1分别朝向x轴的负侧虚拟地延长的第一虚拟延长区域35和基极开口40HB部分地重叠。与此相对，使第二发射极指30F2朝向x轴的负侧虚拟地延长的第二虚拟延长区域36不与基极开口40HB重叠。第二发射极指30F2的x轴的负侧的端部比第一发射极指30F1的x轴的负侧的端部更向x轴的负侧延长。优选第二发射极指30F2构成为在与y轴向虚拟地平行移动时朝向x轴的负侧延长到与基极开口40HB重叠的位置。
图2以及图3分别是图1的点划线2－2以及点划线3－3处的剖视图。图2以及图3所示的半导体元件构造能够通过公知的半导体工序形成。
在由GaAs等半导体构成的基板20上配置有子集电极层21。在子集电极层21的一部分的区域上配置有基极台面25。基极台面25具有从基板侧起依次层叠集电极层22、基极层23以及发射极层24而成的层叠结构。
在与x轴垂直的剖面(图2)上，且在基极台面25的两侧的子集电极层21上分别配置有集电极电极31C。集电极电极31C与子集电极层21欧姆接触，并经由子集电极层21与集电极层22连接。
在基极台面25的一部分的区域上配置有由半导体层构成的发射极台面30。发射极台面30以及在俯视时与发射极台面30重叠的区域的发射极层24作为双极晶体管的发射极发挥作用。将发射极层24中在俯视时与发射极台面30重叠的区域称为发射极区域26。发射极层24中不与发射极台面30重叠的区域耗尽。这样，通过发射极台面30划分双极晶体管的发射极区域26。
在基极台面25的一部分的区域上配置有基极电极31B。基极电极31B通过设置在发射极层24的开口与基极层23欧姆接触。此外，也可以在发射极层24上形成基极电极31B，并通过进行合金化处理而使基极电极31B与基极层23欧姆连接。
子集电极层21以及集电极层22由n型GaAs形成，基极层23由p型GaAs形成，发射极层24由n型InGaP形成。发射极台面30例如由n型GaAs层和n型InGaAs层这两层构成。集电极层22、基极层23、发射极层24以及发射极台面30构成异质结双极晶体管(HBT)。
在发射极台面30上配置有发射极电极31E。发射极电极31E与发射极台面30欧姆接触，并与发射极区域26连接。
配置绝缘膜40，以覆盖基极电极31B、发射极电极31E、集电极电极31C、基极台面25以及发射极台面30。绝缘膜40例如使用氮化硅(SiN)。在绝缘膜40设置有使基极电极31B的第二基极电极部31B2(图1)露出的基极开口40HB、以及使发射极电极31E露出的发射极开口40HE。
在绝缘膜40上配置有第一层基极布线32B、集电极布线32C以及发射极布线32E。基极布线32B通过基极开口40HB与基极电极31B连接，发射极布线32E通过发射极开口40HE与发射极电极31E连接。集电极布线32C通过设置在绝缘膜40的集电极开口40HC与集电极电极31C连接。
配置绝缘膜41，以覆盖第一层基极布线32B以及发射极布线32E。配置有机绝缘膜42，以填埋配置有基极台面25的区域以外的较低的区域。绝缘膜41例如使用SiN，有机绝缘膜42例如使用聚酰亚胺、苯环丁烯等。在绝缘膜41形成有使第一层发射极布线32E露出的发射极开口41HE。
在绝缘膜41以及有机绝缘膜42上配置有第二层发射极布线33E。发射极布线33E通过发射极开口41HE与第一层发射极布线32E连接。在发射极布线33E上形成有保护膜45以及有机保护膜46。保护膜45使用例如SiN，有机保护膜46例如使用聚酰亚胺、苯环丁烯等。在保护膜45以及有机保护膜46的凸块形成区域中分别形成有开口45H、46H。
在开口45H、46H内露出的发射极布线33E上配置有凸块50。凸块50扩展到有机保护膜46的上表面的一部分的区域。凸块50例如包括柱51以及其上的焊料层52。柱51例如由铜(Cu)形成。
在发射极区域26与基极电极31B之间形成有基极电阻Rb(图2)。基极集电极间结电容Cbc与俯视时的基极台面25的面积成比例。若相对于基极台面25的面积增大发射极台面30的面积，则基极集电极间结电容Cbc没有变化，驱动能力提高，所以实际上获取与减少基极集电极间结电容Cbc同样的效果。
接下来，参照图1、图4，对第一实施例的优异的效果进行说明。
图4是表示基于比较例的双极晶体管的结构要素的平面的位置关系的图。在比较例中，第二基极电极部31B2被配置为从配置于一端的第一基极电极部31B1遍及至配置于另一端的第一基极电极部31B1。使三个发射极指30F分别朝向x轴的负侧虚拟地延长的虚拟延长区域在任何的发射极指30F中也与基极开口40HB部分地重叠。因此，不能够在y轴向上使发射极指30F延长到配置有基极开口40HB的位置。
在图1所示的第一实施例中，未在使第二发射极指30F2向x轴的负侧虚拟地延长的第二虚拟延长区域36配置基极开口40HB，也不配置第二基极电极部31B2。并且，第二发射极指30F2的x轴的负侧的端部与第一发射极指30F1的x轴的负侧的端部相比，更向x轴的负侧突出。因此，与比较例(图4)相比，能够在将基极台面25的大小保持为恒定的条件下扩大发射极台面30的面积。由此，可以实际上减少基极集电极间结电容Cbc。
为了获得减少基极集电极间结电容Cbc的充分的效果，优选第二发射极指30F2的长度(x轴向的尺寸)在收到基极台面25的内侧这个条件下尽可能地长。例如，优选使第二发射极指30F2的x轴的负侧的端部在x轴向上延长直至与配置有基极开口40HB的位置重叠。
另外，在实施例1中，在第一发射极指30F1以及第二发射极指30F2各自的宽度方向(y轴向)的两侧分别配置有第一基极电极部31B1。因此，与将发射极台面30配置为包围基极电极31B的周围的结构相比，能够减少基极电阻Rb。
为了获得减少基极电阻Rb的充分的效果，优选遍及第一发射极指30F1的长边方向(x轴向)的全部区域配置第一基极电极部31B1。另外，优选遍及第二发射极指30F2的长边方向(x轴向)的全部区域配置第一基极电极部31B1以及第二基极电极部31B2。
在第一实施例中，与比较例(图4)相比，减少基极集电极间结电容Cbc，由此能够改善双极晶体管的高频特性。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，在俯视时，在一个基极台面25的内侧配置有两个第一发射极指30F1和一个第二发射极指30F2，但也可以在y轴向上交替地配置多个第一发射极指30F1和多个第二发射极指30F2。也可以在y轴向的最外侧配置第一发射极指30F1。例如，可以在三个第一发射极指30F1和相邻的第一发射极指30F1之间分别配置第二发射极指30F2。该情况下，在一个基极台面25的内侧配置三个基极开口40HB。
另外，在俯视时，在一个基极台面25的内侧配置多个发射极指，也可以至少一个发射极指为第二发射极指30F2，剩余发射极指为第一发射极指30F1。在y轴向上相邻且之间未配置第二发射极指30F2的两个第一发射极指30F1相对应的基极开口40HB可以在y轴向上连续。
在第一实施例中，子集电极层21、集电极层22使用n型GaAs，基极层23使用p型GaAs，发射极层24使用n型InGaP，但也可以使用其它化合物半导体材料。另外，在第一实施例中，例示出异质结双极晶体管，但第一实施例的结构也能够适用于不具有异质结的通常的双极晶体管。
[第二实施例]
接下来，参照图5A、图5B以及图6，对基于第二实施例的双极晶体管进行说明。以下，对于与基于第一实施例的双极晶体管共用的结构，省略说明。
图5A是表示基于第二实施例的双极晶体管的基极台面25、发射极台面30、基极电极31B以及集电极电极31C的平面的位置关系的图。将多个例如四个单元晶体管60形成于共用的基板，并在y轴向上排列配置。单元晶体管60各自的结构要素的平面的位置关系与基于第一实施例的双极晶体管(图1)的结构要素的平面的位置关系相同。即，一个单元晶体管60包括两个第一发射极指30F1和一个第二发射极指30F2。此外，在y轴向上相邻的两个基极台面25之间的集电极电极31C由两个单元晶体管60共用。四个单元晶体管60并联连接。
图5B是表示基于比较例的双极晶体管的基极台面25、发射极台面30、基极电极31B以及集电极电极31C的平面的位置关系的图。在比较例中，在一个基极台面25的内侧配置有两个发射极台面30。为了获得与基于第二实施例的双极晶体管同等的驱动能力，通过使六个单元晶体管60并联连接，从而使发射极指30F的合计的个数与图5A所示的第二实施例的情况相同。
接下来，与比较例(图5B)进行比较，并对第二实施例(图5A)的优异的效果进行说明。
在图5A所示的第二实施例中，配置16个基极电极31B的第一基极电极部31B1，而在图5B所示的比较例中，配置18个基极电极31B的第一基极电极部31B1。在第二实施例中，即使第一基极电极部31B1的个数少于比较例，也在第一发射极指30F1以及第二发射极指30F2各自的两侧配置有第一基极电极部31B1。因此，在第二实施例中，也实现与比较例相同程度的基极电阻Rb。
另外，在第二实施例中，由于每一个发射极指的第一基极电极部31B1的个数较少，所以对于发射极台面30的面积相对于基极台面25的面积之比而言，第二实施例大于比较例。因此，在第二实施例中，与比较例相比，基极集电极间结电容Cbc实际上变小。此外，在第二实施例中，由于使用基于第一实施例的结构，所以可以实际上进一步减少基极集电极间结电容Cbc。
并且，在第二实施例中，由于与比较例相比，第一基极电极部31B1以及集电极电极31C的个数较少，所以能够减小基板上的占有面积。
图6是表示基于第二实施例的双极晶体管的多个单元晶体管60、第二层发射极布线33E以及凸块50的平面的位置关系的图。配置第二层发射极布线33E(图2、图3)，以内包并联连接的多个单元晶体管60的全部的发射极台面30。凸块50被配置为与发射极布线33E基本重叠。凸块50从在y轴向上排列的多个单元晶体管60的一个端配置到另一端，具有在y轴向上较长的平面形状。使形成有凸块50的面与安装基板对置，面朝下安装形成有双极晶体管的基板20(图2、图3)。
若增大发射极台面30的面积相对于基极台面25的面积之比，以提高双极晶体管的驱动能力，则来自发射极台面30的正下面的发射极区域26(图2)的发热量变大。在第二实施例中，在发射极台面30的正上面配置凸块50，并增大凸块50的平面形状以便横跨多个单元晶体管60。因此，能够使成为发热源的发射极区域26中产生的热经过凸块50高效地散热到安装基板。
[第三实施例]
接下来，参照图7，对基于第三实施例的双极晶体管进行说明。以下，对于与基于第一实施例的双极晶体管(图1、图2、图3)共用的结构，省略说明。
图7是表示基于第三实施例的双极晶体管的结构要素的平面的位置关系的图。在第一实施例(图1)中，两个第一发射极指30F1以及一个第二发射极指30F2相互分离。与此相对，在第三实施例中，两个第一发射极指30F1以及一个第二发射极指30F2在x轴的正侧(配置有基极开口40HB的侧相反侧)的端部通过发射极连接部30C1相互连接。由两个第一发射极指30F1、一个第二发射极指30F2以及两个发射极连接部30C1构成发射极台面30。
在第一发射极指30F1与第二发射极指30F2之间配置的第一基极电极部31B1的x轴的正侧的端部后退，以便不与发射极连接部30C1接触。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例中，由于配置有发射极连接部30C1，所以与第一实施例(图1)相比较，发射极台面30的面积相对于基极台面25的面积之比变大。因此，可以实际上减少基极集电极间结电容Cbc。
此外，由于发射极连接部30C1以及第二发射极指30F2的、x轴的正侧的边缘的附近部分距第一基极电极部31B1较远，所以关于该部分，基极电阻Rb增加。但是，在第一发射极指30F1以及第二发射极指30F2的长边方向(x轴向)的大部分中，由于在两侧配置有第一基极电极部31B1，所以基极电阻Rb的增加量较少。
为了改善作为高频性能指标的最大振荡频率fmax，与图4所示的比较例相比，基极集电极间结电容Cbc减少引起的上升幅度大于基极电阻Rb变高引起的降低幅度即可。例如，若过度增大发射极连接部30C1的x轴向的尺寸，则基极电阻Rb的增加变得显著，导致削弱高频特性改善的效果。为了获得高频特性改善的充分的效果，优选使发射极连接部30C1的x轴向的尺寸为第一发射极指30F1的宽度(y轴向的尺寸)的2倍以下。
[第四实施例]
接下来，参照图8，对基于第四实施例的双极晶体管进行说明。以下，对于与基于第三实施例的双极晶体管(图7)共用的结构，省略说明。
图8是表示基于第四实施例的双极晶体管的结构要素的平面的位置关系的图。在第三实施例中，在比发射极台面30(图7)更靠x轴的正侧未配置基极电极31B。与此相对，在第四实施例中，配置有使配置在比两个第一发射极指30F1更靠外侧的两个第一基极电极部31B1的x轴的正侧的端部彼此连接的第三基极电极部31B3。第三基极电极部31B3从第一发射极指30F1、第二发射极指30F2以及发射极连接部30C1的x轴的正侧的边缘到x轴的正侧拉开间隔地配置。基极电极31B由四个第一基极电极部31B1、两个第二基极电极部31B2以及一个第三基极电极部31B3构成。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，由于在第一发射极指30F1、第二发射极指30F2以及发射极连接部30C1的x轴的正侧的边缘的附近配置有第三基极电极部31B3，所以与第三实施例相比，能够减少基极电阻Rb。基极电阻Rb的减少可有助于高频特性的改善。
接下来，对第四实施例的变形例进行说明。
在第四实施例中，基极电极31B由连续的一个平面图案构成。因此，即使不配置两个基极开口40HB中的一方，也确保基极电极31B和基极布线32B的电连接。若省略基极开口40HB，则能够减小该部分的第二基极电极部31B2的x轴向的尺寸。能够与第二基极电极部31B2的缩小量对应地使第一发射极指30F1延长到x轴的负侧。其结果能够进一步减少基极集电极间结电容Cbc。
但是，在不配置两个基极开口40HB的一方的结构中，在基极电极31B内产生从基极开口40HB起的电流路变长的位置。因此，基极电阻Rb起因于基极电极31B的电阻而变大。可以对基极集电极间结电容Cbc的减少引起的最大振荡频率fmax的上升宽度、和基极电阻Rb的增大引起的最大振荡频率fmax的降低宽度进行比较，以决定是留下还是省略基极开口40HB。
[第五实施例]
接下来，参照图9，对基于第五实施例的双极晶体管进行说明。以下，对于与基于第三实施例的双极晶体管(图7)共用的结构，省略说明。
图9是表示基于第五实施例的双极晶体管的结构要素的平面的位置关系的图。在第三实施例中，如图7所示，在第一发射极指30F1的外侧配置的第一基极电极部31B1遍及第一发射极指30F1的长边方向的全部区域而配置。与此相对，在第五实施例中，包括从两个第一发射极指30F1各自的x轴的正侧的端部向y轴向突出的发射极突出部30P。在最外侧配置的第一基极电极部31B1的x轴的正侧的端部朝向x轴的负侧后退，以便不与发射极突出部30P接触。使在最外侧配置的第一基极电极部31B1向x轴的正侧虚拟地延长的区域与发射极突出部30P重叠。
接下来，对第五实施例的优异的效果进行说明。
在第五实施例中，与第三实施例(图7)相比较，基极台面25的面积没有改变，而发射极台面30的面积变大。因此，可以实际上减少基极集电极间结电容Cbc。另外，在第一发射极指30F1的长边方向(x轴向)的大部分中，由于在第一发射极指30F1的两侧配置有第一基极电极部31B1，所以基极电阻Rb的增加幅度较小。其结果第五实施例的结构可有助于高频特性的改善。
[第六实施例]
接下来，参照图10，对基于第六实施例的双极晶体管进行说明。以下，对于与基于第一实施例的双极晶体管(图1、图2、图3)共用的结构，省略说明。
图10是表示基于第六实施例的双极晶体管的结构要素的平面的位置关系的图。在第一实施例中，使分别从三个方向包围两个第一发射极指30F1的基极电极31B相互分离。与此相对，在第六实施例中，分别配置在第二发射极指30F2的两侧的两个第一基极电极部31B1在x轴的正侧的端部通过第四基极电极部31B4相互连接。第四基极电极部31B4从第二发射极指30F2的x轴的正侧的端部在x轴向上拉开间隔地配置。
两个第一发射极指30F1的x轴的正侧的端部比配置有第四基极电极部31B4的位置更向x轴的正侧延长。两个第一发射极指30F1在比第四基极电极部31B4更靠x轴的正侧的位置通过发射极连接部30C2相互连接。两个第一发射极指30F1、一个第二发射极指30F2以及发射极连接部30C2构成发射极台面30。
接下来，对第六实施例的优异的效果进行说明。
在图7所示的基于第三实施例的双极晶体管中，第二发射极指30F2的x轴的正侧的端部与发射极台面30的其它位置相比，更远离基极电极31B。因此，在第二发射极指30F2的x轴的正侧的端部的附近部分中，基极电阻Rb变大。在第六实施例中，由于配置有第四基极电极部31B4，所以从基极电极31B到发射极连接部30C2的x轴的正侧的边缘的距离变短。其结果能够抑制基极电阻Rb的增大。
但是，对于发射极台面30的面积相对于基极台面25的面积之比而言，图7所示的第三实施例的双极晶体管较大。因此，对于基极集电极间结电容Cbc而言，第三实施例的双极晶体管较小。
这样，在减少基极集电极间结电容Cbc这个观点下，优选第三实施例(图7)的结构，在抑制基极电阻Rb的增大这个观点下，优选第六实施例的结构。也可以考虑基极集电极间结电容Cbc的减少量对最大振荡频率fmax的增减的贡献度、和基极电阻Rb的减少量的贡献度，来决定是采用第三实施例的结构还是采用第六实施例的结构。
接下来，对第六实施例的变形例进行说明。
在第六实施例中，由于基极电极31B由连续的一个平面图案构成，所以可以省略两个基极开口40HB中的一方。
[第七实施例]
接下来，参照图11，对基于第七实施例的双极晶体管进行说明。以下，对于与基于第三实施例的双极晶体管(图7)共用的结构，省略说明。
图11是表示基于第七实施例的双极晶体管的结构要素的平面的位置关系的图。在第三实施例中，在第一发射极指30F1的两侧配置有第一基极电极部31B1。与此相对，在第七实施例中，仅在第一发射极指30F1与第二发射极指30F2之间配置有第一基极电极部31B1，在第一发射极指30F1的外侧未配置第一基极电极部31B1。
接下来，对第七实施例的优异的效果进行说明。
在第七实施例中，由于未配置第三实施例(图7)的最外侧的第一基极电极部31B1，所以能够在保持发射极台面30的面积的状态下减小基极台面25的面积。由此，能够减少基极集电极间结电容Cbc。
但是，在第七实施例中，由于未在第一发射极指30F1的外侧配置第一基极电极部31B1，所以与第三实施例(图7)相比，基极电阻Rb变大。
在基极电阻Rb的增加量对最大振荡频率fmax的增减的贡献度小于基极集电极间结电容Cbc的减少量的贡献度的情况下，改善高频特性。
接下来，对第七实施例的变形例进行说明。在第七实施例中，使两个第一发射极指30F1和一个第二发射极指30F2通过发射极连接部30C1相互连接，但也可以如第一实施例(图1)那样不设置发射极连接部30C1。在这种情况下，可以遍及第一发射极指30F1的长边方向的全部区域来配置第一基极电极部31B1。并且，也可以遍及第二发射极指30F2的长边方向的全部区域来配置第一基极电极部31B1和第二基极电极部31B2。
另外，可以使在y轴向的两端配置的第一发射极指30F1各自的宽度(y轴向的尺寸)比在中央配置的第二发射极指30F2的宽度细。通过设为这样的结构，能够抑制由仅在第一发射极指30F1的单侧配置第一基极电极部31B1引起的基极电阻Rb的增大。
[第八实施例]
接下来，参照图12，对基于第八实施例的双极晶体管进行说明。
以下，对于与基于第一实施例的双极晶体管(图1、图2、图3)共用的结构，省略说明。
图12是表示基于第八实施例的双极晶体管的结构要素的平面的位置关系的图。在第一实施例(图1)中，在两个第一发射极指30F1之间配置有一个第二发射极指30F2。与此相对，在第八实施例中，在两个第二发射极指30F2之间配置有一个第一发射极指30F1。
基极电极31B具有梳齿状的平面形状，第一基极电极部31B1相当于梳齿，第二基极电极部31B2相当于使梳齿连结的连结部。多个发射极指30F被配置在第一基极电极部31B1之间。多个发射极指30F中的至少一个发射极指是第一发射极指30F1，剩余发射极指是第二发射极指30F2。
换言之，第一基极电极部31B1被配置在第二发射极指30F2与第一发射极指30F1之间、以及两个第二发射极指30F2各自的外侧。三个第二基极电极部31B2使这四个第一基极电极部31B1在x轴的负侧的端部相互连接。在与使第一发射极指30F1向x轴的负侧虚拟地延长的区域交叉的第二基极电极部31B2的内侧配置基极开口40HB。在与使两个第二发射极指30F2向x轴的负侧虚拟地延长的区域交叉的第二基极电极部31B2未配置基极开口40HB。
未配置基极开口40HB的第二基极电极部31B2的y轴向的尺寸小于配置有基极开口40HB的第二基极电极部31B2的y轴向的尺寸。第二发射极指30F2的x轴的负侧的端部比第一发射极指30F1的x轴的负侧的端部更向x轴的负侧突出。优选第二发射极指30F2构成为在虚拟地与y轴向平行移动时向x轴的负侧延长以与基极开口40HB重叠。
接下来，对第八实施例的优异的效果进行说明。
在第八实施例中，与图4所示的比较例相比，能够增大发射极台面30的面积，而不会使基极台面25的面积变化。因此，可以实际上减少基极集电极间结电容Cbc。
接下来，对第八实施例的变形例进行说明。
在第八实施例中，在一个基极台面25的内侧配置有两个第二发射极指30F2，但也可以配置一个或者三个以上的第二发射极指30F2。配置至少一个第一发射极指30F1即可。另外，第一发射极指30F1和第二发射极指30F2在y轴向上的排列顺序并不限于第八实施例的顺序。
上述的各实施例是例示，当然能够进行不同的实施例所示的结构的局部性的替换或者组合。关于基于多个实施例的相同的结构的相同的作用效果，没有针对每个实施例而依次提到。并且，本发明不限于上述的实施例。例如，能够进行各种变更、改进、组合等对于本领域技术人员来说是显而易见的。

Claims (8)

1.一种双极晶体管，具有：
台面形状的基极台面，被配置在基板上，包括成为集电极以及基极的半导体层；
台面形状的发射极台面，被配置在所述基极台面上，在俯视时，划分出作为发射极进行动作的发射极区域；
基极电极，被配置为在俯视时不与所述发射极台面重叠，并与所述基极欧姆连接；
绝缘膜，覆盖所述基极电极，设置有在俯视时被配置在所述基极电极的内侧的至少一个基极开口；以及
基极布线，被配置在所述绝缘膜上，经过所述基极开口与所述基极电极连接，
所述发射极台面包括具有在一个方向上较长的平面形状的多个发射极指，所述发射极指以长边方向相互平行的姿势排列配置在与所述长边方向正交的宽度方向上，
所述发射极指包括至少一个第一发射极指和至少一个第二发射极指，
所述基极电极包括：第一基极电极部，被配置在所述第一发射极指与所述第二发射极指之间，沿所述长边方向较长；以及第二基极电极部，从所述第一发射极指的一个端部在所述长边方向上拉开间隔地配置，
在俯视时，所述基极开口从所述第一发射极指的一个端部在所述长边方向上拉开间隔地配置，而未配置于使所述第二发射极指在所述长边方向上延长的区域，
所述第二发射极指的所述基极开口侧的端部比所述第一发射极指的所述基极开口侧的端部更向所述长边方向突出。
2.根据权利要求1所述的双极晶体管，其中，
所述第二发射极指的所述基极开口侧的端部若在所述宽度方向上平行移动则在所述长边方向上延长到与所述基极开口重叠的位置。
3.根据权利要求1或2所述的双极晶体管，其中，
配置有两个所述第一发射极指，所述第二发射极指被配置在两个所述第一发射极指之间，
所述第一基极电极部分别被配置在所述第一发射极指各自的所述宽度方向的两侧，
被配置在所述第一发射极指各自的所述宽度方向的两侧的所述第一基极电极部经由所述第二基极电极部相互连接，
从两个所述第一发射极指的所述基极开口侧的端部在所述长边方向上拉开间隔地分别配置所述基极开口，
在使所述第二发射极指与所述长边方向平行地延长到所述基极开口侧的区域，未配置有所述基极电极。
4.根据权利要求3所述的双极晶体管，其中，
所述发射极台面包括在与所述基极开口侧相反一侧的端部使所述发射极指相互连接的发射极连接部。
5.根据权利要求4所述的双极晶体管，其中，
所述发射极台面包括从所述第一发射极指的与所述基极开口侧相反一侧的端部向所述宽度方向突出的发射极突出部，所述发射极突出部在所述宽度方向上突出到配置了所述第一基极电极部的位置。
6.根据权利要求4所述的双极晶体管，其中，
所述基极电极包括第三基极电极部，所述第三基极电极部使在所述宽度方向上比所述第一发射极指更靠外侧配置的所述第一基极电极部的与所述基极开口侧相反一侧的端部彼此连接。
7.根据权利要求3所述的双极晶体管，其中，
所述基极电极包括使分别配置在所述第二发射极指的所述宽度方向的两侧的所述第一基极电极部相互连接的第四基极电极部，
所述第四基极电极部从所述第二发射极指的与所述基极开口侧相反一侧的端部在所述长边方向上拉开间隔地配置，
所述第一发射极指的与所述基极开口侧相反一侧的端部比配置所述第四基极电极部的位置更向所述长边方向延伸，
所述发射极台面在从所述基极开口观察时在所述长边方向上比所述第四基极电极部更远的位置包括将所述第一发射极指相互连接的发射极连接部。
8.根据权利要求1或2所述的双极晶体管，其中，
所述基极电极具有梳齿状的平面形状，所述第一基极电极部相当于梳齿，所述第二基极电极部相当于连结梳齿的连结部，
多个所述发射极指被配置在所述第一基极电极部之间，
多个所述发射极指中的至少一个发射极指是所述第一发射极指，剩余的发射极指是所述第二发射极指。
CN201911147141.5A 2018-12-25 2019-11-21 双极晶体管 Active CN111384161B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-241230 2018-12-25
JP2018241230A JP2020102581A (ja) 2018-12-25 2018-12-25 バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
CN111384161A true CN111384161A (zh) 2020-07-07
CN111384161B CN111384161B (zh) 2023-04-14

Family

ID=71098879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911147141.5A Active CN111384161B (zh) 2018-12-25 2019-11-21 双极晶体管

Country Status (4)

Country Link
US (1) US11139390B2 (zh)
JP (1) JP2020102581A (zh)
CN (1) CN111384161B (zh)
TW (1) TWI734199B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202370A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置
US11990537B2 (en) 2021-06-29 2024-05-21 Win Semiconductors Corp. Heterojunction bipolar transistor and power amplifier
US20240006491A1 (en) * 2022-06-29 2024-01-04 Globalfoundries U.S. Inc. Bipolar transistor with stepped emitter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106572A (zh) * 1994-02-07 1995-08-09 松下电子工业株式会社 半导体器件
US20050151159A1 (en) * 2003-11-21 2005-07-14 Zhenqiang Ma Solid-state high power device and method
CN1897301A (zh) * 2005-07-13 2007-01-17 松下电器产业株式会社 双极晶体管和功率放大器
US20180240898A1 (en) * 2017-02-22 2018-08-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4303903B2 (ja) * 2001-09-05 2009-07-29 株式会社東芝 半導体装置及びその製造方法
JP4026347B2 (ja) * 2001-10-10 2007-12-26 住友電気工業株式会社 化合物半導体バイポーラトランジスタの製造方法
US8159048B2 (en) 2004-01-30 2012-04-17 Triquint Semiconductor, Inc. Bipolar junction transistor geometry
JP5907480B2 (ja) * 2013-07-31 2016-04-26 株式会社村田製作所 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法
US20190078941A1 (en) * 2017-09-14 2019-03-14 Macom Technology Solutions Holdings, Inc. Operational temperature determination in bipolar transistors by resistance thermometry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106572A (zh) * 1994-02-07 1995-08-09 松下电子工业株式会社 半导体器件
US20050151159A1 (en) * 2003-11-21 2005-07-14 Zhenqiang Ma Solid-state high power device and method
CN1897301A (zh) * 2005-07-13 2007-01-17 松下电器产业株式会社 双极晶体管和功率放大器
US20180240898A1 (en) * 2017-02-22 2018-08-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier

Also Published As

Publication number Publication date
US20200203508A1 (en) 2020-06-25
JP2020102581A (ja) 2020-07-02
CN111384161B (zh) 2023-04-14
TW202038467A (zh) 2020-10-16
TWI734199B (zh) 2021-07-21
US11139390B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
JP7413329B2 (ja) 半導体装置
US20210391445A1 (en) Semiconductor device including sense insulated-gate bipolar transistor
CN111384161B (zh) 双极晶体管
CN109659286B (zh) 功率放大器模块
JP7494953B2 (ja) 半導体モジュール
US20190326191A1 (en) Semiconductor device
TWI750417B (zh) 功率放大器模組
CN108511411B (zh) 半导体装置
CN111477598A (zh) 半导体装置
JP7463483B2 (ja) 半導体装置
CN113809036B (zh) 半导体装置
JP2016082040A (ja) 半導体モジュール
US20210098403A1 (en) Semiconductor device
JP2022036468A (ja) 半導体装置
TWI820831B (zh) 半導體裝置
TWI825632B (zh) 半導體裝置
TWI757801B (zh) 半導體裝置
WO2024062829A1 (ja) 半導体装置及び高周波電力増幅器
JP2022051054A (ja) 半導体装置
CN111683471A (zh) 多层布线基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant