TWI825632B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI825632B
TWI825632B TW111110887A TW111110887A TWI825632B TW I825632 B TWI825632 B TW I825632B TW 111110887 A TW111110887 A TW 111110887A TW 111110887 A TW111110887 A TW 111110887A TW I825632 B TWI825632 B TW I825632B
Authority
TW
Taiwan
Prior art keywords
emitter
contact hole
electrode
emitter electrode
layer
Prior art date
Application number
TW111110887A
Other languages
English (en)
Other versions
TW202303977A (zh
Inventor
馬少駿
梅本康成
小屋茂樹
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202303977A publication Critical patent/TW202303977A/zh
Application granted granted Critical
Publication of TWI825632B publication Critical patent/TWI825632B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本發明提供可進一步提高雙極電晶體之動作時之溫度之均勻性的半導體裝置。
於雙極電晶體之射極層上配置有射極電極。於射極電極上配置有層間絕緣膜，且於該層間絕緣膜設置有俯視時包含於射極電極之射極接觸孔。配置於層間絕緣膜上之射極配線通過射極接觸孔而連接於射極電極。於俯視時射極電極及射極接觸孔具有於一方向長之形狀。射極接觸孔之長度為射極電極之長度之85%以下，自射極電極之兩側之每個端部至射極接觸孔之距離為射極電極之長度之7.5%以上。

Description

半導體裝置
本發明係關於半導體裝置。
行動通訊系統之通訊裝置中，使用包含異質接合雙極電晶體(heterojunction bipolar transistor，HBT)之高頻功率放大器。為實現HBT之高性能化，理想為提高散熱特性。若於1個HBT內溫度之均勻性崩潰，則因電流集中於HBT內之一部分區域而產生電流崩潰，導致輸出特性下降。能夠提高於一方向長之射極電極之長邊方向之溫度之均勻性的HBT揭示於下述專利文獻1中。
專利文獻1所揭示之HBT中，於緊鄰射極電極之上方，經由層間絕緣膜而配置射極電極配線。射極電極配線通過設置於層間絕緣膜之接觸孔而連接於射極電極。殘留射極電極配線之長邊方向之端部，於射極電極配線之一部分連接射極配線。射極配線通過設置於層間絕緣膜之通孔而與基板進行熱耦合。藉由射極配線成為自HBT至基板之導熱路徑，由相對而言溫度升高之射極電極配線之中央部分而來的散熱性獲得改善。藉此，射極電極配線之長邊方向之溫度之均勻性提高。其結果為，與射極電極配線連接之射極電極之長邊方向之溫度之均勻性亦間接地提高。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-243897號公報
本發明之目的為提供可進一步提高雙極電晶體之動作時之溫度之均勻性的半導體裝置。
根據本發明之一觀點，提供一種半導體裝置，具備：基板；雙極電晶體，配置於上述基板上，且包括自上述基板側起依序積層之集極層、基極層及射極層；至少1個射極電極，配置於上述射極層上，且與上述射極層電氣連接；層間絕緣膜，配置於上述射極電極上，且設置有俯視時包含於上述射極電極之射極接觸孔；以及射極配線，配置於上述層間絕緣膜上，且通過上述射極接觸孔而連接於上述射極電極；於俯視時上述射極電極及上述射極接觸孔具有於一方向長之形狀；於至少1個上述射極電極、以及俯視時包含於上述射極電極之上述射極接觸孔，滿足如下之第1條件：上述射極接觸孔之長度為上述射極電極之長度之85%以下，自上述射極電極之兩側之每個端部至上述射極接觸孔之距離為上述射極電極之長度之7.5%以上。
藉由射極電極以及射極接觸孔滿足第1條件，可提高與射極電極之長邊方向有關之溫度之均勻性。
10:基板
11:子集極層
20:雙極電晶體
20B:基極層
20BM:基極台面
20C:集極層
20E:射極層
21A:蓋層
21B:接觸層
22:合金化區域
25:(比較例之)雙極電晶體
30B:基極電極
30C:集極電極
30E:射極電極
31B:基極配線
31C:集極配線
31E:射極配線
32E:第2層之射極配線
35、36:層間絕緣膜
37:保護膜
38:導體突起
38A:底部凸塊金屬層
38B:Cu柱
38C:焊料層
40B:基極接觸孔
40C:集極接觸孔
40E:射極接觸孔
41E:射極接觸孔
42E:開口
50:單元
LA:距離
LE、LH、LH’:長度
[圖1]係第1實施例之半導體裝置之概略俯視圖。
[圖2]係圖1之一點鏈線2-2之剖面圖。
[圖3]係表示射極電極與射極接觸孔之位置關係、以及雙極電晶體之x方向之溫度分布之一例的曲線圖。
[圖4]係表示射極接觸孔之長度相對於射極電極之長度的比、與崩潰輸入功率之關係之測定結果的曲線圖。
[圖5]係第2實施例之半導體裝置之概略俯視圖。
[圖6]係第2實施例之變形例之半導體裝置之概略俯視圖。
[圖7]係第3實施例之半導體裝置之概略俯視圖。
[圖8]係圖7之一點鏈線8-8之剖面圖。
[第1實施例]
參照圖1至圖4之圖式，對第1實施例之半導體裝置進行說明。圖1係第1實施例之半導體裝置之概略俯視圖。於基板之表層部配置有n型導電性之子集極層11。定義將與基板之表面平行之面設為xy，且將基板之表面之法線方向設為z方向之xyz直角座標系。
以俯視時包含於子集極層11之方式，配置有基極台面20BM以及一對集極電極30C。參照圖2，如後所述，基極台面20BM包括集極層20C、基極層20B及射極層20E。一對集極電極30C配置於在y方向隔著基極台面20BM之位置。
以俯視時包含於基極台面20BM之方式，配置有一對射極電極 30E及基極電極30B。一對射極電極30E配置於在y方向隔著基極電極30B之位置。圖1中，對集極電極30C、射極電極30E及基極電極30B，標註向右上升之陰影線。此外，後述之射極接觸孔40E、集極接觸孔40C及基極接觸孔40B之區域設為空白。
每個射極電極30E具有俯視時於一方向(x方向)長之形狀。例如，射極電極30E之俯視時之形狀係於x方向長之長方形。基極電極30B於x方向，自配置有射極電極30E之範圍之一端部配置至另一端部，進而，自射極電極30E之一端部之位置向x方向(圖1中朝左)突出。此外，基極電極30B可短於射極電極30E，亦可為與射極電極30E相同程度之長度。
以覆蓋集極電極30C、射極電極30E及基極電極30B之方式，配置有層間絕緣膜35(圖2)。於層間絕緣膜35設置有射極接觸孔40E、集極接觸孔40C及基極接觸孔40B。射極接觸孔40E設置於每個射極電極30E，於俯視時包含於射極電極30E。集極接觸孔40C設置於每個集極電極30C，於俯視時包含於集極電極30C。基極接觸孔40B包含於基極電極30B中的自射極電極30E之一端部之位置向x方向突出之部分中。
於層間絕緣膜35(圖2)上，配置有第1層之2個集極配線31C、射極配線31E及基極配線31B。圖1中，於集極配線31C、射極配線31E及基極配線31B，標註較對射極電極30E等標註之陰影線更淡之向右下降之陰影線。
2根集極配線31C各自於俯視時與2個集極電極30C重疊。集極配線31C通過集極接觸孔40C而連接於集極電極30C。又，集極配線31C自與集極電極30C重疊之部位，向x方向之一朝向(圖1中朝右)，延伸至子集極層11之外側。
射極配線31E於俯視時與2個射極電極30E之各自之一部分重疊，以跨越基極電極30B之方式來配置。2個射極接觸孔40E於俯視時包含於射極配線31E。射極配線31E通過射極接觸孔40E而連接於2個射極電極30E。
基極配線31B與基極電極30B中的自射極電極30E之一端部之位置向x方向突出之部分重疊，且向自射極電極30E遠離之朝向(圖1中朝左)延伸。基極配線31B通過基極接觸孔40B而連接於基極電極30B。
將射極接觸孔40E之各自之長度(x方向之尺寸)標記為LH，且將射極電極30E之各自之長度(x方向之尺寸)標記為LE。將自射極電極30E之兩側之每個端部至射極接觸孔40E為止之x方向之距離標記為LA。長度LH為長度LE之85%以下，距離LA為長度LE之7.5%以上。
圖2係圖1之一點鏈線2-2之剖面圖。於基板10上配置有子集極層11。於子集極層11之一部分區域上配置有基極台面20BM。基極台面20BM包括自基板10側起依序積層之集極層20C、基極層20B及射極層20E。由集極層20C、基極層20B及射極層20E來構成雙極電晶體20。於基極台面20BM上，於y方向隔著間隔而配置有一對蓋層21A，且於其上配置有接觸層21B。
作為一例，對基板10使用半絕緣性之GaAs。子集極層11及集極層20C係由n型GaAs所形成。基極層20B係由p型GaAs所形成。射極層20E係由n型InGaP所形成。蓋層21A係由n型GaAs所形成，接觸層21B係由n型InGaAs所形成。即，雙極電晶體20為異質接合雙極電晶體。
於一對接觸層21B上分別配置有射極電極30E。射極電極30E經由接觸層21B及蓋層21A而與射極層20E電氣連接。射極電極30E於俯視時與接觸層21B及蓋層21A大致重疊。例如，接觸層21B及蓋層21A係藉由將射極電極30E用作蝕刻遮罩，將不需要部分蝕刻去除，而以自對準之方式形成。
於一對蓋層21A之間之射極層20E上配置有基極電極30B。基極電極30B經由在厚度方向貫穿射極層20E之合金化區域22而與基極層20B電氣連接。
於基極台面20BM之兩側之子集極層11上，分別配置有集極電極 30C。集極電極30C經由子集極層11而與集極層20C電氣連接。
以覆蓋射極電極30E、基極電極30B及集極電極30C之方式，於基板10之全域配置有層間絕緣膜35。於層間絕緣膜35設置有射極接觸孔40E及集極接觸孔40C。如參照圖1所說明，射極接觸孔40E於俯視時包含於射極電極30E，集極接觸孔40C於俯視時包含於集極電極30C。
於層間絕緣膜35上，配置有第1層之射極配線31E以及集極配線31C。射極配線31E自一個射極電極30E，通過基極電極30B之上方而到達另一個射極電極30E。射極配線31E通過射極接觸孔40E而將2個射極電極30E相互連接。
集極配線31C通過集極接觸孔40C而連接於集極電極30C。
其次，參照圖3，對第1實施例之優異效果進行說明。圖3係表示射極電極30E與射極接觸孔40E之位置關係、以及雙極電晶體20、25之x方向之溫度分布之一例的曲線圖。雙極電晶體20之射極電極30E與射極接觸孔40E之位置關係與第1實施例之半導體裝置中之位置關係相同。即，射極接觸孔40E之長度LH為射極電極30E之長度之85%以下。又，自射極電極30E之每個端部至射極接觸孔40E為止之x方向之距離LA為射極電極30E之長度LE之7.5%以上。
比較例之雙極電晶體25中，射極電極30E及射極接觸孔40E不滿足上述條件(本說明書中，稱為「第1條件」)。即，射極接觸孔40E之長度LH較射極電極30E之長度LE之85%更長。
將雙極電晶體20、25之x方向之溫度分布之一例分別以實線T20、T25來表示。雙極電晶體20(圖2)中產生之熱經由射極電極30E而傳導至射極配線31E。傳導至射極配線31E之熱例如傳導至射極配線31E所連接之外部之零件、例如模組基板等。自射極電極30E至射極配線31E之導熱路徑實質上限制於射極接觸孔40E內。
比較例之雙極電晶體25中，遍及射極電極30E之長度方向之大致 全域，自射極電極30E至射極配線31E之導熱路徑之熱阻大致相等。又，關於基板10之面內方向，於射極電極30E之端部，熱向y方向之兩側以及x方向之單側，合計三個方向擴散，相對於此，於射極電極30E之長度方向之中央部，熱僅向y方向之兩側擴散。因此，如實線T25所示，x方向之溫度分布顯示出在射極電極30E之兩端之近旁低於中央部之傾向。
相對於此，第1實施例之雙極電晶體20中，於射極電極30E之兩端近旁之區域未配置射極接觸孔40E。因此，於射極電極30E之兩端近旁，自射極電極30E至射極配線31E之導熱路徑之熱阻相對升高。藉此，如由實線T20所示，於射極電極30E之兩端近旁抑制溫度之下降，雙極電晶體20之x方向之溫度分布之均勻性提高。
此外，根據射極電極30E與射極接觸孔40E之位置關係，如圖3之曲線圖中由虛線T'20所示，亦存在溫度分布顯示自射極電極30E之中央朝向端部而緩緩升高之傾向的情形。於此情形時，由虛線T'20所示之溫度分布之不均亦小於由線T25所示之溫度分布之不均。
如圖3所示，於第1實施例中，可提高雙極電晶體20(圖1)之x方向之溫度分布之均勻性。藉此，降低於升高集極電壓時容易產生之電流崩潰之影響，可進行穩定之高電壓動作。
其次，參照圖4，對射極電極30E與射極接觸孔40E之較佳位置關係進行說明。
圖4係表示製作射極接觸孔40E之長度LH相對於射極電極30E之長度LE的比不同之複數個試樣，且實際測定崩潰輸入功率之結果的曲線圖。橫軸係以單位「%」來表示LH/LE，縱軸係以單位「%」來表示崩潰輸入功率之相對值。於頻率為2.5GHz、集極電壓為5.5V、VSWR(Voltage Standing Wave Ratio，電壓駐波比)為4.2之條件下，一邊使輸入功率緩緩增大一邊進行負載變動試驗。 於負載變動試驗中元件崩潰時之輸入功率相當於崩潰輸入功率。
若長度LH相對於長度LE之比大於85%，則可知崩潰輸入功率大幅度下降。為了抑制崩潰輸入功率之下降，較佳為如第1實施例之半導體裝置(圖1)般，將長度LH相對於長度LE之比設為85%以下。
又，若射極接觸孔40E相對於射極電極30E而偏向x方向之任一側來配置，則溫度分布之對稱性崩潰，溫度分布之均勻性下降。為了維持溫度分布之均勻性，較佳為將自射極電極30E之每個端部至射極接觸孔40E之距離LA(圖1)設為射極電極30E之長度LE之7.5%以上。更佳為於x方向而使射極接觸孔40E之中心與射極電極30E之中心一致。
其次，對第1實施例之變形例進行說明。
第1實施例中，規定射極電極30E與射極接觸孔40E之位置關係，但對射極配線31E之位置及大小並無特別規定。射極配線31E係以於俯視時包含射極接觸孔40E之方式來配置，亦可於x方向擴展至射極電極30E之端部。於此情形時，於未設置射極接觸孔40E之射極電極30E之端部近旁，射極電極30E與射極配線31E於俯視時重疊，但於兩者之間介隔存在層間絕緣膜35(圖2)。
層間絕緣膜35之導熱率低於射極配線31E之導熱率。因此，未設置射極接觸孔40E之區域中的自射極電極30E至射極配線31E之導熱路徑之熱阻，高於設置有射極接觸孔40E之區域之導熱路徑之熱阻。因此，即使將射極配線31E於x方向擴展至射極電極30E之端部，亦能獲得抑制射極電極30E之端部近旁之溫度之下降，實現溫度分布之均勻化之優異效果。
俯視時，如圖1所示，較佳為於x方向，於配置有基極台面20BM之範圍內配置射極配線31E。於基極台面20BM之邊緣，如圖2所示形成段差。於x方向，藉由在配置有基極台面20BM之範圍內配置射極配線31E，來防止由該段差所引起之斷線。同樣，於y方向，亦較佳為於配置有基極台面20BM之範圍內配 置射極配線31E。
第1實施例之半導體裝置包括2個射極電極30E，但亦可將射極電極30E設為1個。於此情形時，亦藉由射極電極30E與射極接觸孔40E之位置關係滿足第1實施例之上述第1條件，而使雙極電晶體20之x方向之溫度分布之均勻性提高。
[第2實施例]
其次，參照圖5，對第2實施例之半導體裝置進行說明。以下，關於與參照圖1至圖4之圖式來說明之第1實施例之半導體裝置共通之構成，省略說明。
圖5係第2實施例之半導體裝置之概略俯視圖。第1實施例(圖1)中，俯視時，於基極台面20BM中包含2個射極電極30E。相對於此，第2實施例中，於基極台面20BM中包含3個射極電極30E。以與各個射極電極30E重疊之方式，配置有蓋層21A及接觸層21B(圖2)。
3個射極電極30E各自具有俯視時於x方向長之形狀，且並排配置於y方向。3個射極電極30E之長度LE相同。於中央之射極電極30E、與兩側之射極電極30E之各自之間，配置有基極電極30B。該基極電極30B於不與射極電極30E重疊之區域中相互連接。
以包含於3個射極電極30E之每一個之方式，設置有3個射極接觸孔40E。射極配線31E將3個射極電極30E相互連接。
於位於射極電極30E之寬度方向(y方向)之兩端的射極電極30E及射極接觸孔40E中，滿足上述第1條件。即，長度LH為長度LE之85%以下，距離LA為長度LE之7.5%以上。位於y方向之中央的射極接觸孔40E之長度LH'較兩端之射極接觸孔40E之長度LH長。又，於x方向，配置有中央之射極接觸孔40E之範圍包含配置有兩端之射極接觸孔40E之範圍。中央之射極電極30E及射極接觸孔40E中，無需滿足上述第1條件。
射極配線31E之x方向之尺寸根據射極接觸孔40E之長度LH而於y方向階段狀地變化。即，射極配線31E中的與中央之射極接觸孔40E重疊之部分之x方向之尺寸大於與兩端之射極接觸孔40E重疊之部分之x方向之尺寸。
其次，對第2實施例之優異效果進行說明。
第2實施例中，位於y方向之兩端的射極電極30E中，可提高x方向之溫度分布之均勻性。於中央之射極電極30E中，於y方向之兩側配置有其他射極電極30E，因此自射極電極30E之端部向面內方向擴散之熱量少於自位於y方向之兩端的射極電極30E之端部向面內方向擴散之熱量。因此，於中央之射極電極30E中，與x方向之中央部相比，兩端之溫度之下降幅度小。因此，即使中央之射極電極30E及射極接觸孔40E中不滿足第1條件，亦能確保x方向之溫度之充分均勻性。
進而，與兩端之射極電極30E相比，中央之射極電極30E的溫度容易升高。第2實施例中，由於使中央之射極接觸孔40E較兩端之射極接觸孔40E長，故而與兩端之射極電極30E相比，自中央之射極電極30E傳導至射極配線31E之熱量增多。由相對容易達到高溫之中央之射極電極30E而來的散熱量相對較多，因此可於3個射極電極30E之間提高溫度之均勻性。藉此，使升高集極電壓時容易產生之複數個射極電極30E之間之電流之偏向之影響降低，可進行穩定之高電壓動作。
其次，參照圖6，對第2實施例之變形例進行說明。
圖6係第2實施例之變形例的半導體裝置之概略俯視圖。第2實施例(圖5)中，射極配線31E之x方向之尺寸根據射極接觸孔40E之長度LH而於y方向變化。相對於此，圖6所示之變形例中，射極配線31E之x方向之尺寸一定。本變形例中，亦藉由在3個射極接觸孔40E之間使長度LH不同，而與第2實施例同樣，可於x方向而提高溫度之均勻性，並且可於3個射極電極30E之間提高溫度之均勻性。
其次，對第2實施例之其他變形例進行說明。
第6實施例中，於俯視時1個基極台面20BM中所包含之射極電極30E之個數為3個，但亦可將射極電極30E之個數設為4個以上。
[第3實施例]
其次，參照圖7及圖8，對第3實施例之半導體裝置進行說明。以下，關於與參照圖1至圖4之圖式來說明之第1實施例之半導體裝置共通之構成，省略說明。
圖7係第3實施例之半導體裝置之概略俯視圖。第1實施例中，對1個雙極電晶體20、以及與其連接之射極電極30E等進行說明，第3實施例之半導體裝置包含3個以上之複數個雙極電晶體20。
於後述之基板10(圖8)上，3個以上之複數個單元50並排配置於y方向。複數個單元50相互並列地連接。複數個單元50之各自之基本構成係與第1實施例之半導體裝置之構成相同。即，複數個單元50之每一個包括：雙極電晶體20、2個射極電極30E、2個集極電極30C、基極電極30B及射極配線31E。後述之層間絕緣膜35(圖8)覆蓋複數個單元50。於層間絕緣膜35(圖8)上，對每個射極電極30E設置有射極接觸孔40E。射極電極30E及射極接觸孔40E各自具有俯視時於x方向長之形狀。射極電極30E之長度LE於所有的單元50中相同。
進而，於層間絕緣膜35(圖8)上，設置有集極接觸孔40C及基極接觸孔40B。集極配線31C通過集極接觸孔40C而連接於集極電極30C，基極配線31B通過基極接觸孔40B而連接於基極電極30B。
於俯視時，以與排列於y方向之所有單元50之射極配線31E重疊之方式，配置有第2層之射極配線32E。第2層之射極配線32E將所有的第1層之射極配線31E相互連接。
於位於y方向之兩側之端的單元50中，滿足第1實施例之半導體裝置所滿足之第1條件。即，射極接觸孔40E之長度LH為射極電極30E之長度LE之85%以下。進而，自射極電極30E之兩側之每個端部至射極接觸孔40E之距離LA 為射極電極30E之長度LE之7.5%以上。
複數個單元50之每一個中，單元50內之2個射極接觸孔40E之長度LH相等。於y方向相鄰之2個單元50中的與y方向之端部接近之單元50之射極接觸孔40E之長度LH為另一個單元50之射極接觸孔40E之長度LH以下。即，自y方向之兩側之端之單元50朝向內側之單元50，射極接觸孔40E之長度LE變長。位於y方向之兩側之端的單元50以外之單元50未必需要滿足第1條件。
複數個單元50之射極配線31E之x方向之尺寸根據射極接觸孔40E之長度LH而於複數個單元50之間不同。即，自y方向之兩側之端之單元50朝向內側之單元50，射極電極30E之長度LE變長。第2層之射極配線32E之x方向之尺寸根據第1層之射極配線31E之x方向之尺寸，而自y方向之兩側之端朝向內側增大。
圖8係圖7之一點鏈線8-8之剖面圖。於基板10之表層部配置有子集極層11。於子集極層11上配置有基極台面20BM。基極台面20BM包含集極層20C、基極層20B及射極層20E。由集極層20C、基極層20B及射極層20E來構成雙極電晶體20。於射極層20E上配置有蓋層21A，且於其上配置有接觸層21B。於接觸層21B上配置有射極電極30E。
於射極層20E上，自蓋層21A向面內方向隔著間隔而配置有基極電極30B。基極電極30B經由合金化區域22而與基極層20B電氣連接。
以覆蓋射極電極30E、基極電極30B等之方式，於基板10之全域配置有層間絕緣膜35。於層間絕緣膜35上設置有射極接觸孔40E及基極接觸孔40B。於層間絕緣膜35上配置有射極配線31E、基極配線31B及集極配線31C。射極配線31E通過射極接觸孔40E而連接於射極電極30E。基極配線31B通過基極接觸孔40B而連接於基極電極30B。集極配線31C通過集極接觸孔40C(圖7)而連接於集極電極30C(圖7)。
以覆蓋射極配線31E、基極配線31B及集極配線31C之方式，配置有第2層之層間絕緣膜36。於層間絕緣膜36上，設置有俯視時包含於射極配線31E之射極接觸孔41E。配置於層間絕緣膜36上之第2層之射極配線32E通過射極接觸孔41E而連接於第1層之射極配線31E。
以覆蓋第2層之射極配線32E之方式，於層間絕緣膜36上配置有絕緣性之保護膜37。於保護膜37上，設置有俯視時包含於第2層之射極配線32E之開口42E。以俯視時包含開口42E之方式，於保護膜37上配置有導體突起38。導體突起38係作為模組基板等之用以與外部電路連接之端子而使用。
導體突起38包括自基板10側起依序積層之底部凸塊金屬層38A、Cu柱38B、以及焊料層38C。此種結構之導體突起38稱為Cu柱凸塊。此外，作為導體突起38，除Cu柱凸塊以外，亦可使用Au凸塊、焊球凸塊、立於焊墊上之導體柱(支柱)等。第3實施例之半導體裝置係以使設置有導體突起38之面與模組基板相向之姿勢來進行覆晶構裝。
其次，對第3實施例之優異效果進行說明。
第3實施例之半導體裝置中，雙極電晶體20中產生之熱經由射極電極30E、第1層之射極配線31E、第2層之射極配線32E、以及導體突起38而傳導至模組基板等。第1層之射極配線31E通過射極接觸孔40E而與射極電極30E直接接觸，第2層之射極配線32E及導體突起38不與射極電極30E直接接觸。因此，射極電極30E之長邊方向之溫度分布受到射極接觸孔40E與射極電極30E之位置關係的大幅影響。射極電極30E與第2層之射極配線32E之相對位置關係對射極電極30E之長邊方向之溫度分布帶來的影響小。同樣，射極電極30E與導體突起38之相對位置關係對射極電極30E之長邊方向之溫度分布帶來的影響亦小。
第3實施例中，於位於y方向之兩側之端的單元50中，與第1實施例之半導體裝置同樣地滿足第1條件，因此關於射極電極30E之長度方向，可提 高雙極電晶體20之溫度分布之均勻性。
於如第3實施例般，於y方向並排配置有複數個單元50之構成中，y方向之中央部之單元50之溫度容易高於兩端之單元50之溫度。第3實施例中，使中央部之單元50之射極接觸孔40E較兩端之單元50之射極接觸孔40E長。因此，中央部之單元50之散熱特性高於兩端之單元50之散熱特性。相對容易達到高溫之單元50之散熱特性相對較高，因此可於複數個單元50之間提高溫度之均勻性。藉由複數個單元50之間之溫度之均勻性提高，而能獲得包括並列連接之複數個單元50之放大電路之耐崩潰性提高之優異效果。
自射極電極30E至導體突起38之導熱路徑上之構件中，通常使用金屬材料。金屬材料之導熱率高於包括半導體等之基板10之導熱率。因此，與使雙極電晶體20中產生之熱向基板10側逸出之構成相比，第3實施例之半導體裝置之散熱特性獲得改善。
其次，對第3實施例之變形例進行說明。第3實施例中，複數個單元50各自包括2個射極電極30E，且設置有2個射極接觸孔40E，但亦可將射極電極30E之個數如第2實施例之半導體裝置(圖5)般設為3個，亦可設為4個以上。於將射極電極30E之個數設為3個以上之情形時，無需將每個射極電極30E設置之射極接觸孔40E之長度設為相同。
於複數個單元50之每一個設置有長度不同之複數個射極接觸孔40E之情形時，於y方向相鄰之2個單元50中，與y方向之端部接近之單元50之複數個射極接觸孔40E中最短之射極接觸孔40E之長度可設為另一個單元50之複數個射極接觸孔40E中最短之射極接觸孔40E之長度以下。
第3實施例中，使第2層之射極配線32E之x方向之尺寸根據第1層之射極配線31E之x方向之尺寸而於y方向變化，但亦可將第2層之射極配線32E之x方向之尺寸設為一定。射極電極30E與第2層之射極配線32E之位置關係對射極 電極30E之長邊方向之溫度分布不會造成大的影響。因此，即使將第2層之射極配線32E之x方向之尺寸設為一定，亦與第3實施例同樣，能獲得提高溫度分布之均勻性之優異效果。
上述各實施例為例示，當然可將不同實施例中所示之構成進行部分性置換或者組合。關於由複數個實施例之相同構成所帶來之相同作用效果，未於每個實施例中逐次提及。進而，本發明不受上述實施例所限制。例如，對所屬技術領域中具有通常知識者而言明確地可進行各種變更、改良、組合等。
11:子集極層
20BM:基極台面
30B:基極電極
30C:集極電極
30E:射極電極
31B:基極配線
31C:集極配線
31E:射極配線
40B:基極接觸孔
40C:集極接觸孔
40E:射極接觸孔
LA:距離
LE、LH:長度

Claims (5)

  1. 一種半導體裝置，具備：基板；雙極電晶體，配置於上述基板上，且包括自上述基板側起依序積層之集極層、基極層及射極層；至少1個射極電極，配置於上述射極層上，且與上述射極層電氣連接；層間絕緣膜，配置於上述射極電極上，且設置有俯視時包含於上述射極電極之射極接觸孔；以及射極配線，配置於上述層間絕緣膜上，且通過上述射極接觸孔而連接於上述射極電極；於俯視時上述射極電極及上述射極接觸孔具有於一方向長之形狀；於至少1個上述射極電極、以及俯視時包含於上述射極電極之上述射極接觸孔，滿足如下之第1條件：上述射極接觸孔之長度為上述射極電極之長度之85%以下，自上述射極電極之兩側之每個端部至上述射極接觸孔之距離為上述射極電極之長度之7.5%以上。
  2. 如請求項1之半導體裝置，其中，於上述射極電極之長邊方向，於配置有上述集極層及上述基極層之範圍內配置有上述射極配線。
  3. 如請求項1或2之半導體裝置，其中，上述射極電極，於俯視時相對於上述射極電極之長邊方向而正交之寬度方向並排配置有3個以上，且複數個上述射極電極之長度相等；上述射極接觸孔設置於每個上述射極電極上；於位於上述寬度方向之兩端的上述射極電極以及上述射極接觸孔中，滿足上述第1條件，且上述寬度方向之兩端以外之上述射極接觸孔較兩端之上述射極 接觸孔長。
  4. 如請求項1或2之半導體裝置，其中，於上述射極配線上進一步具備與外部電路連接之導體突起；上述導體突起與上述射極配線電氣連接。
  5. 一種半導體裝置，具備：基板；3個以上之複數個單元，於上述基板上並排配置於第1方向；層間絕緣膜，覆蓋上述複數個單元；以及射極配線，配置於上述層間絕緣膜上；上述複數個單元各自包括：雙極電晶體，包括自上述基板側起依序積層之集極層、基極層及射極層；以及至少1個射極電極，配置於上述射極層上，且與上述射極層電氣連接；於上述層間絕緣膜上，俯視時包含於上述射極電極之射極接觸孔設置於每個上述射極電極；上述射極配線通過上述射極接觸孔而連接於上述射極電極；於俯視時上述射極電極以及上述射極接觸孔具有在與上述第1方向正交之第2方向長之形狀；於上述複數個單元中位於上述第1方向之兩側之端的單元之各自之至少1個上述射極電極、以及於俯視時包含於上述射極電極之上述射極接觸孔中，滿足如下之第1條件：上述射極接觸孔之長度為上述射極電極之長度之85%以下，自上述射極電極之兩側之每個端部至上述射極接觸孔之距離為上述射極電極之長度之7.5%以上；於上述第1方向相鄰之2個單元中的與上述第1方向之端部接近之單元之上 述射極接觸孔之最短長度，為另一個單元之上述射極接觸孔之最短長度以下。
TW111110887A 2021-03-26 2022-03-23 半導體裝置 TWI825632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-053562 2021-03-26
JP2021053562 2021-03-26

Publications (2)

Publication Number Publication Date
TW202303977A TW202303977A (zh) 2023-01-16
TWI825632B true TWI825632B (zh) 2023-12-11

Family

ID=83395651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110887A TWI825632B (zh) 2021-03-26 2022-03-23 半導體裝置

Country Status (4)

Country Link
US (1) US20240014297A1 (zh)
CN (1) CN117043957A (zh)
TW (1) TWI825632B (zh)
WO (1) WO2022202370A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032296A1 (en) * 2010-08-09 2012-02-09 Mitsubishi Electric Corporation Semiconductor device, semiconductor circuit substrate, and method of manufacturing semiconductor circuit substrate
TW201832320A (zh) * 2016-11-24 2018-09-01 日商瑞薩電子股份有限公司 半導體裝置
TW201911525A (zh) * 2017-08-08 2019-03-16 日商村田製作所股份有限公司 半導體裝置
US20190157434A1 (en) * 2017-11-20 2019-05-23 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
TW202002087A (zh) * 2018-06-15 2020-01-01 日商村田製作所股份有限公司 半導體裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142688A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置
JP2020102581A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 バイポーラトランジスタ
JP2020150250A (ja) * 2019-03-06 2020-09-17 株式会社村田製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032296A1 (en) * 2010-08-09 2012-02-09 Mitsubishi Electric Corporation Semiconductor device, semiconductor circuit substrate, and method of manufacturing semiconductor circuit substrate
TW201832320A (zh) * 2016-11-24 2018-09-01 日商瑞薩電子股份有限公司 半導體裝置
TW201911525A (zh) * 2017-08-08 2019-03-16 日商村田製作所股份有限公司 半導體裝置
US20190157434A1 (en) * 2017-11-20 2019-05-23 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
TW202002087A (zh) * 2018-06-15 2020-01-01 日商村田製作所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
WO2022202370A1 (ja) 2022-09-29
TW202303977A (zh) 2023-01-16
US20240014297A1 (en) 2024-01-11
CN117043957A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
US10985123B2 (en) Semiconductor apparatus
US20190172773A1 (en) Semiconductor apparatus
US11158592B2 (en) Semiconductor device
TWI829452B (zh) 半導體裝置
US10868155B2 (en) Compound semiconductor device
TW202113982A (zh) 單位單元及功率放大器模組
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
US20240014296A1 (en) Semiconductor device and semiconductor module
TWI825632B (zh) 半導體裝置
US11276689B2 (en) Semiconductor device and amplifier module
TWI757801B (zh) 半導體裝置
CN113809036B (zh) 半导体装置
US11631758B2 (en) Semiconductor device
TWI803218B (zh) 半導體裝置及半導體模組
JP2022036468A (ja) 半導体装置
CN111916494A (zh) 半导体装置
TWI863401B (zh) 半導體裝置及高頻功率放大器
US20220190124A1 (en) Power amplifier
TWI787909B (zh) 半導體裝置