JPS63263754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63263754A JPS63263754A JP9734387A JP9734387A JPS63263754A JP S63263754 A JPS63263754 A JP S63263754A JP 9734387 A JP9734387 A JP 9734387A JP 9734387 A JP9734387 A JP 9734387A JP S63263754 A JPS63263754 A JP S63263754A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring board
- insulating film
- semiconductor device
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 15
- 239000010432 diamond Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000012808 vapor phase Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 210000004907 gland Anatomy 0.000 description 3
- 239000005394 sealing glass Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 241000726096 Aratinga Species 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 208000025174 PANDAS Diseases 0.000 description 1
- 208000021155 Paediatric autoimmune neuropsychiatric disorders associated with streptococcal infection Diseases 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、突起電極により半導
体チップを多層配線基板に接合してなる構造の半導体装
置の熱抵抗を低減する技術に関し。
体チップを多層配線基板に接合してなる構造の半導体装
置の熱抵抗を低減する技術に関し。
さらに、当該半導体装置が1%に、マイクロチップキャ
リアおよびマルチチップモジエールである場合の熱抵抗
の低減技術に関する。
リアおよびマルチチップモジエールである場合の熱抵抗
の低減技術に関する。
マイクロチップキャリアの構造例の一例に、多層配線基
板上に、半導体チップを突起1[f!(バンク)により
フリップチップ方式で取着し、当該基板上に封止ロウ材
によりキャップを取着し、当該基板の裏mlに、前記バ
ンプと尋通した突起電極を配設して成る構造のものがあ
る。
板上に、半導体チップを突起1[f!(バンク)により
フリップチップ方式で取着し、当該基板上に封止ロウ材
によりキャップを取着し、当該基板の裏mlに、前記バ
ンプと尋通した突起電極を配設して成る構造のものがあ
る。
当該基板としては、従来アルミナ多層配線基板が用いら
れており、そのため、放熱性という観点から間組があり
、半導体チップからの熱か当し基板側から放散しにくい
という問題がある。すなわち、もっばら、キャップ側か
ら放熱するという方式がとられている。なお、キャップ
側からの放熱性を良くてるために、半導体チップとキャ
ップの内天面との間を熱伝導性のよい接合劇料で接合す
るという改善もなされている。
れており、そのため、放熱性という観点から間組があり
、半導体チップからの熱か当し基板側から放散しにくい
という問題がある。すなわち、もっばら、キャップ側か
ら放熱するという方式がとられている。なお、キャップ
側からの放熱性を良くてるために、半導体チップとキャ
ップの内天面との間を熱伝導性のよい接合劇料で接合す
るという改善もなされている。
一方、マルチチップモジュールの構造例の一例に、Si
C基板(ベース)に、Si配置1111基板接着用パッ
ドのメタライゼーシ譜ンを施しておき、がつ、封止用ガ
ラスでリードフレームと7ランジを接着しておき、あら
かじめ半導体チップをフェイスダクン、ボンディングし
たSi配線基板(マザーチップ)をstc、g板上のパ
ッドにハンダ付けし、Si配線基板上の端子と前記リー
ドフレームのリードをワイヤボンディングにより接続後
、SiC基板にアルミナ・キャップを接着し1次いで、
SiC基板のキャップ側反対面にA!フィンを接着して
成る構造のものがある。
C基板(ベース)に、Si配置1111基板接着用パッ
ドのメタライゼーシ譜ンを施しておき、がつ、封止用ガ
ラスでリードフレームと7ランジを接着しておき、あら
かじめ半導体チップをフェイスダクン、ボンディングし
たSi配線基板(マザーチップ)をstc、g板上のパ
ッドにハンダ付けし、Si配線基板上の端子と前記リー
ドフレームのリードをワイヤボンディングにより接続後
、SiC基板にアルミナ・キャップを接着し1次いで、
SiC基板のキャップ側反対面にA!フィンを接着して
成る構造のものがある。
この場合の放熱経路は、半導体チップ、バンプ。
マザーチッフ、ヘース、放熱フィンを経て大気中に放散
ということになり、この場合、マザーチップにおけるパ
ッシベーション膜には主としてS io1腺やSiN膜
が用いられており、ここでの熱抵抗が大きいということ
になる。
ということになり、この場合、マザーチップにおけるパ
ッシベーション膜には主としてS io1腺やSiN膜
が用いられており、ここでの熱抵抗が大きいということ
になる。
なお、チップキャリアやマルチチップモジュールについ
て述べた文献の例としては、■工業調査会発行[を子材
料J 1982年8月号p52〜57があげられる。
て述べた文献の例としては、■工業調査会発行[を子材
料J 1982年8月号p52〜57があげられる。
本発明は上記したマイクロチップキャリアやマルチテッ
プモジュールの熱抵抗を低減する技術を提供することを
目的とし、特に、これら半導体装置における熱抵抗を低
減できる構造を提供することを目的とする。
プモジュールの熱抵抗を低減する技術を提供することを
目的とし、特に、これら半導体装置における熱抵抗を低
減できる構造を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、マイクロチップキャリアやマルチチップモ
ジエールの配線基板として、基板上に、ダイヤモンド膜
を層間絶縁膜とした多層配線層を施し、当該多層配線基
板に、半導体チップをその突起電極により接合した構造
のものとした。
ジエールの配線基板として、基板上に、ダイヤモンド膜
を層間絶縁膜とした多層配線層を施し、当該多層配線基
板に、半導体チップをその突起電極により接合した構造
のものとした。
上記のように層間絶縁膜にダイヤモンド膜ヲ用いたので
半導体チップからの発熱が多層配線基板側からも良好に
放熱されるようになり、熱抵抗の低減されたマイクロチ
ップキャリアやマルチチップモジエールを得ることがで
きた。
半導体チップからの発熱が多層配線基板側からも良好に
放熱されるようになり、熱抵抗の低減されたマイクロチ
ップキャリアやマルチチップモジエールを得ることがで
きた。
次に、本発明の実施例を図面に基づいて説明する。
第2図は本発明の実施例を示すマイクロチップキャリア
の構成断面と当該キャリアの実装基板への取付断rfr
Jt示す。
の構成断面と当該キャリアの実装基板への取付断rfr
Jt示す。
当該マイクロチップキャリア1は、配線基板2の紙山に
半田バンブ3が形成されており、該バンプ3により、当
該マイクロチップキャリア1は実装基板4に実装されて
いる。
半田バンブ3が形成されており、該バンプ3により、当
該マイクロチップキャリア1は実装基板4に実装されて
いる。
当該実装基板4は1例えば樹脂基板より成る。
配線基板2の上面には、後に詳述するが、ダイヤモンド
膜を層間絶縁膜とした多層の配線層5が設けられている
。
膜を層間絶縁膜とした多層の配線層5が設けられている
。
これら配線基板2と多層配紬層5とから成る多層配−基
&6上には、半田バンプ7を介して、半導体チップ8が
接合されている。
&6上には、半田バンプ7を介して、半導体チップ8が
接合されている。
ま1こ、多層配線基1iH6上には、接着剤9により、
キャップ10が取付けされている。キャップ10の内天
面と半導体チップ8の半田バンプ7反対面との間には、
熱伝導性の良好な、例えば金属ロウ材よりなる接着剤1
1により接合されている。
キャップ10が取付けされている。キャップ10の内天
面と半導体チップ8の半田バンプ7反対面との間には、
熱伝導性の良好な、例えば金属ロウ材よりなる接着剤1
1により接合されている。
上記した多層配線基板6のip細拡大断面例を第1図に
示す。
示す。
配線基板2は1例えばシリコン基板を主体として構成さ
れている。
れている。
配線基板2の上面には、絶縁膜12を介して。
気相成長ダイヤモンド膜13を層間絶縁膜と1ろ多層配
線層5が積層されている。
線層5が積層されている。
菓1図に示す例では、三層の配814414造よりなる
多層配線層5を例示しである。
多層配線層5を例示しである。
これら配線14は、ダイヤモンド膜13により絶縁され
ており、貫通配線15により導通がとられている。
ており、貫通配線15により導通がとられている。
ダイヤモンド腺13表面には、開口部(を番用窓)16
が突設され、バンプ金属17を介して、半田バンプ7が
形成されている。
が突設され、バンプ金属17を介して、半田バンプ7が
形成されている。
当該バンブーf?、桟17は、多層配線層5の最上部配
縁14と接続している。
縁14と接続している。
絶縁膜12に形成された配縁18と貫通配線15とが接
続され、また、シリコン基板19の裏面の絶縁膜20に
形成された配線21と配置1M18とカを当該シリコン
基板19に形成された貫通配線22により接続されてい
る。
続され、また、シリコン基板19の裏面の絶縁膜20に
形成された配線21と配置1M18とカを当該シリコン
基板19に形成された貫通配線22により接続されてい
る。
貫通配#222の周囲は、絶縁膜23が周設されている
。
。
第3図は、マルチチップモジュー/L/23の構造断面
例を示し、該モジュー/I/3は、例えば、次のように
して組立られる。
例を示し、該モジュー/I/3は、例えば、次のように
して組立られる。
5iCTS仮24に多層配線基板2接着用パッドのメタ
ライゼーシヨンを施しておき、かつ、封止用ガラス25
でリードフレーム26と7ランジ27を接着しておき、
あらかじめ半導体テップ8を半田バング7によりフェイ
ス・ダウンボンディングした多層配線基板(マザーチッ
プ)6を、SiC基叛24上のパッド九半田付けし、多
層配線基板6上の端子とり−、ドフレーム26とをコネ
クタ用ワイヤ28により接貌後、5tcft版24にキ
ャップ29を接着し、次いで、SiC基板24のキャッ
プ29取付側反対面に放熱フィン30を接着する。
ライゼーシヨンを施しておき、かつ、封止用ガラス25
でリードフレーム26と7ランジ27を接着しておき、
あらかじめ半導体テップ8を半田バング7によりフェイ
ス・ダウンボンディングした多層配線基板(マザーチッ
プ)6を、SiC基叛24上のパッド九半田付けし、多
層配線基板6上の端子とり−、ドフレーム26とをコネ
クタ用ワイヤ28により接貌後、5tcft版24にキ
ャップ29を接着し、次いで、SiC基板24のキャッ
プ29取付側反対面に放熱フィン30を接着する。
なお、第3図中、31はシリコーンゲル(封止材料)で
ある。
ある。
第4図は、第3図の要部拡大断面で、同図にて、第3囚
と共通する符号は同一の機能を示す。
と共通する符号は同一の機能を示す。
次に、第5図(イ)〜(ホ)により、本発明のダイヤモ
ンドを層間絶縁膜に用いた多層配線基板6の製造フロー
を説明する。
ンドを層間絶縁膜に用いた多層配線基板6の製造フロー
を説明する。
第5図信)に示すように、シリコン基板19表面に第1
層配線14を形成し、同図(ロ)に示すように、例えば
、リフトオフ法により、第2層配線との接続用ペデスタ
ルスルーホール(貫通Will)15を形成し、同図p
−1に示すように、層間絶縁膜としてのダイヤモンド膜
13を、例えば気相成長法(CVD)により形成し、同
図に)に示すように、該ダイヤモンド膜13を、前記貫
通配線15表面が露出するまで、ポリシングし、この表
面に、前記銃)に)工程を繰返して、多層配線基板2を
形成する。
層配線14を形成し、同図(ロ)に示すように、例えば
、リフトオフ法により、第2層配線との接続用ペデスタ
ルスルーホール(貫通Will)15を形成し、同図p
−1に示すように、層間絶縁膜としてのダイヤモンド膜
13を、例えば気相成長法(CVD)により形成し、同
図に)に示すように、該ダイヤモンド膜13を、前記貫
通配線15表面が露出するまで、ポリシングし、この表
面に、前記銃)に)工程を繰返して、多層配線基板2を
形成する。
上記半導体素子(チップ)8は、例えばシリコン単結晶
箔版から成り1周知の技術によってこのチップ内には多
数の回路素子が形成され、1つの回路機能が与えられて
いる。回路素子の具体例は、例えばMOS)ランジスタ
から成り、これらの回路素子によって1例えば論理回路
およびメモリの回路機能が形成されている。
箔版から成り1周知の技術によってこのチップ内には多
数の回路素子が形成され、1つの回路機能が与えられて
いる。回路素子の具体例は、例えばMOS)ランジスタ
から成り、これらの回路素子によって1例えば論理回路
およびメモリの回路機能が形成されている。
接着剤9は例えばロク材よりなる。キャップ10は、例
えばセラミック材よりなる。絶縁膜12は例えばSin
、膜よりなる。配線14,18.21は1例えばA1配
線よりなる。
えばセラミック材よりなる。絶縁膜12は例えばSin
、膜よりなる。配線14,18.21は1例えばA1配
線よりなる。
本発明によれば、ダイヤモンド膜13を層間絶R膜とし
た配線層5を配線基板2上に積層した構造の多層配線基
板6を使用することにより、半導体チップ8が半田バン
プ7により接合され熱伝導が悪い場合にあっても、放熱
ルートが、半導体チクブ8.接着剤11、キャップ10
のルートに加えて新たに、半導体チップ8、半田バンプ
7、ダイヤモンド膜13を用いた多層配線基板6、接着
剤9、キャップ10というルートができるため、放熱性
の金めて良好なマイクロチップキャリア1を得ることか
できた。また、マルチチップモジュール23にあっても
、半導体テップ8がらの発熱が、ダイヤモンド族13を
用いたマザーチップ2中を良好に伝わり、フィン30か
も大気中に放散することができる。
た配線層5を配線基板2上に積層した構造の多層配線基
板6を使用することにより、半導体チップ8が半田バン
プ7により接合され熱伝導が悪い場合にあっても、放熱
ルートが、半導体チクブ8.接着剤11、キャップ10
のルートに加えて新たに、半導体チップ8、半田バンプ
7、ダイヤモンド膜13を用いた多層配線基板6、接着
剤9、キャップ10というルートができるため、放熱性
の金めて良好なマイクロチップキャリア1を得ることか
できた。また、マルチチップモジュール23にあっても
、半導体テップ8がらの発熱が、ダイヤモンド族13を
用いたマザーチップ2中を良好に伝わり、フィン30か
も大気中に放散することができる。
バンプ電極の具体的形成方法、放熱の方式、チップを取
付ける配線基板の構造及び製法・配線基板とチップの間
に介在するマイクロチップ・キャリア等の中介配線基板
等については、特開昭54−73564号、同56−1
37659号、巨]53−110371号、同55−5
9746号、同6〇−202946号、同60−154
632号、同59−87893号及び「ペイシック・イ
ンチグレイテッド・サーキット・エンジニアリング」ハ
ミルトン著、マグローヒA/+1インコ(Dougla
r、J。
付ける配線基板の構造及び製法・配線基板とチップの間
に介在するマイクロチップ・キャリア等の中介配線基板
等については、特開昭54−73564号、同56−1
37659号、巨]53−110371号、同55−5
9746号、同6〇−202946号、同60−154
632号、同59−87893号及び「ペイシック・イ
ンチグレイテッド・サーキット・エンジニアリング」ハ
ミルトン著、マグローヒA/+1インコ(Dougla
r、J。
Hamiltor+”Ba5ic Integrat
edCircuit Engineering’eC
opyright■1975 byMcGrau(f
ill 、Inc、)等に記載されているので、これ
らをもって本明細誓の記載にかえる。
edCircuit Engineering’eC
opyright■1975 byMcGrau(f
ill 、Inc、)等に記載されているので、これ
らをもって本明細誓の記載にかえる。
以上本発明者によってなされた発明な実施例にもとづき
具体的に説明し1こが1本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明し1こが1本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単罠説明すれは、下記のとおりであ
る。
て得られる効果を簡単罠説明すれは、下記のとおりであ
る。
すなわち1、本発明によれば、高速で作動し、消費軍刀
の大なる場合にあっても、熱効率の良い半導体装置を提
供することができた。
の大なる場合にあっても、熱効率の良い半導体装置を提
供することができた。
M1図は本発明の実施例を示す要部断面図、WJ2図は
本発明の実施例を示す全体構成断面図、第3図は本発明
の他の実施例な示す構成断面図、第4図は同要部断面図
、 第5図(イ)〜(ホ)はそれぞれ本発明における製造工
程の断面図である。 1・・・マイクロチップキャリア、2・・・配線基板、
3・・・半田パンダ、4・・・実装基a、5・・・配線
層、6・・・多層配線基板、7・・・半田バンプ、8・
・・半導体チップ、9・・・接着剤、10・・・キャッ
プ、11・・・接着剤、12・・・絶縁膜、13・・・
ダイヤモンド膜、14配腺、15・・・貫通配線、16
・・・開口部、17・・・バンプ金属、18・・・配線
、19・・・シリコン基板、20・・・絶縁膜、21・
・・配線、22・・・貫通配線、23・・・マルチチッ
プモジュール、24・・・SiC基板、25・・・封止
用ガラス、26・・・リードフレーム、27・・・フラ
ンジ、28・・・コネクタ用ワイヤ、29・・・キャッ
プ、30・・・放熱フィン、31・・・シリコーンゲル
。 代理人 弁理士 小 川 勝 男 第 1 図 第 2 図 第 4 図
本発明の実施例を示す全体構成断面図、第3図は本発明
の他の実施例な示す構成断面図、第4図は同要部断面図
、 第5図(イ)〜(ホ)はそれぞれ本発明における製造工
程の断面図である。 1・・・マイクロチップキャリア、2・・・配線基板、
3・・・半田パンダ、4・・・実装基a、5・・・配線
層、6・・・多層配線基板、7・・・半田バンプ、8・
・・半導体チップ、9・・・接着剤、10・・・キャッ
プ、11・・・接着剤、12・・・絶縁膜、13・・・
ダイヤモンド膜、14配腺、15・・・貫通配線、16
・・・開口部、17・・・バンプ金属、18・・・配線
、19・・・シリコン基板、20・・・絶縁膜、21・
・・配線、22・・・貫通配線、23・・・マルチチッ
プモジュール、24・・・SiC基板、25・・・封止
用ガラス、26・・・リードフレーム、27・・・フラ
ンジ、28・・・コネクタ用ワイヤ、29・・・キャッ
プ、30・・・放熱フィン、31・・・シリコーンゲル
。 代理人 弁理士 小 川 勝 男 第 1 図 第 2 図 第 4 図
Claims (1)
- 【特許請求の範囲】 1、支持用基板の表面に、多層配線の層間絶縁膜として
気相成長ダイヤモンド膜を用いた配線層を形成してなる
多層配線基板に、半導体チップをその突起電極により取
着して成る構造を有する半導体装置。 2、半導体装置が、マイクロチップキャリアである、特
許請求の範囲第1項記載の半導体装置。 3、半導体装置が、マルチチップモジュールである、特
許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9734387A JPS63263754A (ja) | 1987-04-22 | 1987-04-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9734387A JPS63263754A (ja) | 1987-04-22 | 1987-04-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63263754A true JPS63263754A (ja) | 1988-10-31 |
Family
ID=14189833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9734387A Pending JPS63263754A (ja) | 1987-04-22 | 1987-04-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63263754A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63310139A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-04-22 JP JP9734387A patent/JPS63263754A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63310139A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW502406B (en) | Ultra-thin package having stacked die | |
JP2570605B2 (ja) | 半導体装置 | |
US20120248620A1 (en) | Semiconductor device | |
TWI317549B (en) | Multi-chips stacked package | |
JPH0883818A (ja) | 電子部品組立体 | |
JP2008543055A (ja) | バックサイド・ヒートスプレッダを用いる集積回路ダイ取り付け | |
US7176563B2 (en) | Electronically grounded heat spreader | |
TWI225291B (en) | Multi-chips module and manufacturing method thereof | |
JPH1070232A (ja) | チップ・スタックおよびコンデンサ取付の配置 | |
TW201701421A (zh) | 塑封型功率模組 | |
JPH04123441A (ja) | 半導体集積回路装置 | |
TW201220444A (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2682307B2 (ja) | 半導体集積回路の実装方法 | |
JPS63263754A (ja) | 半導体装置 | |
JP2003078104A (ja) | 積層型半導体装置 | |
TWI244181B (en) | Semiconductor chip packaging structure and manufacturing method of the same | |
JP2004087700A (ja) | 半導体装置およびその製造方法 | |
JP3295987B2 (ja) | 半導体装置の製造方法 | |
JPH04342162A (ja) | 半導体集積回路装置およびその実装構造 | |
TW484221B (en) | A dual chip package and the wafer level packaging method | |
TWI297538B (en) | Thermally and electrically enhanced stacked semiconductor package and fabrication method thereof | |
JPH08139267A (ja) | マルチチップモジュール | |
JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002124623A (ja) | 半導体装置 |