JP2012015398A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012015398A
JP2012015398A JP2010151940A JP2010151940A JP2012015398A JP 2012015398 A JP2012015398 A JP 2012015398A JP 2010151940 A JP2010151940 A JP 2010151940A JP 2010151940 A JP2010151940 A JP 2010151940A JP 2012015398 A JP2012015398 A JP 2012015398A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
semiconductor
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010151940A
Other languages
English (en)
Inventor
Hideo Aoki
秀夫 青木
Hideko Mukoda
秀子 向田
Masatoshi Fukuda
昌利 福田
Yasuhiro Koshio
康弘 小塩
Hiroshi Watabe
博 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010151940A priority Critical patent/JP2012015398A/ja
Priority to TW100121097A priority patent/TW201214635A/zh
Priority to US13/175,247 priority patent/US20120001324A1/en
Publication of JP2012015398A publication Critical patent/JP2012015398A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップ間の接続にフリップチップ接続を適用するにあたって、アンダーフィル樹脂の剥離やそれに伴う接続部の断線不良等を再現性よく抑制することを可能にした半導体装置を提供する。
【解決手段】実施形態の半導体装置１は、配線基板２とその上に搭載された第１および第２の半導体チップ４、６とを具備する。第２の半導体チップ６は第１の半導体チップ４とフリップチップ接続されており、それらの間にはフィレット形状を有するアンダーフィル樹脂９が充填されている。第２の半導体チップの厚さＴ２は、第１の半導体チップの厚さＴ１に対して、Ｔ１／（Ｔ１＋Ｔ２）≦０．６の関係を満足する。
【選択図】図１

Description

本発明の実施形態は半導体装置に関する。
半導体装置の小型化や高機能化等を実現するために、１つのパッケージ内に複数の半導体チップを積層して封止したパッケージ構造（ＣＯＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）構造）が実用化されている。ＣＯＣパッケージはメモリチップとロジックチップとを積層した構造等に応用されており、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）型の半導体装置として実用化が進められている。積層した半導体チップ間の接続には、一般的にワイヤボンディンクが適用されてきたが、情報伝送速度の高速化や情報処理能力の向上等を図るために、フリップチップ接続の適用が検討されている。
ＣＯＣパッケージのチップ間接続にフリップチップ接続を適用する場合には、例えば配線基板上に第１の半導体チップを搭載した後、第１の半導体チップの上面に設けられた電極とその上に搭載される第２の半導体チップの下面に設けられた電極とを、半田バンプを介して電気的および機械的に接続する。上下の半導体チップ間の隙間には、接続信頼性等を高めるためにアンダーフィル樹脂が充填される。ＣＯＣパッケージにフリップチップ接続を適用する場合、半導体チップとアンダーフィル樹脂との熱膨張係数の違い等に基づいて、フィレット形状を有するアンダーフィル樹脂の端部に応力が集中しやすく、これによりアンダーフィル樹脂に剥離が生じやすいという難点がある。
従来の樹脂基板からなる配線基板に半導体チップをフリップチップ接続した構造においては、アンダーフィル樹脂の一方の面が樹脂基板に接着されており、アンダーフィル樹脂の熱硬化時や熱サイクル試験等で生じる応力は樹脂基板により緩和されるため、アンダーフィル樹脂の剥離は生じにくい。これに対して、チップ間接続にフリップチップ接続を適用したパッケージ構造では、アンダーフィル樹脂の両面が剛性の高い半導体チップに接着され、アンダーフィル樹脂の収縮が熱膨張係数の小さい半導体チップで制限されるため、アンダーフィル樹脂の端部に応力が集中して剥離が起こりやすい。アンダーフィル樹脂の端部から生じた剥離が進展すると、接続部の断線不良に至ってしまう。
特開２００４−２２８３２３号公報 特開２００２−１１８２２４号公報 特開２００９−０１０４３６号公報
本発明の目的は、半導体チップ間の接続にフリップチップ接続を適用するにあたって、アンダーフィル樹脂の剥離やそれに伴う接続部の断線不良等を再現性よく抑制することを可能にした半導体装置を提供することにある。
実施形態の半導体装置は、回路基材と、回路基材上に搭載された第１の半導体チップと、第１の半導体チップ上に積層され、かつ第１の半導体チップとフリップチップ接続された第２の半導体チップと、第１の半導体チップと第２の半導体チップとの間に充填され、外周部がフィレット形状を有するアンダーフィル樹脂とを具備する。第１の半導体チップの厚さをＴ１、第２の半導体チップの厚さをＴ２としたとき、第２の半導体チップの厚さＴ２は第１の半導体チップの厚さＴ１に対して、Ｔ１／（Ｔ１＋Ｔ２）≦０．６の関係を満足する。
第１の実施形態による半導体装置を示す断面図である。 ＣＯＣパッケージ（２段積みパッケージ）の応力シミュレーション結果を模式的に示す図である。 第２の実施形態による半導体装置を示す断面図である。 第３の実施形態による半導体装置を示す断面図である。 第４の実施形態による半導体装置を示す断面図である。
以下、実施形態の半導体装置について、図面を参照して説明する。
（第１の実施形態）
図１は第１の実施形態によるＣＯＣパッケージ構造の半導体装置を示している。図１に示す半導体装置１は配線基板２を有している。配線基板２は半導体チップの搭載部と回路部とを有するものであればよく、絶縁基板の表面や内部に配線網を形成したものが使用される。配線基板２を構成する絶縁基板には、樹脂基板、セラミックス基板、ガラス基板等が用いられる。配線基板２としては、例えばガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用した多層プリント配線板が使用される。
配線基板２の上面側にはチップ搭載部が設けられており、また下面側には半田ボール等の外部接続端子３が設けられている。配線基板２のチップ搭載部には、第１の半導体チップ４がダイアタッチ材等の接着剤層５を介して接着されている。第１の半導体チップ４は、その上面に設けられた電極パッド（図示せず）を有している。第１の半導体チップ４上には、第２の半導体チップ６が積層されている。第１の半導体チップ４と第２の半導体チップ６との間の接続には、フリップチップ接続が適用されている。
第１の半導体チップ４の電極パッドは、周辺部と第２の半導体チップ６の搭載領域（チップ搭載領域）とに設けられている。第１の半導体チップ４の周辺部に設けられた電極パッドの一部は、再配線層（図示せず）を介してチップ搭載領域に再配線されている。第１の半導体チップ４の周辺部に設けられた電極パッドは、Ａｕワイヤ等のボンディングワイヤ７を介して配線基板２の配線網と電気的に接続されている。第１の半導体チップ４のチップ搭載領域に設けられた電極パッドは、第２の半導体チップ６の下面に設けられた電極パッド（図示せず）とバンプ電極８を介して電気的および機械的に接続されている。
バンプ電極８は、第１の半導体チップ４の電極パッドおよび第２の半導体チップ６の電極パッドの少なくとも一方に設けられた半田バンプにより形成される。そして、半田バンプ同士、もしくは半田バンプと電極パッドとを接続することによって、第１の半導体チップ４と第２の半導体チップ６とを電気的および機械的に接続するバンプ電極８が形成される。第１の実施形態の半導体装置１では、例えば高さ３０μｍ、形成ピッチ６０μｍのＳｎ−Ｃｕ合金からなる微細なバンプ電極８が適用されている。
第１の半導体チップ４と第２の半導体チップ６との間の隙間には、アンダーフィル樹脂９が充填されている。アンダーフィル樹脂９には、例えばエポキシ樹脂、アクリル樹脂、シリコーン樹脂、ポリイミド樹脂等が用いられ、例えばシリカ粉末等のフィラーを含むエポキシ樹脂が一般的である。アンダーフィル樹脂９の外周部はフィレット形状を有している。アンダーフィル樹脂９の一部は、第１の半導体チップ４と第２の半導体チップ６との隙間からはみ出して第２の半導体チップ６の端面（側面）を覆っている。アンダーフィル樹脂９のはみ出し部分がフィレット部９ａを形成している。
第１の半導体チップ４の上面、すなわち第２の半導体チップ６との接続面となる表面には、アンダーフィル樹脂９の熱硬化時や熱サイクル試験（ＴＣＴ）等により生じる応力を緩和する応力緩和層１０が設けられている。応力緩和層１０の弾性率が半導体チップ６の絶縁層を形成するシリカ（ＳｉＯx）や窒化珪素（ＳｉＮx）等より小さければ、応力の緩和効果を得ることができる。応力緩和層１０は弾性率が３０ＧＰａ以下の材料で形成することが好ましく、特にポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、シリコーン樹脂、エポキシ樹脂等の絶縁樹脂で形成することがより好ましい。
応力緩和層１０を絶縁樹脂で形成した場合、その内部に第１の半導体チップ４の電極パッドの一部を再配線する再配線層（Ｃｕ配線層等）を形成することができる。このように、第１の半導体チップ４の表面に電極パッドの再配線層を形成すると共に、再配線層を応力緩和層１０として機能する絶縁樹脂層で覆うことによって、第１の半導体チップ４と第２の半導体チップ６との接続位置の自由度が向上する。また、フリップチップ接続する端子数が制約されることもないため、第１の半導体チップ４と第２の半導体チップ６との接続構造の自由度を大幅に高めることが可能となる。なお、第１の半導体チップ４は再配線された電極パッドを有するものに限られるものではない。
第２の半導体チップ６上には、第３の半導体チップ１１が接着剤層１２を介して接着されている。第３の半導体チップ１１の上面に設けられた電極パッド（図示せず）は、ボンディングワイヤ１３を介して配線基板２の配線網と電気的に接続されている。第１ないし第３の半導体チップ４、６、１１の組合せは特に限定されるものではないが、例えば第１および第３の半導体チップ４、１１がメモリチップで、第２の半導体チップ６がプロセッサ等のロジックチップの組合せが挙げられる。
第１、第２および第３の半導体チップ４、６、１１が実装された配線基板２の表面には、例えばエポキシ樹脂からなる封止樹脂層１４がモールド成形されている。半導体チップ４、６、１１は、ボンディングワイヤ７、１３等と共に封止樹脂層１４で一体的に封止されている。これらによって、ＣＯＣパッケージ構造を有する半導体装置１が構成されている。なお、半導体チップ４、６、１１は上述したメモリチップやロジックチップに限定されるものではなく、その一部はシリコンインターポーザ等であってもよい。
ＣＯＣパッケージにおけるチップ間接続にフリップチップ接続を適用した場合には、前述したようにアンダーフィル樹脂の両面が剛性の高い半導体チップに接着されるため、アンダーフィル樹脂の収縮が熱膨張係数の小さい半導体チップで制限されることになる。このようなＣＯＣパッケージを熱サイクル試験（ＴＣＴ）に供すると、ＴＣＴ時に生じる応力がアンダーフィル樹脂の端部に集中することになる。ここで、２個の半導体チップをフリップチップ接続したＣＯＣパッケージ（２段積みパッケージ）において、温度変化によりどのような応力が発生するかを確認するために応力シミュレーションを行った。
図２はＣＯＣパッケージ（２段積みパッケージ）の応力シミュレーション結果を模式的に示す図である。図２（ａ）は下段側チップ２１の厚さを２５０μｍ、上段側チップの厚さ２２を１３０μｍとした場合のシミュレーション結果であり、図２（ｂ）は下段側チップ２１の厚さを１５０μｍ、上段側チップの厚さ２２を１３０μｍとした場合のシミュレーション結果である。図２はアンダーフィル樹脂２３に生じる応力を濃淡で階調表示しており、濃い部分が高応力領域、薄い部分が低応力領域である。
図２（ａ）のＣＯＣパッケージにおいては、アンダーフィル樹脂２３のフィレット部２３ａの上段側チップ２２の側面と接触する領域に多大な応力が生じていることが分かる。図２（ａ）と図２（ｂ）との比較から明らかなように、この応力は下段側チップ２１の厚さに依存し、下段側チップ２１の厚さが厚いほど大きくなることが明らかとなった。そして、図２（ｂ）から明らかなように、下段側チップ２１の厚さを薄くすることで高応力領域が小さくなり、ＴＣＴ時に生じる応力が緩和されることが分かる。この応力シミュレーション結果をベースとして、さらに図１に示す半導体装置（３段積みパッケージ）１の応力シミュレーションを行った。その結果を表１に示す。
Figure 2012015398
表１において、Ｔ１はフリップチップ接続された半導体チップ４、６のうちの下段側チップ（第１の半導体チップ４）の厚さ、Ｔ２は上段側チップ（第２の半導体チップ６）の厚さ、Ｔ3はその上に積層された第３の半導体チップ１１の厚さである。また、表１における高応力領域の長さは、応力シミュレーションにより応力値が３５ＭＰａ以上となった領域の長さであり、図２に示したようにフィレット部２３ａの上段側チップ２２の側面と接触する部分に生じる高応力領域の長さである。
表１から明らかなように、第１および第２の半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）に対する第１の半導体チップ４の厚さＴ１の比（Ｔ１／（Ｔ１＋Ｔ２））を０．６以下とすることによって、高応力領域の発生を抑制することができる。また、フリップチップ接続された第１および第２の半導体チップ４、６の上に第３の半導体チップ１１を積層することによって、さらに高応力領域の発生を抑制することができる。従って、アンダーフィル樹脂９のフィレット部９ａからの剥離を抑制することが可能となる。
フリップチップ接続された半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）は、２つの半導体チップ４、６の反りに関係し、この値が大きい方が反りが小さくなる。また、下段側チップ（第１の半導体チップ４）の厚さＴ１は、その剛性（柔らかさ）を決める因子であり、アンダーフィル樹脂９の変形量、特にフィレット部９ａの下部の変形量に大きく影響すると考えられる。従って、フリップチップ接続された半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）に対する下段側チップ（第１の半導体チップ４）の厚さＴ１の比（Ｔ１／（Ｔ１＋Ｔ２））を小さくすることによって、アンダーフィル樹脂９のフィレット部９ａへの応力集中を緩和することができる。
具体的には、Ｔ１／（Ｔ１＋Ｔ２）の値を０．６以下とすることによって、アンダーフィル樹脂９のフィレット部９ａに集中する応力を緩和することができ、これによりアンダーフィル樹脂９のフィレット部９ａからの剥離を抑制することが可能となる。なお、Ｔ１／（Ｔ１＋Ｔ２）の値が小さくしすぎると、第１の半導体チップ４の実用的な厚さを確保することが困難となるため、Ｔ１／（Ｔ１＋Ｔ２）の値は０．０２以上とすることが好ましい。さらに、第３の半導体チップ１１を積層することによって、フリップチップ接続された半導体チップ４、６の反りをさらに低減することができるため、アンダーフィル樹脂９のフィレット部９ａへの応力集中をより一層緩和することが可能となる。
そこで、半導体チップ４、６、１１の厚さを変えて作製した半導体装置１について、１２５℃〜−５５℃の熱サイクル試験（ＴＣＴ）を実施した。その結果を表２に示す。フリップチップ接続された半導体チップ４、６の厚さ比（Ｔ１／（Ｔ１＋Ｔ２））を０．６以下とした実施例１、２の半導体装置は、５００サイクルのＴＣＴ後においてもアンダーフィル樹脂９に剥離が生じていなかった。一方、厚さ比（Ｔ１／（Ｔ１＋Ｔ２））が０．６を超える比較例１の半導体装置では、５００サイクルのＴＣＴ後にアンダーフィル樹脂９のフィレット部９ａと第２の半導体チップ６の側面との間に剥離が生じていることが断面観察から確認された。さらに、比較例１においては一部でバンプ電極８による接続部も破断され、電気的な不良にも至っていることが確認された。
Figure 2012015398
上述したように、フリップチップ接続された半導体チップ４、６の厚さの和（Ｔ１＋Ｔ２）に対する下段側チップ（第１の半導体チップ４）の厚さＴ１の比（Ｔ１／（Ｔ１＋Ｔ２））を０．６以下とすることによって、ＴＣＴ時におけるアンダーフィル樹脂９のフィレット部９ａへの応力集中を緩和することができる。従って、アンダーフィル樹脂９のフィレット部９ａからの剥離を抑制することが可能となる。フィレット部９ａへの応力集中の緩和に対しては、下段側チップ（第１の半導体チップ４）の上面に応力緩和層１０を設けることも有効である。これによって、フィレット部９ａへの応力集中をより一層緩和することができ、半導体装置１の信頼性を高めることが可能となる。
さらに、フリップチップ接続された半導体チップ４、６上に第３の半導体チップ１１を積層することも有効である。第３の半導体チップ１１を積層することでフリップチップ接続された半導体チップ４、６の反りを低減することができるため、アンダーフィル樹脂９のフィレット部９ａに加わる応力をより一層緩和することが可能となる。ここで、フリップチップ接続された半導体チップ４、６上に積層するチップは半導体チップに限られるものではなく、半導体チップと同様な剛性を有するチップ部材であればよい。例えば、シリコン、ＧａＮ、ＧａＡｓ、ガラス等からなるチップ部材を適用することができる。
第３の半導体チップ１１等のチップ部材を第２の半導体チップ６上に接着する接着剤層１２は、第１の半導体チップ４の表面に設けた応力緩和層１０と同様に、応力緩和効果を有する絶縁樹脂層で形成することが好ましい。応力緩和層を兼ねる接着剤層１２は、前述したように弾性率が３０ＧＰａ以下の絶縁樹脂からなることが好ましい。これによっても、アンダーフィル樹脂９のフィレット部９ａに加わる応力を緩和することができる。
（第２の実施形態）
図３は第２の実施形態による半導体装置３１を示している。なお、図１に示した半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。図３に示す半導体装置３１において、配線基板２上には第１の実施形態と同様にフリップチップ接続された第１および第２の半導体チップ４、６が搭載されている。その上にはフリップチップ接続された第３および第４の半導体チップ３２、３３が搭載されている。
第２の半導体チップ６上には、第３の半導体チップ３２が接着剤層３４を介して接着されている。接着剤層３４は前述したように応力緩和層を兼ねることが好ましい。第３の半導体チップ３２上には、バンプ電極３５を介して第４の半導体チップ３３がフリップチップ接続されている。第３の半導体チップ３２の電極パッドの一部は、ボンディングワイヤ３６を介して配線基板２の配線網と電気的に接続されている。第３の半導体チップ３２と第４の半導体チップ３３との間の隙間には、アンダーフィル樹脂３７が充填されている。
第１の半導体チップ４の厚さＴ１と第２の半導体チップ６の厚さＴ２は、第１の実施形態と同様に（Ｔ１／（Ｔ１＋Ｔ２））≦０．６の関係を満足している。また、第１の半導体チップ４の上面には応力緩和層１０が設けられている。さらに、第２の半導体チップ６上には、応力緩和層を兼ねる接着剤層３４を介して第３の半導体チップ３２が積層されている。これらによって、アンダーフィル樹脂９のフィレット部９ａへの応力集中が緩和されるため、フィレット部９ａからの剥離を抑制することが可能となる。なお、第３および第４の半導体チップ３２、３３に関しても、第１および第２の半導体チップ４、６と同様な構成（厚さや応力緩和層等）を備えることが好ましい。
（第３の実施形態）
図４は第３の実施形態による半導体装置４１を示している。なお、図１に示した半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。図４に示す半導体装置４１において、配線基板２上には第１の実施形態と同様に第１の半導体チップ４が接着剤層５を介して搭載されている。第１の半導体チップ４上には、Ｓｉ貫通ビア技術を適用して積層した積層チップ４２が搭載されている。
積層チップ４２は４個の半導体チップ４３Ａ、４３Ｂ、４３Ｃ、４３Ｄを有している。これら半導体チップ４３Ａ〜４３Ｄは積層されていると共に、それぞれ貫通ビア４４とバンプ電極４５を介して電気的に接続されている。そして、積層チップ４２のうちの最下段の半導体チップ４３Ａは、配線基板２上に搭載された第１の半導体チップ４にバンプ電極８を介してフリップチップ接続されている。第１の半導体チップ４と積層チップ４２との間の隙間には、アンダーフィル樹脂９が充填されている。
第１の半導体チップ４の厚さＴ１と積層チップ４２のうちの最下段の半導体チップ４３Ａの厚さＴ２は、第１の実施形態と同様に（Ｔ１／（Ｔ１＋Ｔ２））≦０．６の関係を満足している。また、第１の半導体チップ４の上面には応力緩和層１０が設けられている。これらによって、アンダーフィル樹脂９のフィレット部９ａへの応力集中が緩和されるため、フィレット部９ａからの剥離を抑制することが可能となる。
（第４の実施形態）
図５は第４の実施形態による半導体装置５１を示している。なお、図１に示した半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。図５に示す半導体装置５１において、第１の半導体チップ４はリードフレーム５２のマウント部５３上に接着剤層５を介して搭載されている。第１の半導体チップ４の電極パッドの一部は、ボンディングワイヤ７を介してリードフレーム５２のリード部５４と電気的に接続されている。
図５に示す半導体装置５１は、回路基材としての配線基板２に代えてリードフレーム５２を適用する以外は第１の実施形態と同一構成を有している。すなわち、第１の半導体チップ４上には第２の半導体チップ６がフリップチップ接続されており、さらに第２の半導体チップ６上には第３の半導体チップ１１が積層されている。その他の構成も第１の実施形態の半導体装置１と同様とされている。
上述したように、ＣＯＣパッケージ構造を有する半導体装置における回路基材は、第１の実施形態等で示した配線基板２に限らず、第４の実施形態で示したリードフレーム５２を適用することができる。すなわち、実施形態の半導体装置は配線基板２やリードフレーム５２からなる回路基材を具備するものであって、配線基板２を使用した半導体パッケージ（ＢＧＡパッケージやＬＧＡパッケージ等）やリードフレーム５２を使用した半導体パッケージ（ＴＳＯＰ等）に適用することが可能である。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，３１，４１，５１…半導体装置、２…配線基板、４…第１の半導体チップ、６…第２の半導体チップ、８…バンプ電極、９…アンダーフィル樹脂、９ａ…フィレット部、１０…応力緩和層、１１…第３の半導体チップ、２１…フリップチップ接続された下段側チップ、２２…フリップチップ接続された上段側チップ、２３…アンダーフィル樹脂、２３ａ…フィレット部、３２…第３の半導体チップ、３３…第４の半導体チップ、３５…バンプ電極、３７…アンダーフィル樹脂、４２…積層チップ、５２…リードフレーム。

Claims (5)

  1. 回路基材と、
    前記回路基材上に搭載された第１の半導体チップと、
    前記第１の半導体チップ上に積層され、かつ前記第１の半導体チップとフリップチップ接続された第２の半導体チップと、
    前記第１の半導体チップと前記第２の半導体チップとの間に充填され、外周部がフィレット形状を有するアンダーフィル樹脂とを具備し、
    前記第１の半導体チップの厚さをＴ１、前記第２の半導体チップの厚さをＴ２としたとき、前記第２の半導体チップの厚さＴ２は前記第１の半導体チップの厚さＴ１に対して、Ｔ１／（Ｔ１＋Ｔ２）≦０．６の関係を満足することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１の半導体チップは、前記第２の半導体チップが接続される表面に設けられた応力緩和層を有することを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記応力緩和層は絶縁樹脂層からなり、かつ前記第１の半導体チップは前記応力緩和層内に設けられた配線層を有することを特徴とする半導体装置。
  4. 請求項１ないし請求項３のいずれか１項記載の半導体装置において、
    さらに、前記第２の半導体チップ上に積層されたチップ部材を具備することを特徴とする半導体装置。
  5. 請求項４の記載の半導体装置において、
    前記第２の半導体チップと前記チップ部材とは、応力緩和層を兼ねる絶縁樹脂からなる接着剤層を介して接着されていることを特徴とする半導体装置。
JP2010151940A 2010-07-02 2010-07-02 半導体装置 Withdrawn JP2012015398A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010151940A JP2012015398A (ja) 2010-07-02 2010-07-02 半導体装置
TW100121097A TW201214635A (en) 2010-07-02 2011-06-16 Semiconductor device and method for manufacturing the same
US13/175,247 US20120001324A1 (en) 2010-07-02 2011-07-01 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010151940A JP2012015398A (ja) 2010-07-02 2010-07-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2012015398A true JP2012015398A (ja) 2012-01-19

Family

ID=45399092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010151940A Withdrawn JP2012015398A (ja) 2010-07-02 2010-07-02 半導体装置

Country Status (3)

Country Link
US (1) US20120001324A1 (ja)
JP (1) JP2012015398A (ja)
TW (1) TW201214635A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710653B2 (en) 2011-03-11 2014-04-29 Kabushiki Kaisha Toshiba Chip on chip semiconductor device including an underfill layer having a resin containing an amine-based curing agent
US10497688B2 (en) 2017-09-19 2019-12-03 Toshiba Memory Corporation Semiconductor device having stacked logic and memory chips

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220621A (ja) * 2018-06-21 2019-12-26 キオクシア株式会社 半導体装置及びその製造方法
JP2021150311A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 半導体装置
CN112581868B (zh) * 2020-12-09 2021-11-02 惠州市华星光电技术有限公司 柔性显示面板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
US7863720B2 (en) * 2004-05-24 2011-01-04 Honeywell International Inc. Method and system for stacking integrated circuits
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710653B2 (en) 2011-03-11 2014-04-29 Kabushiki Kaisha Toshiba Chip on chip semiconductor device including an underfill layer having a resin containing an amine-based curing agent
US10497688B2 (en) 2017-09-19 2019-12-03 Toshiba Memory Corporation Semiconductor device having stacked logic and memory chips

Also Published As

Publication number Publication date
TW201214635A (en) 2012-04-01
US20120001324A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
JP4494240B2 (ja) 樹脂封止型半導体装置
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
JP2001223326A (ja) 半導体装置
JP2013021216A (ja) 積層型半導体パッケージ
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2012015398A (ja) 半導体装置
JP2011044654A (ja) 半導体装置
JP4175138B2 (ja) 半導体装置
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US10629572B2 (en) Electronic package and method for fabricating the same
US8749039B2 (en) Semiconductor device having chip mounted on an interposer
JP5973470B2 (ja) 半導体装置
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US10854576B2 (en) Semiconductor device and manufacturing method thereof
CN109411418B (zh) 电子封装件及其制法
KR100808582B1 (ko) 칩 적층 패키지
US20210288024A1 (en) Semiconductor device packages and methods of manufacturing the same
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
JP2013175585A (ja) 積層型半導体装置
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
CN112447621A (zh) 半导体封装件
KR100994209B1 (ko) 반도체 적층 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
US20240079366A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130903