JP2005051261A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005051261A
JP2005051261A JP2004258323A JP2004258323A JP2005051261A JP 2005051261 A JP2005051261 A JP 2005051261A JP 2004258323 A JP2004258323 A JP 2004258323A JP 2004258323 A JP2004258323 A JP 2004258323A JP 2005051261 A JP2005051261 A JP 2005051261A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
wiring
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004258323A
Other languages
English (en)
Inventor
Mitsuru Komiyama
充 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004258323A priority Critical patent/JP2005051261A/ja
Publication of JP2005051261A publication Critical patent/JP2005051261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】実装面積の割合を大きくする。
【解決手段】上面に設けられている開口部１７、上下面に貫通しているスルーホール１５、上面のうち開口部が設けられていない領域に設けられている第１の配線１４ａ、下面に設けられている第２の配線１４ｂ、スルーホールに設けられている第３の配線１４ｃ、及び第２の配線に接続されている外部電極２８を有する基板１２を準備する工程と、第１の半導体素子１６の複数の第１の電極３０、及び第２の半導体素子１８の第３の電極３２を、第１導電性バンプ２０を用いて、熱圧着により電気的に接合して積み重ね体１００を形成する工程と、積み重ね体の第２の半導体素子を基板の開口部に収納させ、かつ第１の半導体素子の複数の第２の電極及び基板の第１の配線を、第２導電性バンプ２２を用いて、電気的に接続することにより、基板に積み重ね体を搭載する。
【選択図】図１

Description

この発明は、半導体装置の製造方法に関する。
従来の半導体実装構造としては、文献（日経エレクトロニクス、１９９４、２．１４号ｐ．５９〜）に開示されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄｅ Ａｒｒａｙ）型半導体装置がある。
このＢＧＡ型半導体装置は、基板（プリント基板）上に１つの半導体素子を搭載しており、当該半導体素子の上面に設けられた電極部とプリント基板の配線とを金属ワイヤにより電気的に接続している。そして、当該半導体素子を含む基板上には、半導体素子を外部の環境から保護するための封止樹脂が設けられている。
一方、プリント基板の裏面には、複数の導電性バンプ（金属バンプ）が基板の導電体部分（配線）に接続されている。従って、この金属バンプを介してＢＧＡ型半導体装置と他の回路とを接続することが可能となる。
従来のＢＧＡ型半導体装置では、プリント基板の裏面にギャングボンド接続用の電極バ
ンプを設けたことにより、実装基板の実装面積を半導体素子の面積に近づけることが可能
となる。従って、半導体装置自体をコンパクトにできる。
しかしながら、従来のＢＧＡ型半導体装置は、仮にプリント基板上に複数の半導体素子を搭載しようとした場合、半導体素子の面積分だけ、実装基板の面積が必要となり、実装基板の面積が大きくなってしまう。従って、従来のＢＧＡ型半導体装置では、実装基板の実装面積が、半導体素子の面積により制限されてしまうため、半導体素子を増やすことができなかった。
また、半導体素子と基板との接続を金属ワイヤ（ボンディングワイヤ）を用いて接合しているため、接続箇所を個別に接続していた。このため、接続作業に時間がかかり、作業効率が悪いという問題がある。
そのため、実装基板の面積を増加させず、半導体素子を多数搭載可能な半導体実装構造および作業性の良い実装方法の実現が望まれていた。
半導体装置の製造方法は、上面、及びこの上面と対向する下面、上面に設けられている開口部、上面から下面に貫通しているスルーホール、上面のうち開口部が設けられていない領域に設けられている第１の配線、下面に設けられている第２の配線、スルーホールに設けられていて、第１及び第２の配線を接続している第３の配線、及び第２の配線に接続されている外部電極を有する基板を準備する工程と、第１の電極及び外周領域に設けられている第２の電極を有する第１の半導体素子の複数の第１の電極、及び第３の電極を有する第２の半導体素子の第３の電極を、第１導電性バンプを用いて、熱圧着により電気的に接合して積み重ね体を形成する工程と、積み重ね体の第２の半導体素子を基板の開口部に収納させ、かつ第１の半導体素子の複数の第２の電極及び基板の第１の配線を、第２導電性バンプを用いて、電気的に接続することにより、基板に積み重ね体を搭載する工程とを含む。
この発明の製造方法により製造される半導体装置によれば、基板の上面側に、この基板上面に対して垂直の方向に２つの半導体素子からなる積み重ね体を積み重ねているので、スタック化が実現出来かつ従来に比べ、実装面積の割合を大きくすることができる。また、実装基板は小型にできるので、装置のコンパクト化が可能となる。
また、基板には積み重ね体の一部分を収納するための開口部を設けているので、実装高さを低減することができる。
また、積み重ね体の一方の半導体素子と基板の配線部を第２導電性バンプを用いて堅固に結合させてある。このように第２導線性バンプを用いているので、熱圧着により一回の作業で複数の接続箇所を同時に接合させることができる。このため、作業効率が向上する。
また、２組の積み重ね体を具え、これら積み重ね体を互いに絶縁された状態で積み重ねているので、２つの半導体素子を積み重ねたときに比べ、実装面積の割合をさらに大きくすることが可能となる。
また、この発明の半導体装置の製造方法によれば、２つの半導体素子同士を第１導電性
バンプを介して熱圧着により互いに接合させている。このため、一回の工程で、複数箇所
の接合が可能となり、作業効率が向上する。
積み重ね体の一方の半導体素子と基板とを第２導電性バンプを用いて電気的に接合している。このため、例えば、熱圧着法或いは加熱法により第２導電性バンプを介して両者を接合することができるため、一回の工程で複数箇所の接合が可能となる。
以下、図を参照して、この発明の半導体装置及びその製造方法の実施の形態につき説明
する。なお、図は、この発明が理解できる程度に、各構成成分の大きさ、形状および配置
関係を概略的に示してあるにすぎず、従って、この発明は、何ら図示例に限定されるもの
ではない。なお、この実施の形態では、半導体装置としてＢＧＡ型半導体装置を例に取っ
て説明する。
［第１の実施の形態のＢＧＡ型半導体装置の構造］
図１を参照して、この発明の第１の実施の形態のＢＧＡ型半導体装置の主要構造につき説明する。なお、図１は、第１の実施の形態のＢＧＡ型半導体装置の構造を説明するための切り口断面を示す図である。
第１の実施の形態では、基板１０とこの基板１０の上面、すなわち、第１の面側に、基
板１０の上面に垂直な方向に積み重ねられている２つの半導体素子１６および１８からな
る積み重ね体１００とを具えている。そして、２つの半導体素子１６および１８は、第１
導電性バンプ２０を介して互いに電気的に堅固に結合されている。ここでは、一方の半導
体素子１６を第１半導体素子と称し、他方の半導体素子１８を第２半導体素子と称する。
この第１の実施の形態では、基板１０として、プリント配線基板を用いる。この基板１
０は、周知の通り絶縁板１２の表面に配線（例えば銅（Ｃｕ）配線とする。）１４が形成
されており、この配線１４の上面配線１４ａ、すなわち第１の配線と下面配線１４ｂ、す
なわち第２の配線とは、スルーホール部１５の配線１４ｃ、すなわち第３の配線により接
続されている。また、この基板１０の上面、すなわち第１の面には、積み重ね体１００の
一部分を収納するための溝１７、すなわち開口部が形成されている。この溝１７の深さは
、第２半導体素子１８の厚さと第１導電性バンプ２０の高さとを加算した値よりもいくら
か深くしておくのが良い。その理由は、あまり溝の深さが浅いと、第１半導体素子１６を
基板に接続したとき、第２半導体素子１８が溝１７の底面にぶつかって両者が接続されず
に、第１半導体素子１６が基板１０から遊き上がるのを防止するためである。
また、基板１０の表面、すなわち第１の面および裏面、すなわち第２の面の配線１４の
第２金属バンプとの接合部および外部電極との接合部以外の領域をソルダーレジスト２４
で覆っている。
そして、この第１の実施の形態では、この基板１０の上面に対して垂直な方向に２つの半導体素子１６および１８、すなわち第１および第２半導体素子を積み重ねてある。
また、第１半導体素子１６には、複数の電極３０、すなわち第１の電極が設けられてお
り、また、第２半導体素子１８にも複数の電極３２、すなわち第３の電極が設けられてい
る。そして、第１半導体素子１６の電極３０と第２半導体素子１８の電極３２以外の面を
保護膜（パッシベーション（ＰＶ）膜）１９で覆ってある。
また、この第１半導体素子１６の電極３０と第２半導体素子１８の電極３２とは、第１導電性バンプ２０を介してそれぞれ電気的に堅固に結合されている。ここでは、第１および第２半導体素子の電極３０および３２と第１導電性バンプ２０とを熱圧着により接合してある。
第１導電性バンプ２０は、第１半導体素子１６と第２半導体素子１８との間に、複数個、この例では、６個設けられている。この第１導電性バンプ２０を例えばはんだ（Ｓｎ−Ｐｂ）バンプとする。なお、ここでは、第１導電性バンプ２０をはんだバンプとしたが、はんだバンプの代わりに、通常良く知られている、金（Ａｕ）バンプ、Ａｌバンプ、銅（Ｃｕ）バンプ、Ａｇ−Ｓｎバンプ或いは異方向性導電体バンプなどを使用しても良い。なお、この実施の形態では、第１導電性バンプ２０を第１金属バンプとも称する。
また、第１半導体素子１６の一方および他方の外周領域の電極３４および３６、すなわち第２の電極には、複数の第２導電性バンプ２２が設けてある。ここでは、第２導電性バンプ２２を２個接続した例を示す。また、第２導電性バンプ２２の材料を上述した第１金属バンプ２０と同様な材料（はんだ）とする。なお、ここでは、第２導電性バンプ２２を第２金属バンプとも称する。
この第１の実施の形態では、第２金属バンプ２２を基板１０の上面配線１４ａに熱圧着により接合してある。従って、第１半導体素子１６と基板１０とは、電気的に接続されている。
また、このＢＧＡ型半導体装置では、従来と同様に第１および第２半導体素子１６および１８を外部の環境から保護するため、封止樹脂２６が設けられている。
また、基板１０の下面配線１４ｂ、すなわち基板１０の下面には、外部電極２８が設け
られている。ここでは、外部電極２８として、金属バンプを用いる。
［第１の実施の形態の半導体装置の製造方法］
次に、図２の（Ａ）、（Ｂ）および（Ｃ）を参照して、第１の実施の形態のＢＧＡ型半
導体装置の製造方法につき説明する。なお、図２の（Ａ）、（Ｂ）および（Ｃ）は、第１
の実施の形態のＢＧＡ型半導体装置の製造方法を説明するための切り口断面を示す図であ
る。
まず、第１半導体素子１６上の電極３０、３４および３６に金属バンプ２０および２２を形成する。その後、第１半導体素子１６と第２半導体素子１８とを交差させかつ第１半導体素子１６の電極３０側の金属バンプ２０と第２半導体素子１８の電極３２側とを対向させる（図２の（Ａ））。その後、第１半導体素子１６の金属バンプ２０と第２半導体素子１８の電極３２とを熱圧着により、一回の工程で同時に接合する（図２の（Ｂ））。
このような第１および第２半導体素子１６および１８同士を熱圧着により接合する方法をここでは、チップ−チップ（Ｃｈｉｐ−Ｃｈｉｐ）ボンディングと称する。
この実施の形態では、第１金属バンプ２０を６個および第２金属バンプ２２を２個それぞれ形成してある。また、第１半導体素子１６の電極２０側の表面と、第２半導体素子１８の電極３２側の表面には、保護膜（ＰＶ膜）１９が形成されている。
次に、第２金属バンプ２２と基板１０とを、例えば熱圧着法により電気的に接合する（図２の（Ｃ））。このような工程をフリップ−チップ（Ｆｌｉｐ−Ｃｈｉｐ）ボンディングと称する。
第１の実施の形態では、例えばミーリングにより基板１０の上面の一部に積み重ね体１００の一部を挿入するための溝１７を形成する。ここでは、この溝１７の深さを第２半導体素子１８と溝１７の底面とが接触しない程度とし、また、溝１７の大きさ（溝１７の長さおよび幅）を第２半導体素子１８が収納できる程度の寸法に形成しておく。
次に、第２半導体素子１８を溝１７に収納して第１半導体素子１６の第２金属バンプ２２を基板１０の配線１４に搭載する。その後、熱圧着法により第２金属バンプ２２と配線１４とを電気的に接合する。なお、ここでは、第２金属バンプ２２と配線１４との接続を熱圧着法を用いて行ったが、スポットレーザ加熱或いはリフロー雰囲気加熱法などを用いて接合しても良い。
次に、積み重ね体１００を封止樹脂（例えばエポキシ樹脂）を用いて封止する（図示せず）。その後、基板１０の裏面の配線１４に例えばバンプ搭載リフロー雰囲気加熱法を用いて金属バンプ（図示せず）を接合する。尚、予め、基板１０の配線１４の金属バンプ取付け部以外にソルダーレジスト２４を形成しておく。
上述した工程を経て第１の実施の形態のＢＧＡ型半導体装置は完成する。
第１の実施の形態のＢＧＡ型半導体装置構造によれば、第１および第２半導体素子１６および１８からなる積み重ね体１００を基板１０の上側に搭載してあるので、スタック化が実現出来かつ従来に比べ、実装面積の割合を大きくすることができる。すなわち、従来は半導体素子が一個であったが、この実施の形態では、２つの半導体素子を重ね合わせているので、実装面積の割合は２倍となる。
また、基板１０には、溝１７を設けて積み重ね体１００の一部を収納しているので、実装高さを低減することができる。
また、この装置の製造方法によれば、第１半導体素子１６と第２半導体素子１８とを第
１金属バンプ２０を介して熱圧着により接合している。従って、複数の接続箇所を一回の
作業工程で電気的に接合させることができるため、作業効率が向上する。
［参考例のＢＧＡ型半導体装置の構造］
図３を参照して、参考例のＢＧＡ型半導体装置につき説明する。なお、図３は、参考例
のＢＧＡ型半導体装置の主要構造を説明するための切り口断面を示す図である。
この例では、積み重ね体１００を基板１０上面に直接搭載してある点、および導電性ワ
イヤ３９を用いて、第１半導体素子１６の電極３４および３６と基板１０の配線１４とを
接続している点が第１の実施の形態と異なっている。
また、この例では、基板１０の上面には接続配線部分を除いて、ソルダーレジスト２４を形成してある。このソルダーレジスト２４上に、上述した積み重ね体１００を絶縁層３８を介して堅固に結合する。ここでは、絶縁層３８として接着剤を用いる。
また、第１半導体素子１６の電極３４および３６と基板１０の配線１４とを導電性ワイヤ３９を用いてそれぞれ接続している。ここでは、導電性ワイヤとして、例えばボンディングワイヤを用いる。その他の構成は、第１の実施の形態の構成と同様であるため、ここでは詳細な説明を省略する。
次に、この例のＢＧＡ型半導体装置を実装する場合には、まず、積み重ね体１００を接
続させる部分の配線１４を除く基板１０の上面にソルダーレジスト２４を形成する。
次に、ソルダーレジスト２４上に接着剤を塗布して、当該ソルダーレジスト２４上に、上述した第１の実施の形態と同じ方法で形成した第１および第２半導体素子１６および１８からなる積み重ね体１００を接着させる。このとき、第１半導体素子１６を基板１０側に、すなわち下側に配設する。
第１半導体素子１６とソルダーレジスト２４とを接着させた後、ボンディングワイヤ３９により第１半導体素子１６の電極３４および３６と基板１０の配線１４とを電気的に接続する。その後の工程は、第１の実施の形態の工程と同様にして行う。
この例では、第１および第２半導体素子１６および１８からなる積み重ね体１００を基
板１０の上側に直接接着してあるので、従来に比べ、実装面積の割合が大きくなると共に
、第１の実施の形態のように基板１０に溝１７を形成する必要がない分、基板１０の厚さ
を薄くすることができるという利点がある。
［第２の実施の形態のＢＧＡ型半導体装置の構造］
次に、図４および図５を参照して、この発明の第２の実施の形態のＢＧＡ型半導体装置
の主要構造につき説明する。なお、図４は、第２の実施の形態のＢＧＡ型半導体装置の主
要構造を説明するための斜視図であり、図５は、図４のＸ−Ｘ線に沿って切断した位置で
の切り口断面を示す図である。なお、図４は、図を明瞭にするため装置の内部構成を透過
して示す。
この例では、２組の積み重ね体１００および２００を基板１０の上面の垂直方向に重ね
た構造になっている。すなわち、ここでは、上述した積み重ね体１００の他に、もう１組
の積み重ね体２００を設けてある。この例では、一方の積み重ね体１００を第１積み重ね
体と称し、他方の積み重ね体２００を第２積み重ね体と称する。
第２積み重ね体２００は、第３半導体素子４０と第４半導体素子４２とを直交させて結合させてある。両者４０および４２の結合には、第３金属バンプ４４を用いている。そして、第１半導体素子１６と第３半導体素子４０とを互いに絶縁された状態で、ここでは接着剤４６を用いて堅固に固定（接合）させてある。
また、第１半導体素子１６と基板１０の配線１４とは、第１の実施の形態と同様に第２金属バンプ２２を介して電気的に接続されている。
また、第３半導体素子４０の電極４８および５０と基板１０の配線１４とは、ボンディングワイヤ３９によって接続されている。その他の構成は、第１の実施の形態の構成と同様である。従って、ここでは詳細な説明を省略する。
［第２の実施の形態の製造方法］
次に、図６、図７および図８を参照して、この発明の第２の実施の形態のＢＧＡ型半導
体装置の製造方法につき説明する。図６の（Ａ）および（Ｂ）、図７の（Ａ）および（Ｂ
）並びに図８の（Ａ）および（Ｂ）は、第２の実施の形態のＢＧＡ型半導体装置の製造方
法を説明するための工程図である。
第２の実施の形態では、予め、第１半導体素子１６の電極３０、３４および３６以外の
領域には、ＰＶ膜１９を形成し、第２半導体素子１８の電極３２以外の領域にはＰＶ膜１
９を形成しておく。また、第１半導体素子１６の電極３０、３４および３６上には、第１
金属バンプ２０と第２金属バンプ２２とを形成しておく。
次に、Ｃｈｉｐ−Ｃｈｉｐボンディング工程により、上述した第１の実施の形態の製造
方法と同様にして、まず第１半導体素子１６と第２半導体素子１８とを第１金属バンプ２
０を介して、互いに交差して熱圧着により接合する。このようにして、第１半導体素子１
６と第２半導体素子１８とからなる第１積み重ね体１００が形成される（図６の（Ａ））
。
次に、Ｆｌｉｐ−Ｃｈｉｐボンディング工程により、第１半導体素子１６の電極３４お
よび３６に設けられた第２金属バンプ２２と基板１０の配線１４とを熱圧着法などにより
接続する（図６の（Ｂ））。なお、この例では、基板１０に、第１積み重ね体１００の一
部分を収納するための溝１７を形成してある。ここまでの工程は第１の実施の形態と同様
である。
次に、予め、第３半導体素子４０の電極４７上に形成された第３金属バンプ４４を用いて第３半導体素子４０と第４半導体素子４２とを熱圧着により接合する。このときも、予め電極４３、４７、４８および５０の接合面以外の第３および第４半導体素子４０および４２の一方の面にはＰＶ膜１９を形成しておく。
次に、第３半導体素子４０と第４半導体素子４２とを、互いに交差させて接合する。このようにして、第３半導体素子４０と第４半導体素子４２とからなる第２積み重ね体２００が形成される（図７の（Ａ））。
次に、第１半導体素子１６の上面に第２積み重ね体２００を互いに絶縁された状態で、
積み重ねかつ堅固に結合させる（図７の（Ｂ））。なお、この例では、第１半導体素子１
６の上面に接着剤４６を塗布し、その後、第２積み重ね体２００の第３半導体素子４０と
第１半導体素子１６とを互いに接合させる。
次に、ワイヤーボンディング工程により、ボンディングワイヤ３９を用いて第３半導体素子４０の電極４８および５０と基板１０の配線１４とを電気的に接続する（図８の（Ａ））。なお、ここでは、予め、基板１０の配線１４の第２金属バンプ２２およびボンディングワイヤー３９の接続部分以外の領域にソルダーレジスト２４を形成しておく。
以下の工程は周知の技術で行われる。すなわち、第１および第２積み重ね体１００およ
び２００を覆って基板１０上に封止樹脂２６を形成する（図８の（Ｂ））。その後、例え
ば熱圧着により基板１０の裏面に形成されている配線１４に金属バンプ（図５）を接合す
る。上述した一連の工程を経てこの例のＢＧＡ型半導体装置が完成する。
この例では、基板１０の上側に、第１、第２、第３および第４半導体素子１６、１８、
４０および４２を積み重ねているので、第１の実施の形態および上述の第１の参考例に比
べ、実装面積の割合はさらに大きくなる。すなわち、ここでは、半導体素子を４個積み重
ねているので、従来に比べ、実装面積の割合は、約４倍となる。また、基板１０には、溝
１７を形成してあるので、実装高さが低減する。また、第１半導体素子１６と基板１０、
および第３半導体素子４０と基板１０とを電気的に隔離して個別に接続してある。すなわ
ち、個々の積み重ね体は、ソルダーレジスト２４を挟んで、スルーホール部１５の内側の
基板１０上に第１半導体素子１６が第２金属バンプ２２を介して電気的に接続され、スル
ーホール部１５の外側の基板１０上に第３半導体素子４０がボンディングワイヤ３９を介
して電気的に接続されている。このため、第１および第２積み重ね体１００および２００
を個別に駆動させることができる。
なお、上述した例では、ＢＧＡ型半導体装置を例にとって説明したが、何らこの半導体
装置に限定されるものではなく、プリント配線基板を用いたＣＯＢ（チップオンボード：
Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）実装とかベアチップの実装などにも適用できる。
半導体装置の構成例を説明するために供する断面図である。 （Ａ）〜（Ｃ）は、半導体装置の製造方法を説明するために供する断面図である。 半導体装置の構成例を説明するために供する断面図である。 半導体装置の構成例を説明するために供する斜視図である。 半導体装置の構成例を説明するために供する断面図である。 （Ａ）〜（Ｂ）は、半導体装置の製造方法を説明するために供する製造工程図である。 （Ａ）〜（Ｂ）は、図６に続く、製造工程図である。 （Ａ）〜（Ｂ）は、図７に続く、製造工程図である。
符号の説明
１０：プリント配線基板
１２：絶縁板
１４：配線
１５：スルーホール部
１６：第１半導体素子
１７：溝
１８：第２半導体素子
２０：第１金属バンプ
２２：第２金属バンプ
２４：ソルダーレジスト
２６：封止樹脂
２８：外部電極
３０、３２、３４、３６、４３、４７、４８、５０：電極
３８：接着剤
３９：ボンディングワイヤ
４０：第３半導体素子
４２：第４半導体素子
４４：第３金属バンプ
４６：接着剤
１００：第１積み重ね体
２００：第２積み重ね体

Claims (2)

  1. 上面、及び当該上面と対向する下面、前記上面に設けられている開口部、前記上面から前記下面に貫通しているスルーホール、前記上面のうち前記開口部が設けられていない領域に設けられている第１の配線、前記下面に設けられている第２の配線、前記スルーホールに設けられていて、前記第１及び第２の配線を接続している第３の配線、及び前記第２の配線に接続されている外部電極を有する基板を準備する工程と、
    第１の電極及び外周領域に設けられている第２の電極を有する第１の半導体素子の複数の第１の電極、及び第３の電極を有する第２の半導体素子の前記第３の電極を、第１導電性バンプを用いて、熱圧着により電気的に接合して積み重ね体を形成する工程と、
    前記積み重ね体の前記第２の半導体素子を前記基板の開口部に収納させ、かつ前記第１の半導体素子の複数の前記第２の電極及び前記基板の前記第１の配線を、第２導電性バンプを用いて、電気的に接続することにより、前記基板に前記積み重ね体を搭載する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 上面、及び当該上面と対向する下面、前記上面に設けられている開口部、前記上面から前記下面に貫通しているスルーホール、前記上面のうち前記開口部が設けられていない領域に設けられている第１の配線、前記下面に設けられている第２の配線、前記スルーホールに設けられていて、前記第１及び第２の配線を接続している第３の配線、及び前記第２の配線に接続されている外部電極を有する基板を準備する工程と、
    第１の電極及び外周領域に設けられている第２の電極を有する第１の半導体素子の複数の前記第１の電極、及び第３の電極を有する第２の半導体素子の前記第３の電極を、第１導電性バンプを用いて、熱圧着により電気的に接合して第１の積み重ね体を形成する工程と、
    前記第１の積み重ね体の前記第２の半導体素子を前記基板の開口部に収納させ、かつ前記第１の半導体素子の複数の前記第２の電極及び前記基板の前記第１の配線を、第２導電性バンプを用いて、電気的に接続することにより、前記基板に前記第１の積み重ね体を搭載する工程と、
    第３の半導体素子の複数の電極の一部と第４の半導体素子の電極同士を、第３導電性バンプを用いて、熱圧着により電気的に接合して第２の積み重ね体を形成する工程と、
    前記基板に搭載されている前記第１の積み重ね体の前記第１半導体素子及び前記第２の積み重ね体の第３の半導体素子を接合することにより、前記第２の積み重ね体を、前記基板に搭載されている前記第１の積み重ね体に搭載する工程と、
    前記第３の半導体素子の前記複数の電極のうち、前記第３導電性バンプが接続されていない電極及び前記基板の前記第１の配線を、ボンディングワイヤにより電気的に接続する
    工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2004258323A 2004-09-06 2004-09-06 半導体装置の製造方法 Pending JP2005051261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004258323A JP2005051261A (ja) 2004-09-06 2004-09-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004258323A JP2005051261A (ja) 2004-09-06 2004-09-06 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9341516A Division JPH11177020A (ja) 1997-12-11 1997-12-11 半導体実装構造およびその実装方法

Publications (1)

Publication Number Publication Date
JP2005051261A true JP2005051261A (ja) 2005-02-24

Family

ID=34270232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004258323A Pending JP2005051261A (ja) 2004-09-06 2004-09-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005051261A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
CN103650134A (zh) * 2011-10-20 2014-03-19 松下电器产业株式会社 半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
CN103650134A (zh) * 2011-10-20 2014-03-19 松下电器产业株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP3481444B2 (ja) 半導体装置及びその製造方法
US9496205B2 (en) Power semiconductor package
JPH11177020A (ja) 半導体実装構造およびその実装方法
KR100583491B1 (ko) 반도체패키지 및 그 제조방법
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
TWI389183B (zh) 堆疊半導體晶片之方法與裝置
JP5529371B2 (ja) 半導体装置及びその製造方法
US20070216008A1 (en) Low profile semiconductor package-on-package
JP2008166439A (ja) 半導体装置およびその製造方法
JP2005340389A (ja) 半導体装置及びその製造方法
JP2008034567A (ja) 半導体装置及びその製造方法
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
TW201222721A (en) Method of manufacturing semiconductor device
JP5358089B2 (ja) 半導体装置
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
JP2006165073A (ja) 半導体装置およびその製造方法
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
JP2003110091A (ja) 半導体装置及び半導体装置の製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JP2004207757A (ja) 半導体装置及びその製造方法
JP2005051261A (ja) 半導体装置の製造方法
JP2004356655A (ja) 半導体装置
JP2004356654A (ja) 半導体装置
JP2009081462A (ja) 半導体装置
JP2010239162A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020