JP2003258197A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003258197A JP2003258197A JP2002062029A JP2002062029A JP2003258197A JP 2003258197 A JP2003258197 A JP 2003258197A JP 2002062029 A JP2002062029 A JP 2002062029A JP 2002062029 A JP2002062029 A JP 2002062029A JP 2003258197 A JP2003258197 A JP 2003258197A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- mounting surface
- stacked
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 放熱性に優れ、高密度実装可能な半導体装置
を提供する。 【解決手段】 実装側の面に他の半導体装置１を実装面
を向かい合わせて積層実装し、積層実装に用いた片方の
半導体装置２の実装側の反対面を実装基板５に接着さ
せ、放熱構造を得るものである。積層実装は、バンプ
３，６もしくはバンプと放熱パッド４両方を用いる。
を提供する。 【解決手段】 実装側の面に他の半導体装置１を実装面
を向かい合わせて積層実装し、積層実装に用いた片方の
半導体装置２の実装側の反対面を実装基板５に接着さ
せ、放熱構造を得るものである。積層実装は、バンプ
３，６もしくはバンプと放熱パッド４両方を用いる。
Description
【０００１】
【産業上の利用分野】本発明は電子装置などの電子部品
として使用される小型の半導体装置に関するものであ
る。
として使用される小型の半導体装置に関するものであ
る。
【０００２】
【従来の技術】デジタルカメラなど電子携帯機器は、小
型、軽量化、高密度化のニーズが高く、それにともない
電子部品は、より小さく、より薄く、より軽いものが要
求される。現在、小型携帯電子機器においては、BGA、C
SPといった小型の半導体装置が使用され、今後、さらな
ら小型化の要求とともにベアチップ実装あるいはウエハ
レベルで組立が可能なチップスケールの超小型半導体装
置が導入されることが予想され、フリップチップによる
実装が幅広く利用されるものと考えられる。
型、軽量化、高密度化のニーズが高く、それにともない
電子部品は、より小さく、より薄く、より軽いものが要
求される。現在、小型携帯電子機器においては、BGA、C
SPといった小型の半導体装置が使用され、今後、さらな
ら小型化の要求とともにベアチップ実装あるいはウエハ
レベルで組立が可能なチップスケールの超小型半導体装
置が導入されることが予想され、フリップチップによる
実装が幅広く利用されるものと考えられる。
【０００３】フリップチップ実装とは、ICのアルミ電極
パッド上にクロム、銅などの金属薄膜を介して形成した
スズ―鉛などの半田バンプと実装基板上に設けた金属電
極とを位置合わせした後、リフロー炉を通すことによ
り、ハンダが金属電極と溶着、接続する実装方法であ
る。
パッド上にクロム、銅などの金属薄膜を介して形成した
スズ―鉛などの半田バンプと実装基板上に設けた金属電
極とを位置合わせした後、リフロー炉を通すことによ
り、ハンダが金属電極と溶着、接続する実装方法であ
る。
【０００４】フリップチップ実装においては、ICから基
板への放熱は、バンプを経路としてのみ行われるため熱
抵抗が高い。特にベアチップ、超小型、薄型の半導体装
置においては、放熱面積が小さくなり、熱の放散性が低
く、放熱対策が必要になる。その対策として、従来は、
図4に示すように実装基板１１にフリップ実装された半
導体装置１２の実装面と反対側の面に導電性のヒートシ
ンク１３を接着剤14などで固定し、このヒートシンク１
３を介して放熱する構造が採られてきた。
板への放熱は、バンプを経路としてのみ行われるため熱
抵抗が高い。特にベアチップ、超小型、薄型の半導体装
置においては、放熱面積が小さくなり、熱の放散性が低
く、放熱対策が必要になる。その対策として、従来は、
図4に示すように実装基板１１にフリップ実装された半
導体装置１２の実装面と反対側の面に導電性のヒートシ
ンク１３を接着剤14などで固定し、このヒートシンク１
３を介して放熱する構造が採られてきた。
【０００５】
【発明が解決しようとする課題】しかし、ヒートシンク
を用いた従来の放熱構造では、ヒートシンクの製造コス
トが高くまたその取り付工程が１工程増えることによっ
て量産性が低下し、コスト高になる。しかも、ヒートシ
ンクを取り付けると実装構造全体が大型化し、小型電子
機器への適用に不向きになるという欠点を持ち合わせて
いた。
を用いた従来の放熱構造では、ヒートシンクの製造コス
トが高くまたその取り付工程が１工程増えることによっ
て量産性が低下し、コスト高になる。しかも、ヒートシ
ンクを取り付けると実装構造全体が大型化し、小型電子
機器への適用に不向きになるという欠点を持ち合わせて
いた。
【０００６】そこで、本発明は、放熱対策を、ヒートシ
ンクなしで実現し低コスト、かつ、実装構造全体の小
型、軽量化、高密度化に寄与する半導体装置を提供する
ことを目的とする。
ンクなしで実現し低コスト、かつ、実装構造全体の小
型、軽量化、高密度化に寄与する半導体装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、第１の半導体
装置と、第２の半導体装置とが実装基板に実装された半
導体装置であって、前記第１の半導体装置の実装面と前
記第２の半導体装置の実装面とが向かい合うように配置
されており、前記第１の半導体装置の実装面上に形成さ
れた電極パッドと、前記第２の半導体装置の実装面上に
形成された第２のバンプ電極と、が接続されており、前
記第１の半導体装置は、前記第１の半導体装置の実装面
上に前記第２の半導体装置の外周よりも外に配置される
ように形成された第１のバンプ電極を有し、前記第１の
バンプ電極と、前記実装基板上に形成された実装基板電
極とが接続されており、前記第２の半導体装置の実装面
の反対側の面と前記実装基板が、導電性の接着剤によっ
て接続されていることを特徴とする。
装置と、第２の半導体装置とが実装基板に実装された半
導体装置であって、前記第１の半導体装置の実装面と前
記第２の半導体装置の実装面とが向かい合うように配置
されており、前記第１の半導体装置の実装面上に形成さ
れた電極パッドと、前記第２の半導体装置の実装面上に
形成された第２のバンプ電極と、が接続されており、前
記第１の半導体装置は、前記第１の半導体装置の実装面
上に前記第２の半導体装置の外周よりも外に配置される
ように形成された第１のバンプ電極を有し、前記第１の
バンプ電極と、前記実装基板上に形成された実装基板電
極とが接続されており、前記第２の半導体装置の実装面
の反対側の面と前記実装基板が、導電性の接着剤によっ
て接続されていることを特徴とする。
【０００８】また、前記導電性の接着剤は、半田である
ことを特徴とする。
ことを特徴とする。
【０００９】また、前記第２の半導体装置の実装面上の
絶縁膜と、前記第１の半導体装置の実装面と反対側の面
とが、電解メッキ層を介して接続されていることを特徴
とする。
絶縁膜と、前記第１の半導体装置の実装面と反対側の面
とが、電解メッキ層を介して接続されていることを特徴
とする。
【００１０】また、前記第２の半導体装置が複数個有す
ることを特徴とする。
ることを特徴とする。
【００１１】
【発明の実施の形態】本発明の半導体装置は、上記課題
を解決するために、次のような構成としている。本発明
の半導体装置は、実装側の面に他の半導体装置と実装面
を向かい合わせて積層実装し、積層実装に用いた片方の
半導体装置の実装側と反対の面を実装基板に接着させ、
放熱構造を得るものである。積層実装は、バンプもしく
はバンプと放熱パッド両方を用いて行われる。
を解決するために、次のような構成としている。本発明
の半導体装置は、実装側の面に他の半導体装置と実装面
を向かい合わせて積層実装し、積層実装に用いた片方の
半導体装置の実装側と反対の面を実装基板に接着させ、
放熱構造を得るものである。積層実装は、バンプもしく
はバンプと放熱パッド両方を用いて行われる。
【００１２】本発明により、ICで発生した熱は、放熱パ
ッドおよびバンプを介して積層実装した半導体装置へ放
熱され、この半導体装置を経路として実装基板に放熱さ
れるため、熱抵抗が低くなり、ヒートシンクを用いなく
ても、熱特性を向上させることができる。また、1つも
しくはそれ以上の半導体装置が各々積層実装されるた
め、高密度の実装が可能になる。
ッドおよびバンプを介して積層実装した半導体装置へ放
熱され、この半導体装置を経路として実装基板に放熱さ
れるため、熱抵抗が低くなり、ヒートシンクを用いなく
ても、熱特性を向上させることができる。また、1つも
しくはそれ以上の半導体装置が各々積層実装されるた
め、高密度の実装が可能になる。
【００１３】
【実施例】次に、本発明の実施例を、図面を用いて説明
する。図１は、本発明の第1実施例を表した断面図であ
る。図1（ａ）に示すように本発明の半導体装置は、大
小2つの半導体装置１、半導体装置2を各々の実装面を向
かい合わせて半導体装置2のバンプ電極3を半導体装置1
に形成した電極パッド4に積層実装させた構成とする。
次に、図1（ｂ）に示すように、半導体装置2の実装側の
反対面が実装基板5に接地するように、半導体装置1のバ
ンプ電極6を実装基板の電極7にフリップチップ実装す
る。このとき、半導体装置2の実装側の反対面と実装基
板4との接続は、導電性の接着剤（もしくは半田）１５
による接続などで行う。
する。図１は、本発明の第1実施例を表した断面図であ
る。図1（ａ）に示すように本発明の半導体装置は、大
小2つの半導体装置１、半導体装置2を各々の実装面を向
かい合わせて半導体装置2のバンプ電極3を半導体装置1
に形成した電極パッド4に積層実装させた構成とする。
次に、図1（ｂ）に示すように、半導体装置2の実装側の
反対面が実装基板5に接地するように、半導体装置1のバ
ンプ電極6を実装基板の電極7にフリップチップ実装す
る。このとき、半導体装置2の実装側の反対面と実装基
板4との接続は、導電性の接着剤（もしくは半田）１５
による接続などで行う。
【００１４】次に第2実施例について説明する。図2は、
本発明の第2実施例を表した断面図である。図2（ａ）
は、半導体装置1と半導体装置2とを積層実装する際、半
導体装置2のバンプ電極3を除くIC表面の絶縁膜上にバン
プ電極3とショートしないようパターニングした銅、ニ
ッケル、クロムなどの電解メッキ層8を放熱パッドとし
て形成し、電解メッキ層8と半導体装置1の絶縁層とを接
続させた実施例である。電解メッキ層8の代わりに銅な
どの金属放熱板を使用しても同様の効果が得られる。図
2（ｂ）は、実装基板へ実装した後の断面図である。
本発明の第2実施例を表した断面図である。図2（ａ）
は、半導体装置1と半導体装置2とを積層実装する際、半
導体装置2のバンプ電極3を除くIC表面の絶縁膜上にバン
プ電極3とショートしないようパターニングした銅、ニ
ッケル、クロムなどの電解メッキ層8を放熱パッドとし
て形成し、電解メッキ層8と半導体装置1の絶縁層とを接
続させた実施例である。電解メッキ層8の代わりに銅な
どの金属放熱板を使用しても同様の効果が得られる。図
2（ｂ）は、実装基板へ実装した後の断面図である。
【００１５】次に第3実施例について説明する。図3は、
本発明の第３実施例を表した断面図である。図3（ａ）
は、計3個の半導体装置を積層させた実施例で、半導体
装置1に半導体装置9および半導体装置１０が積層実装さ
れている。半導体装置を積層実装する際は、積層する半
導体装置の実装エリアが許す限り、何個用いてもよい。
図3（ｂ）は、実装基板へ実装した後の断面図である。
本発明の第３実施例を表した断面図である。図3（ａ）
は、計3個の半導体装置を積層させた実施例で、半導体
装置1に半導体装置9および半導体装置１０が積層実装さ
れている。半導体装置を積層実装する際は、積層する半
導体装置の実装エリアが許す限り、何個用いてもよい。
図3（ｂ）は、実装基板へ実装した後の断面図である。
【００１６】
【発明の効果】ヒートシンクを用いた従来の放熱構造で
は、ヒートシンクの製造コストおよびその取り付コスト
によって実装コスト高になっていたが、本発明により、
ICで発生した熱は、放熱パッドおよびバンプを介して
積層実装した半導体装置へ放熱され、この半導体装置を
経路として実装基板へと放熱されるため、熱抵抗が低く
なり、ヒートシンクを用いなくても、熱特性を向上させ
ることができ、低コスト化がはかれる。
は、ヒートシンクの製造コストおよびその取り付コスト
によって実装コスト高になっていたが、本発明により、
ICで発生した熱は、放熱パッドおよびバンプを介して
積層実装した半導体装置へ放熱され、この半導体装置を
経路として実装基板へと放熱されるため、熱抵抗が低く
なり、ヒートシンクを用いなくても、熱特性を向上させ
ることができ、低コスト化がはかれる。
【００１７】更に、ヒートシンクがなく、さらに積層実
装を行うため、半導体装置の小型、軽量化に加え高密度
実装が可能となり、実装構造全体の小型化、軽量化を実
現することができる。
装を行うため、半導体装置の小型、軽量化に加え高密度
実装が可能となり、実装構造全体の小型化、軽量化を実
現することができる。
【図１】第1実施例の半導体装置の断面図。
【図２】第2実施例の半導体装置の断面図。
【図３】第3実施例の半導体装置の断面図。
【図４】従来の半導体装置の断面図。
１ 半導体装置
２ 半導体装置
３ バンプ電極
４ 電極パッド
５ 実装基板
６ バンプ電極
７ 実装基板電極
８ 電解メッキ層
９ 半導体装置
１０ 半導体装置
１１実装基板
１２ 半導体装置
１３ ヒートシンク
１４ 接着剤
１５ 導電性接着剤
Claims (4)
- 【請求項１】 第１の半導体装置と、第２の半導体装置
とが実装基板に実装された半導体装置であって、 前記第１の半導体装置の実装面と前記第２の半導体装置
の実装面とが向かい合うように配置されており、 前記第１の半導体装置の実装面上に形成された電極パッ
ドと、前記第２の半導体装置の実装面上に形成された第
２のバンプ電極と、が接続されており、 前記第１の半導体装置は、前記第１の半導体装置の実装
面上に前記第２の半導体装置の外周よりも外に配置され
るように形成された第１のバンプ電極を有し、 前記第１のバンプ電極と、前記実装基板上に形成された
実装基板電極とが接続されており、 前記第２の半導体装置の実装面の反対側の面と前記実装
基板が、導電性の接着剤によって接続されていることを
特徴とする半導体装置。 - 【請求項２】 前記導電性の接着剤は、半田であること
を特徴とする請求項1に記載の半導体装置。 - 【請求項３】 前記第２の半導体装置の実装面上の絶縁
膜と、前記第１の半導体装置の実装面と反対側の面と
が、電解メッキ層を介して接続されていることを特徴と
する請求項１又は２に記載の半導体装置。 - 【請求項４】 前記第２の半導体装置が複数個有するこ
とを特徴とする請求項１ないし３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062029A JP2003258197A (ja) | 2002-03-07 | 2002-03-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062029A JP2003258197A (ja) | 2002-03-07 | 2002-03-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258197A true JP2003258197A (ja) | 2003-09-12 |
Family
ID=28670508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062029A Pending JP2003258197A (ja) | 2002-03-07 | 2002-03-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003258197A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080350A (ja) * | 2004-09-10 | 2006-03-23 | Denso Corp | 半導体装置およびその実装構造 |
| JP2009532914A (ja) * | 2006-04-06 | 2009-09-10 | フェアチャイルド セミコンダクター コーポレイション | 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
| JP2015230990A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
-
2002
- 2002-03-07 JP JP2002062029A patent/JP2003258197A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080350A (ja) * | 2004-09-10 | 2006-03-23 | Denso Corp | 半導体装置およびその実装構造 |
| JP2009532914A (ja) * | 2006-04-06 | 2009-09-10 | フェアチャイルド セミコンダクター コーポレイション | 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
| JP2015230990A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759157B2 (en) | Heat dissipation methods and structures for semiconductor device | |
| US7119432B2 (en) | Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package | |
| JP5100878B1 (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
| JP2007067407A (ja) | 後面接地型フリップチップ半導体パッケージ | |
| JP2006303400A (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
| JPWO2009011419A1 (ja) | 電子部品実装装置及びその製造方法 | |
| WO1997008748A1 (en) | Chip-size package, method of manufacturing same, and second level packaging | |
| US20050258533A1 (en) | Semiconductor device mounting structure | |
| JPH09293808A (ja) | 半導体装置 | |
| JP2012015225A (ja) | 半導体装置 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2003258197A (ja) | 半導体装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2001237362A (ja) | 半導体装置 | |
| JP4667154B2 (ja) | 配線基板、電気素子装置並びに複合基板 | |
| JP4850029B2 (ja) | 半導体装置 | |
| JP2008270684A (ja) | 電子装置 | |
| JPH05251596A (ja) | フリップチップ方式ｉｃチップ実装構造 | |
| JP3965867B2 (ja) | 半導体パッケージ | |
| TWI793319B (zh) | 封裝結構 | |
| JPH05218226A (ja) | 多層配線基板 | |
| WO2023145389A1 (ja) | 半導体装置及び電子機器 | |
| JP2904754B2 (ja) | 電子部品の実装用配線基板 | |
| JP2005333079A (ja) | 半導体素子実装構造体 | |
| JP2006013439A (ja) | 半導体素子実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |