TWI793319B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI793319B
TWI793319B TW108115817A TW108115817A TWI793319B TW I793319 B TWI793319 B TW I793319B TW 108115817 A TW108115817 A TW 108115817A TW 108115817 A TW108115817 A TW 108115817A TW I793319 B TWI793319 B TW I793319B
Authority
TW
Taiwan
Prior art keywords
substrate
component
reinforcing member
package structure
interposer
Prior art date
Application number
TW108115817A
Other languages
English (en)
Other versions
TW202018881A (zh
Inventor
金亨俊
鄭捧夫
金哲奎
金漢
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW202018881A publication Critical patent/TW202018881A/zh
Application granted granted Critical
Publication of TWI793319B publication Critical patent/TWI793319B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

根據本發明的一種封裝結構包括：第一基板及第二基板，彼此藉由中介層垂直地耦合；第一組件，安裝於第一基板的面向第二基板的一表面上；加強構件，位於第一基板的所述一表面上，與第一組件間隔開；以及第二組件，安裝於第二基板的一表面上，定位成與加強構件相對。

Description

封裝結構
本申請案是有關於一種封裝結構。
各種電子裝置的使用已劇增，且同時，數位技術及半導體技術的發展已使精密且複雜的電子裝置得到廣泛應用。隨著電子組件密度的增大，連接個別組件(主動組件、被動組件)所需的印刷電路板(printed circuit board，PCB)面積增大，同時電池的大小亦增大。因此，必須在電子裝置的有限空間內高效地排列並安裝印刷電路板。
在註冊號為10-1324595(2013-10-28)的韓國專利中，揭露了具有優良的裝配性(assembling)及行動性(mobility)的行動終端(mobile terminal)的主板。
根據本發明的態樣，提供一種封裝結構，所述封裝結構包括：第一基板及第二基板，彼此藉由中介層垂直地耦合；第一組件，安裝於所述第一基板的面向所述第二基板的一表面上；加 強構件，位於所述第一基板的所述一表面上，與所述第一組件間隔開；以及第二組件，安裝於所述第二基板的一表面上，定位成與所述加強構件相對。
100:第一基板
110:第一組件
120:第三組件
200:第二基板
210:第二組件
220:第四組件
300:加強構件
300’:第二加強構件
400:填充構件
AD:黏合構件
C:訊號傳輸電路
G:接地
IP:中介層
SR:阻焊劑
圖1是說明根據本發明實施例的封裝結構的圖。
圖2是圖1的一部分的放大視圖。
圖3是說明根據本發明另一實施例的封裝結構的圖。
圖4是說明根據本發明實施例的封裝結構的翹曲的圖。
下文將參考附圖更詳細地闡述本發明的某些實施例，在附圖中，無論圖編號如何，相同或對應的那些組件將以相同的參考編號來表示，且不予贅述。
雖然可使用例如「第一」及「第二」等用語來闡述各種組件，但該些組件未必僅限於以上用語。以上用語僅用於將一個組件與另一組件區分開。
當將一個元件闡述為與另一元件「連接」或「接觸」時，所述元件應被視為與所述另一元件直接連接或接觸，但亦可能在其之間具有另一元件。
一種安裝於各種電子裝置(例如智慧型電話)上的封裝 結構包括印刷電路板及電子組件。電子裝置所必需的諸多電子組件皆安裝於印刷電路板上，且在印刷電路板上印刷電路，以使得印刷電路板的電路可電性連接所述電子組件。
所述電子裝置包括殼體、封裝結構、電池等。當電子裝置的規格參數增大(例如更大的顯示器、更高解析度的照相機等)時，功耗相應地增大且電池的容量及大小亦必須增大。由於封裝結構及電池安置於殼體內，因此當電池的大小增大時，所述殼體中用於封裝結構的相對面積便會減小。反之，若封裝結構所佔用的面積減小，則電池佔用的面積變大，因此這可增大電池的大小。
根據本發明實施例的一種封裝結構包括由兩個或更多個基板製成的印刷電路板，其中所述印刷電路板具有多層結構、堆疊結構或夾層結構(sandwich structure)。當印刷電路板包括兩個或更多個基板時，在電子裝置的殼體中，可用於所述印刷電路板的面積增大，但封裝結構所佔用的面積可能會被最小化，且此外，電池所佔用的面積可增大。
圖1是說明根據本發明實施例的封裝結構的圖，且圖2是圖1的一部分的放大視圖。
參考圖1，根據本發明實施例的封裝結構包括第一基板100、第二基板200、中介層IP、第一組件110、加強構件300及第二組件210。
由於電子組件安裝於第一基板100及第二基板200上，因此第一基板100及第二基板200作為印刷電路板發揮著重要的 作用。第一基板100與第二基板200彼此藉由中介層IP實體連接且電性連接。
中介層IP可包括絕緣層及貫通孔。
所述絕緣層可由單個絕緣層或多個絕緣層組成，且可由例如環氧樹脂、聚醯亞胺樹脂及雙馬來醯亞胺三嗪(bismaleimide triazine，BT)樹脂等絕緣材料形成。具體而言，所述絕緣層可以是預浸體(prepreg，PPG)或積層膜(build-up film)(例如味之素構成膜(Ajinomoto Build up Film))。所述絕緣層可包括纖維加強構件、填充物等。
貫通孔穿過絕緣層且連接中介層IP的上表面與下表面。連接至所述貫通孔的連接墊可形成於中介層IP的上表面上及下表面上。所述連接墊可耦合至第一基板100及第二基板200。在此，中介層IP可通過焊料構件耦合至第一基板100及第二基板200。可形成兩個或更多個貫通孔，且可將所述兩個或更多個貫通孔彼此間隔。中介層IP可形成為環形，以在其中具有腔室。在此種情形中，所述兩個或更多個貫通孔亦可被排列成沿著形成為環形的中介層IP間隔。
第一基板100及第二基板200中的每一者可形成為面板類型，且可以是由多個絕緣層及多個電路層組成的多層基板。在此，基於電路層，多層基板可以是8層基板或10層基板。
第一基板100及第二基板200的絕緣層是由例如環氧樹脂、聚醯亞胺樹脂、BT樹脂及液晶聚合物(liquid crystal polymer， LCP)等絕緣材料製成的層。電路層是由例如包含銅(Cu)的金屬等導電材料製成，且被設計成具有特定圖案。電路層可形成於絕緣層的一面或兩個表面上，且形成於不同層上的電路層可通過穿過絕緣層的通孔導體電性連接。
第一組件110安裝於第一基板100的一表面上，其中第一基板100的所述一表面面向第二基板200。第一組件110可以是主動裝置、被動裝置及積體電路中的至少一者。第一組件110可由多個組件組成，其中所述多個組件的實例可包括主動裝置、被動裝置及積體電路。具體而言，第一組件110包括多個積體電路，例如應用處理器(application processor，AP)、記憶體、球柵陣列(ball grid array，BGA)、晶片級封裝(chip scale package，CSP)及接腳柵陣列(land grid array，LGA)；及多個被動組件，例如電容器。可藉由焊料構件(未示出)將第一組件110安裝於第一基板100的所述表面上。
參考圖2，位於第一基板100的一表面上的最外絕緣層可以是阻焊劑SR。亦即，第一基板100的最外層可設置有阻焊劑SR。在此種情形中，阻焊劑SR可覆蓋第一基板100的電路層，同時暴露出所述電路層的一部分。具體而言，阻焊劑SR覆蓋最外電路層。最外電路層的一部分是用於傳輸有效訊號的訊號傳輸電路C，且另一部分可以是接地G。阻焊劑SR暴露出最外電路層中的訊號傳輸電路C的一部分，且電路的暴露出部分可作為接墊。在此，阻焊劑SR中形成有開口，且最外電路層中的訊號傳輸電路 C的一部分是通過阻焊劑SR的所述開口而暴露出來。
可通過焊料構件(未示出)將第一組件110安裝於接墊上。中介層IP亦可接合至接墊。阻焊劑SR可覆蓋接地G，且阻焊劑SR可暴露出接地G的一部分。
當中介層IP中包括腔室時，第一組件110可安置於中介層IP的腔室內。在此，中介層IP可用於保護第一組件110。
第三組件120可安裝於第一基板100的另一表面上。第三組件120可實施為多個組件，所述多個組件可自主動組件、被動組件及積體電路做出各種選擇。第三組件120可安裝於第一基板100的另一表面上的最外電路層上。第一組件110與第三組件120彼此可通過通孔導體及形成於第一基板100上的電路層電性連接。
再次參考圖1，加強構件300附接至第一基板100的一表面，以防止第一基板100翹曲。加強構件300與第一組件110間隔開。加強構件300可形成於第一基板100的未安裝第一組件110的一表面上。當形成多個第一組件110，加強構件300可形成於多個第一組件110之間且可與所有第一組件110間隔開。加強構件300可形成為環繞第一組件110。
加強構件300可耦合至第一基板100的電路層。具體而言，加強構件300可耦合至第一基板100的一表面上的最外電路層的接地G。亦即，阻焊劑SR的開口可暴露出第一基板100的一表面上的最外電路層的接地G的一部分，且加強構件300耦合至 暴露出的接地G。
加強構件300可由強度足以防止第一基板100翹曲或可抵抗第一基板100變形(例如扭曲)的材料形成。加強構件300可由例如因鋼(invar)、SUS、鎢、鐵、銅或鋁等金屬形成，但金屬的種類不受限制。加強構件300可由包含剛性高於電路層的剛性的金屬的材料製成。舉例而言，電路層可由銅形成，且加強構件300可由SUS形成。
加強構件300更可包括晶粒。所述晶粒可由包含矽的材料形成。在此，作為加強構件300的晶粒可以是虛設晶粒，且可不用作電子組件。亦即，作為加強構件300的晶粒可不電性連接至第一基板100的一表面上的最外電路層中的訊號傳輸電路C。作為加強構件300的虛設晶粒的厚度可小於第一組件110的厚度。
可使用黏合構件AD將加強構件300附接至第一基板100的一表面。黏合構件AD可包含黏合劑或焊料。亦即，可使用黏合劑或焊料將加強構件300附接至第一基板100的一表面上的接地G。當加強構件300是金屬時，則使用黏合劑，而當加強構件300是虛設晶粒時，則可使用焊料，但未必僅限於此。
加強構件300的附接至第一基板100的一表面的表面可以是平坦的，且黏合劑可設置於加強構件300與第一基板100之間。所述黏合劑可以是液體型黏合劑或膜型黏合劑，例如晶粒貼附膜(die attach film，DAF)、膠帶等。所述黏合劑可包括但不限於聚氨酯(polyurethane)、丙烯酸(acrylic)、乙烯/乙酸乙烯酯共 聚物(ethylene co-vinyl acetate，EVA)、聚乙酸乙烯酯(polyvinyl acetate，PVAc)等。
當加強構件300是虛設晶粒時，所述晶粒可包括多個金屬端子，焊料可耦合至所述金屬端子，且所述焊料可耦合至第一基板100的一表面。具體而言，所述焊料可黏合至最外電路層的接地G，此舉具有較直接黏合至第一基板100的所述一表面上的阻焊劑SR好的黏合性。然而，如上文所述，當加強構件300是虛設晶粒時，不一定使用焊料來接合，而是可使用黏合劑來接合。
若中介層IP中包括腔室，則加強構件300可位於中介層IP的腔室內。
第二組件210安裝於第二基板200的一表面上，其中第二基板200的所述一表面面向第一基板100。具體而言，將第二組件210安置成與加強構件300相對。因此，當第二組件210與加強構件300在一平面上投影時，這兩者具有重疊區域。加強構件300與第二組件210可在印刷電路板的厚度方向(圖中的垂直方向)上彼此間隔開。
第四組件220可安裝於第二基板200的另一表面上。在此種情形中，第一基板100的兩個表面及第二基板200的兩個表面可用作電子組件安裝表面，以使得可將用作印刷電路板的面積最大化。
當中介層IP中包括腔室時，第二組件210可安置於中介層IP的腔室內。在此，中介層IP可用於保護第二組件210。
根據本發明實施例的封裝結構更可包括填充構件400。
填充構件400插置於加強構件300與第二組件210之間，且與加強構件300及第二組件210中的每一者接觸。如上文所述，加強構件300與第二組件210彼此在垂直方向上間隔開，且填充構件400形成於加強構件300與第二組件210之間的間隔開的空間中。
可藉由填充構件400來固定加強構件300及第二組件210。因此，可有效地減小第一基板100及第二基板200的翹曲。
填充構件400可包含黏合材料，且可包含聚酯、聚氨酯、丙烯酸、乙烯/乙酸乙烯酯共聚物(EVA)、聚乙酸乙烯酯(PVAc)等。
填充構件400可包含熱界面材料(thermal interface material，TIM)，以允許耗散並傳遞由第二組件210產生的熱量。所述熱界面材料的熱傳導係數(thermal conductivity)可以是空氣的50倍高。
熱界面材料(TIM)可由例如熱化合物或熱油脂(thermal grease)等漿體(paste)製成。所述熱化合物或熱油脂可包含矽，或可包含陶瓷材料(例如氧化鋁(Al2O3)、氮化硼(BN)、氧化鋅(ZnO))，或可包含含金屬(銅、銀等)粒子的凝膠。
所述熱界面材料可以是附接型材料，例如熱膠帶或熱接墊。可將熱界面材料設置於加強構件300與第二組件210之間，以使其附接至加強構件300及第二組件210中的每一者。
由於填充構件400與加強構件300接觸且加強構件300與接地G接觸，因此可通過填充構件400、加強構件300及接地G釋放由第二組件210產生的熱量。
如圖3所示，當中介層IP中包括腔室時，填充構件400可填充中介層IP的整個腔室。亦即，填充構件400不僅可填充加強構件300與第二組件210之間的空間，而且可填充其他空間。在此種情形中，填充構件400的寬面積可有效地減小第一基板100及第二基板200的翹曲。當填充構件400是熱界面材料時，填充構件400可以是例如熱化合物或熱油脂等漿體。因此，當填充構件400填充中介層IP的腔室時，亦可增加熱量耗散。在此，填充構件400可以是包含陶瓷材料的熱界面材料。
加強構件可形成於第二基板200的一表面上，且形成於第二基板200的一表面上的所述加強構件可稱為第二加強構件300’，以與加強構件300區分。第二加強構件300’可減小第二基板200的翹曲。
第二加強構件300’與第二組件210間隔開。亦即，第二加強構件300’可形成於第二基板200的未安裝第二組件210的一表面上。當第二組件210由多個組件組成時，第二加強構件300’可與第二組件210中的每一者間隔開。第二加強構件300’可形成為環繞第二組件210。
第二加強構件300’可耦合至第二基板200的電路層。具體而言，第二加強構件300’可耦合至第二基板200的一表面上的 最外電路層的接地。亦即，阻焊劑的開口可暴露出第二基板200的一表面上的最外電路層的接地的一部分，且第二加強構件300’可耦合至暴露出的接地。
可使用黏合構件AD來將第二加強構件300’附接至第二基板200的一表面。黏合構件AD可包括黏合劑或焊料。
亦即，可使用黏合劑或焊料來將第二加強構件300’附接至第二基板200的一表面上的接地G。當第二加強構件300’是金屬時，則使用液體型黏合劑或膜型黏合劑，而當第二加強構件300'是虛設晶粒時，則可使用焊料，但未必僅限於此。
第二加強構件300’可由強度足以防止第二基板200翹曲或可抵抗第二基板200變形(例如扭曲)的材料形成。第二加強構件300’可由例如因鋼、SUS、鎢、鐵、銅或鋁等金屬形成，但金屬的種類並不受限制。第二加強構件300’可由包含剛性高於電路層的剛性的金屬的材料製成。舉例而言，電路層可由銅形成，且第二加強構件300’可由SUS形成。
第二加強構件300’更可包括晶粒。所述晶粒可由包含矽的材料形成。在此，作為第二加強構件300’的晶粒是虛設晶粒，且可不用作電子組件。亦即，作為第二加強構件300’的晶粒可不電性連接至第二基板200的一表面上的最外電路層中的訊號傳輸電路C。作為第二加強構件300’的虛設晶粒的厚度可小於第二組件210的厚度。
若中介層IP中包括腔室，則第二加強構件300’可位於中 介層IP的腔室內。
形成於第一基板100的一表面上的第一組件110可定位成與第二加強構件300’相對，從而面向彼此。填充構件400可設置於第二加強構件300’與第一組件110之間。亦即，第二加強構件300’與第一組件110垂直地間隔開，且填充構件400插置於第二加強構件300’與第一組件110之間，以與第二加強構件300’及第一組件110中的每一者接觸。填充構件400可以是熱化合物。
對上述加強構件300的說明可同樣適用於第二加強構件300’。
參考圖4，當不設置加強構件300時，可導致第一基板100及第二基板200出現翹曲。由於第一基板100及第二基板200的翹曲，第二組件可碰到第一基板100且第一組件110可碰到第二基板200。然而，根據本發明，加強構件300能夠減小第一基板100及第二基板200的翹曲，且填充構件400能夠防止組件與基板之間的碰撞。
上文中已通過舉例闡述了本發明的精神，且熟習本發明相關技術者可在不背離本發明的本質特徵的情況下對本發明做出各種修改、改動及替代。因此，本發明中所揭露的示例性實施例及附圖不是限制而是闡述本發明的精神，且本發明的範疇不受示例性實施例及附圖限制。本發明的範疇應由以下申請專利範圍來解釋，且與以下申請專利範圍等效的所有精神應被解釋為皆在本發明的範疇內。
100:第一基板
110:第一組件
120:第三組件
200:第二基板
210:第二組件
220:第四組件
300:加強構件
300’:第二加強構件
400:填充構件
AD:黏合構件
IP:中介層

Claims (12)

  1. 一種封裝結構，包括：第一基板及第二基板，彼此藉由中介層垂直地耦合；第一組件，安裝於所述第一基板的面向所述第二基板的一表面上；加強構件，位於所述第一基板的所述一表面上，與所述第一組件間隔開；以及第二組件，安裝於所述第二基板的一表面上，定位成與所述加強構件相對；其中所述中介層包括絕緣層、貫通孔及腔室；以及其中所述第一組件、所述加強構件及所述第二組件安裝於所述腔室中。
  2. 如申請專利範圍第1項所述的封裝結構，更包括填充構件，所述填充構件形成於所述加強構件與所述第二組件之間，以與所述加強構件及所述第二組件中的每一者接觸。
  3. 如申請專利範圍第2項所述的封裝結構，其中所述填充構件包含熱界面材料。
  4. 如申請專利範圍第2項所述的封裝結構，其中所述填充構件填充所述腔室。
  5. 如申請專利範圍第1項所述的封裝結構，其中阻焊劑設置於所述第一基板的最外層上，其中所述阻焊劑暴露出所述第一基板的電路層，且 其中所述加強構件附接至所述暴露出的電路層。
  6. 如申請專利範圍第5項所述的封裝結構，其中所述加強構件由包含剛性較所述電路層高的金屬的材料製成。
  7. 如申請專利範圍第1項所述的封裝結構，其中所述加強構件包括虛設晶粒。
  8. 如申請專利範圍第7項所述的封裝結構，其中所述虛設晶粒的厚度小於所述第一組件的厚度。
  9. 如申請專利範圍第1項所述的封裝結構，其中所述第一組件包括多個組件，且其中所述加強構件安置於所述多個組件之間。
  10. 一種封裝結構，包括：第一基板及第二基板，彼此藉由中介層垂直地耦合；第一組件，安裝於所述第一基板的面向所述第二基板的一表面上；加強構件，位於所述第一基板的所述一表面上，與所述第一組件間隔開；以及第二組件，安裝於所述第二基板的一表面上，定位成與所述加強構件相對；其中所述中介層包括絕緣層及貫通孔；以及其中所述加強構件是使用黏合劑或焊料來附接。
  11. 如申請專利範圍第1項所述的封裝結構，更包括位於所述第二基板的所述一表面上的第二加強構件，所述第二加強構件 與所述第二組件間隔開。
  12. 如申請專利範圍第11項所述的封裝結構，其中所述第一組件與所述第二加強構件定位成彼此相對，且其中填充構件形成於所述第一組件與所述第二加強構件之間，以與所述第一組件及所述第二加強構件中的每一者接觸。
TW108115817A 2018-11-13 2019-05-08 封裝結構 TWI793319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180139325A KR102561946B1 (ko) 2018-11-13 2018-11-13 패키지 구조물
KR10-2018-0139325 2018-11-13

Publications (2)

Publication Number Publication Date
TW202018881A TW202018881A (zh) 2020-05-16
TWI793319B true TWI793319B (zh) 2023-02-21

Family

ID=70802507

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115817A TWI793319B (zh) 2018-11-13 2019-05-08 封裝結構

Country Status (3)

Country Link
JP (1) JP7200460B2 (zh)
KR (1) KR102561946B1 (zh)
TW (1) TWI793319B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110309A (en) * 2009-04-06 2011-03-16 Wen-Kun Yang Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US20110156235A1 (en) * 2009-12-29 2011-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
TW201314935A (zh) * 2011-09-23 2013-04-01 Mke Technology Co Ltd 太陽能電池封裝結構
US20180190622A1 (en) * 2014-03-07 2018-07-05 Bridge Semiconductor Corporation 3-d stacking semiconductor assembly having heat dissipation characteristics

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089943A1 (en) 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
JP2004158700A (ja) 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
JP4312148B2 (ja) 2004-12-13 2009-08-12 パナソニック株式会社 中継基板と立体配線構造体
JP2006210852A (ja) 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
JP2006261387A (ja) 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd モジュールとその製造方法
JP2009176931A (ja) 2008-01-24 2009-08-06 Panasonic Corp 半導体装置および電子機器
JP2013026346A (ja) 2011-07-19 2013-02-04 Toshiba Corp 半導体装置
JP2014165481A (ja) 2013-02-28 2014-09-08 Kyocer Slc Technologies Corp 半導体素子実装体
KR20150009728A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 전자 소자 모듈 및 그 실장 구조
KR101324595B1 (ko) 2013-08-07 2013-11-01 (주)드림텍 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드
JP2016025143A (ja) 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
JP2016173152A (ja) 2015-03-17 2016-09-29 Ntn株式会社 保持器および転がり軸受
WO2018125242A1 (en) 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110309A (en) * 2009-04-06 2011-03-16 Wen-Kun Yang Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US20110156235A1 (en) * 2009-12-29 2011-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
TW201314935A (zh) * 2011-09-23 2013-04-01 Mke Technology Co Ltd 太陽能電池封裝結構
US20180190622A1 (en) * 2014-03-07 2018-07-05 Bridge Semiconductor Corporation 3-d stacking semiconductor assembly having heat dissipation characteristics

Also Published As

Publication number Publication date
KR102561946B1 (ko) 2023-08-01
KR20200055555A (ko) 2020-05-21
JP7200460B2 (ja) 2023-01-10
JP2020080398A (ja) 2020-05-28
TW202018881A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
US7242092B2 (en) Substrate assembly with direct electrical connection as a semiconductor package
US9214403B2 (en) Stacked semiconductor package
US6137164A (en) Thin stacked integrated circuit device
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6770981B2 (en) Composite interposer for BGA packages
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
JP3110922B2 (ja) マルチチップ・モジュール
TWI478317B (zh) 具安裝互連之可安裝的積體電路封裝件系統
KR101476385B1 (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US20140124906A1 (en) Semiconductor package and method of manufacturing the same
US11004837B2 (en) Semiconductor device with improved heat dissipation
JPH09283695A (ja) 半導体実装構造
CN111564433A (zh) 电子组件模块
TWI391084B (zh) 具有散熱件之電路板結構
TWI793319B (zh) 封裝結構
JP2003188342A (ja) 半導体装置
JP3965867B2 (ja) 半導体パッケージ
CN220474621U (zh) 线路载板及电子封装体
JP2003258197A (ja) 半導体装置
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JP2904754B2 (ja) 電子部品の実装用配線基板
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
KR20210035027A (ko) 전자 소자 모듈 및 그 제조 방법