KR20200055555A - 패키지 구조물 - Google Patents

패키지 구조물 Download PDF

Info

Publication number
KR20200055555A
KR20200055555A KR1020180139325A KR20180139325A KR20200055555A KR 20200055555 A KR20200055555 A KR 20200055555A KR 1020180139325 A KR1020180139325 A KR 1020180139325A KR 20180139325 A KR20180139325 A KR 20180139325A KR 20200055555 A KR20200055555 A KR 20200055555A
Authority
KR
South Korea
Prior art keywords
substrate
reinforcing material
package structure
interposer
filling member
Prior art date
Application number
KR1020180139325A
Other languages
English (en)
Other versions
KR102561946B1 (ko
Inventor
김형준
정봉부
김철규
김한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180139325A priority Critical patent/KR102561946B1/ko
Priority to TW108115817A priority patent/TWI793319B/zh
Priority to JP2019100507A priority patent/JP7200460B2/ja
Publication of KR20200055555A publication Critical patent/KR20200055555A/ko
Application granted granted Critical
Publication of KR102561946B1 publication Critical patent/KR102561946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures

Abstract

본 발명의 일 측면에 따른 패키지 구조물은, 인터포저로 상하 결합된 제1 기판 및 제2 기판; 상기 제1 기판의 상기 제2 기판과 마주보는 일면에 실장된 제1 소자; 상기 제1 기판의 상기 일면에 상기 제1 소자와 이격되게 부착되는 보강재; 상기 보강재의 맞은 편에 위치하도록 상기 제2 기판의 일면에 실장되는 제2 소자를 포함한다.

Description

패키지 구조물{PACKAGE STRUCTURE}
본 발명은 패키지 구조물에 관한 것이다.
각종 전자기기의 사용이 폭발적으로 증가함과 동시에 디지털 기술과 반도체 기술 등의 발달로 정밀하고 복잡한 전자기기 응용 분야가 광범위해지고 있다. 전자기기 내부 부품들의 밀집도가 높아지면서, 개개의 부품(active, passive)들을 연결해주기 위해 필요한 PCB 면적이 커지고 있다. 한편, 배터리의 크기는 커지는 추세에 있고, 따라서, 전자기기의 한정된 공간 내에서 PCB를 효율적으로 배치, 장착할 필요가 있다.
등록특허공보 10-1324595 (등록: 2013-10-28)
본 발명의 일 측면에 따르면, 인터포저로 상하 결합된 제1 기판 및 제2 기판; 상기 제1 기판의 상기 제2 기판과 마주보는 일면에 실장된 제1 소자; 상기 제1 기판의 상기 일면에 상기 제1 소자와 이격되게 부착되는 보강재; 상기 보강재의 맞은 편에 위치하도록 상기 제2 기판의 일면에 실장되는 제2 소자를 포함하는 패키지 구조물이 제공된다.
도 1은 본 발명의 일 실시예에 따른 패키지 구조물을 나타낸 도면.
도 2는 도 1의 일부를 확대한 도면.
도 3은 본 발명의 다른 실시예에 따른 패키지 구조물을 나타낸 도면.
도 4는 보강재가 없는 경우 패키지 구조물의 휨을 보여주는 도면.
본 발명에 따른 패키지 구조물의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
스마트폰을 포함한 다양한 전자기기에 장착되는 패키지 구조물은 인쇄회로기판과 전자부품을 포함한다. 인쇄회로기판에는 전자기기에 필요한 많은 전자부품이 실장되며, 인쇄회로기판에는 회로가 인쇄되어 있어, 전자부품들은 인쇄회로기판의 회로에 의해 전기적으로 연결될 수 있다.
전자기기는 하우징, 패키지 구조물 및 배터리(battery) 등을 포함한다. 패키지 구조물과 배터리는 하우징 내의 공간에 배치되는데, 전자기기의 디스플레이의 크기가 커지고, 카메라가 고해상도 기능을 가지는 등, 전자기기의 사양이 높아지면, 그에 따른 전력 소비량이 증가하기 때문에 배터리의 용량과 크기도 커져야 한다. 배터리의 크기가 커지게 되면, 하우징 내에서 상대적으로 패키지 구조물이 차지할 수 있는 면적이 줄어들게 된다. 거꾸로, 패키지 구조물이 차지하는 면적을 줄일 수 있다면, 배터리에 할당될 수 있는 면적이 커지기 때문에 배터리의 대형화가 가능해진다.
본 발명의 실시예에 따른 패키지 구조물은 두 개 이상의 기판으로 이루어진 인쇄회로기판을 포함하며, 인쇄회로기판은 복층구조, 스택(stack)구조 또는 샌드위치(sandwich)구조를 가진다. 인쇄회로기판이 두 개 이상의 기판을 포함하면, 인쇄회로기판으로 사용할 수 있는 면적은 증가하지만, 패키지 구조물이 전자기기의 하우징 내에서 차지하는 공간은 최소화되고, 나아가 배터리가 차지할 수 있는 면적이 커질 수 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 구조물을 나타낸 도면이고, 도 2는 도 1의 일부를 확대한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 패키지 구조물은 제1 기판(100), 제2 기판(200), 인터포저(IP), 제1 소자(110), 보강재(300) 및 제2 소자(210)를 포함할 수 있다.
제1 기판(100)과 제2 기판(200)은 전자소자가 실장되어 인쇄회로기판으로서의 실질적인 역할을 담당하며, 인터포저(IP)는 제1 기판(100)과 제2 기판(200)을 상하로 연결하여, 제1 기판(100)과 제2 기판(200)은 인터포저(IP)에 의해 물리적으로, 전기적으로 연결된다.
인터포저(IP)는 절연층과 관통비아를 포함할 수 있다.
절연층은 단수 또는 복수로 이루어질 수 있고, 에폭시 수지, 폴리이미드 수지, BT 수지 등의 절연물질로 이루어질 수 있다. 구체적으로 절연층은 PPG(prepreg) 또는 build up film(ex. Ajinomoto Build up Film)일 수 있다. 이러한 절연층은 섬유보강재, 필러 등을 함유할 수 있다.
관통비아는 절연층을 관통하며, 인터포저(IP)의 상하면을 연결한다. 인터포저(IP)의 상하면에는 관통비아와 연결되는 연결패드가 형성될 수 있다. 이러한 연결패드는 제1 기판(100) 및 제2 기판(200)과 결합될 수 있다. 여기서, 인터포저(IP)는 솔더부재로 제1 기판(100) 및 제2 기판(200)과 결합될 수 있다. 관통비아는 복수로 형성될 수 있고, 복수의 관통비아는 서로 이격될 수 있다. 인터포저(IP)는 내부에 중공부를 가지도록 고리 형상으로 이루어질 수 있다. 이 경우, 복수의 관통비아 역시 고리 형상의 인터포저(IP)를 따라 이격되게 배치될 수 있다.
제1 기판(100)과 제2 기판(200) 각각은, 판상으로 이루어지고, 복수의 절연재층과 복수의 회로층으로 구성된 다층기판일 수 있고, 회로층을 기준으로 8층 또는 10층인 다층기판일 수 있다.
제1 기판(100) 및 제2 기판(200)의 절연재층은 에폭시 수지, 폴리이미드 수지, BT 수지, LCP(Liquid Crystal Polymer) 등과 같은 절연물질로 이루어진 층이다. 회로층은 구리(Cu)와 같은 금속 등의 전도성물질로 이루어지고 특정 패턴을 가지도록 설계된다. 회로층은 절연재층의 단면 또는 양면에 형성되고, 서로 다른 층의 회로층은 절연재층을 관통하는 비아도체를 통하여 전기적으로 연결될 수 있다.
제1 기판(100)의 일면에는 제1 소자(110)가 실장된다. 여기서, 제1 기판(100)의 일면은 제2 기판(200)을 바라보는 면이다. 제1 소자(110)는 능동소자, 수동소자, 집적회로 중 적어도 하나일 수 있고, 제1 소자(110)는 복수로 구현될 수 있고, 복수의 제1 소자(110)는 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 구체적으로 제1 소자(110)는 AP, Memory, BGA(Ball Grid Array), CSP(Chip Scale Package), LGA(Land Grid Array)와 같은 다수의 집적회로와, 커패시터(capacitor)와 같은 다수의 수동소자를 포함할 수 있다. 제1 소자(110)는 제1 기판(100)의 표면에 솔더부재(미도시)에 의해 실장될 수 있다.
도 2를 참조하면, 제1 기판(100)의 일면 측 최외층 절연재층은 솔더레지스트(SR)일 수 있다. 즉, 제1 기판(100)의 최외층에는 솔더레지스트(SR)가 구비될 수 있다. 이 경우, 솔더레지스트(SR)는 제1 기판(100)의 회로층의 일부를 노출시키면서 회로층을 커버할 수 있다. 특히, 솔더레지스트(SR)는 최외층 회로층을 커버한다. 최외층 회로층 중 일부는 유효한 신호를 전달하는 신호전달 회로(C)이고, 또 다른 일부는 그라운드(G)일 수 있다. 최외층 회로층 중 신호전달 회로(C)의 일부는 솔더레지스트(SR)에 의해 노출되며, 회로의 노출된 부분은 패드가 될 수 있다. 여기서, 솔더레지스트(SR)에는 개구가 형성되고, 최외층 회로층 중 신호전달 회로(C)의 일부는 솔더레지스트(SR)의 개구를 통해 노출된다.
제1 소자(110)는 상기 패드에 솔더부재(미도시)에 의해 실장될 수 있다. 또한, 인터포저(IP) 역시 상기 패드와 접합될 수 있다. 한편, 그라운드(G) 역시 솔더레지스트(SR)에 의해 커버되고, 그라운드(G) 일부는 솔더레지스트(SR)에 의해 노출될 수 있다.
인터포저(IP)가 내측에 중공부를 포함하는 경우, 제1 소자(110)는 인터포저(IP) 중공부 내에 위치할 수 있다. 여기서 인터포저(IP)는 제1 소자(110)를 보호하는 기능을 할 수 있다.
한편, 제1 기판(100)의 타면에는 제3 소자(120)가 실장될 수 있고, 제3 소자(120)는 복수로 구현되고, 능동소자, 수동소자, 집적회로 중 다양하게 선택될 수 있다. 제3 소자(120)는 제1 기판(100)의 타면 측 최외층 회로층에 실장될 수 있다. 제1 소자(110)와 제3 소자(120)는 제1 기판(100)에 형성된 회로층과 비아도체를 통해 전기적으로 연결될 수 있다.
다시 도 1을 참조하면, 보강재(300)는 제1 기판(100)의 일면에 부착되며, 제1 기판(100)의 휨을 방지할 수 있다. 보강재(300)는 제1 소자(110)와 이격된다. 보강재(300)는 제1 기판(100)의 일면 중 제1 소자(110)가 실장되고 남는 공간에 형성될 수 있다. 제1 소자(110)가 복수로 형성되는 경우, 보강재(300)는 복수의 제1 소자(110) 사이에 형성되고, 모든 제1 소자(110)와 이격될 수 있다. 보강재(300)는 제1 소자(110)를 둘러싸도록 형성될 수 있다.
보강재(300)는 제1 기판(100)의 회로층에 결합될 수 있다. 특히, 보강재(300)는 제1 기판(100)의 일면 측 최외층 회로층 중 그라운드(G)에 결합될 수 있다. 즉, 제1 기판(100)의 일면 측 최외층 회로층 중 그라운드(G)의 일부는 솔더레지스트(SR)의 개구에 의해 노출될 수 있고, 노출된 그라운드(G)에 보강재(300)가 결합될 수 있다.
보강재(300)는 제1 기판(100)의 휨을 방지할 수 있도록 강성이 강하거나, 비틀림 같은 변형에 잘 견디는 재질로 형성될 수 있다. 보강재(300)는 인바(invar), SUS, 텡스텐, 철, 구리, 알루미늄 등의 금속으로 형성될 수 있으나, 금속의 종류가 한정되는 것은 아니다. 한편, 보강재(300)는 회로층보다 강성이 큰 금속을 포함하는 재질로 이루어질 수 있다. 예를 들어, 회로층은 구리로 형성되고, 보강재(300)는 SUS로 형성될 수 있다.
또한, 보강재(300)는 다이(die)를 포함할 수 있다. 다이는 실리콘을 포함하는 재료로 형성될 수 있다. 여기서, 보강재(300)로서의 다이는 더미(dummy) 다이로서, 전자소자로서 기능을 하는 것은 아닐 수 있다. 즉, 보강재(300)로서의 다이는 제1 기판(100)의 일면 측 최외층 회로층 중 신호전달 회로(C)와 전기적으로 연결되지 않을 수 있다. 한편, 보강재(300)로서의 더미 다이의 두께는 제1 소자(110)의 두께보다 작을 수 있다.
보강재(300)는 접착부재(AD)로 제1 기판(100)의 일면에 부착될 수 있다. 접착부재(AD)는 접착제 또는 솔더를 포함할 수 있다. 즉, 보강재(300)는 제1 기판(100)의 일면 측 그라운드(G)에 접착제 또는 솔더로 부착될 수 있다. 보강재(300)가 금속인 경우, 접착제가 사용되고, 보강재(300)가 더미 다이인 경우 솔더가 사용될 수 있으나, 반드시 제한되는 것은 아니다.
구체적으로, 보강재(300)가 금속인 경우, 제1 기판(100)의 일면에 부착되는 보강재(300) 면은 편평할 수 있고, 보강재(300)와 제1 기판(100)의 일면 사이에 접착제가 개재될 수 있다. 접착제는 액상 타입 또는 DAF(die attach film), 테이프와 같은 필름 타입일 수 있다. 접착제의 성분은 폴리우레탄, 아크릴, EVA(ethylene co-vinyl acetate), PVAc(polyvinyl acetate) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
보강재(300)가 더미 다이인 경우, 다이는 복수의 금속 단자를 포함할 수 있고, 금속 단자에는 솔더가 결합되며, 솔더는 제1 기판(100)의 일면에 결합될 수 있다. 특히, 솔더는 제1 기판(100)의 일면측 솔더레지스트(SR)에 직접 부착되는 것보다 최외층 회로층의 그라운드(G)에 더 우수한 밀착력으로 부착될 수 있다. 다만, 상술한 것과 같이, 보강재(300)가 더미 다이인 경우, 솔더로 반드시 결합될 필요는 없고, 접착제로 접착될 수도 있다.
인터포저(IP)가 내측에 중공부를 포함하는 경우, 보강재(300)는 인터포저(IP) 중공부 내에 위치할 수 있다.
제2 기판(200)의 일면에는 제2 소자(210)가 실장된다. 여기서, 제2 기판(200)의 일면은 제1 기판(100)을 바라보는 면이다. 특히, 제2 소자(210)는 보강재(300)와 맞은 편에 배치된다. 따라서, 제2 소자(210)와 보강재(300)는 각각을 어느 한 평면으로 투영했을 때 중첩된 영역이 존재한다. 보강재(300)와 제2 소자(210)는 인쇄회로기판의 두께 방향(도면의 상하 방향)으로 서로 이격될 수 있다.
제2 기판(200)의 타면에는 제4 소자(220)가 실장될 수 있다. 이 경우, 제1 기판(100)의 두 면과 제2 기판(200)의 두 면이 모두 전자소자 실장 면으로 사용될 수 있어, 인쇄회로기판으로서의 사용 면적이 최대화될 수 있다.
인터포저(IP)가 내측에 중공부를 포함하는 경우, 제2 소자(210)는 인터포저(IP) 중공부 내에 위치할 수 있다. 여기서 인터포저(IP)는 제2 소자(210)를 보호하는 기능을 할 수 있다.
본 발명의 일 실시예에 따른 패키지 구조물은 충전부재(400)를 더 포함할 수 있다.
충전부재(400)는 보강재(300) 및 제2 소자(210) 사이에 개재되어, 보강재(300) 및 제2 소자(210)와 각각 접촉된다. 상술한 바와 같이, 보강재(300)와 제2 소자(210)는 상하 방향으로 서로 이격되며, 이격되어 만들어진 공간에 충전부재(400)가 형성될 수 있다.
충전부재(400)에 의하면, 보강재(300) 및 제2 소자(210)가 고정될 수 있고 이에 따라 제1 기판(100) 및 제2 기판(200)의 휨이 효과적으로 저감될 수 있다.
충전부재(400)는 접착물질을 포함할 수 있고, 폴리에스테르, 폴리우레탄, 아크릴, EVA(ethylene co-vinyl acetate), PVAc(polyvinyl acetate) 등을 포함할 수 있다.
충전부재(400)는 제2 소자(210)에서 발생하는 열을 방출, 이동시킬 수 있도록 열전도 소재(TIM, thermal interface material)를 포함할 수 있다. 열전도 소재는 공기 보다 열전도율이 50배 이상 높을 수 있다. 열전도 소재(TIM, thermal interface material)는 써멀 컴파운드(thermal compound) 또는 써멀 그리스(thermal grease)와 같은 페이스트로 이루어질 수 있다. 써멀 컴파운드 또는 써멀 그리스는 실리콘을 포함하거나, 산화 알루미늄(aluminium oxide)(Al2O3), boron nitride(BN), 산화아연(zinc oxide)(ZnO) 등의 세라믹재를 포함하거나, 금속(구리, 은 등) 입자를 함유하는 젤을 포함할 수 있다.
열전도 소재는 써멀 테이프(thermal tape) 또는 써멀 패드(thermal pad)와 같이 부착 타입일 수 있고, 이는 보강재(300)와 제2 소자(210)에 사이에 위치하여 보강재(300) 및 제2 소자(210) 각각과 부착될 수 있다.
충전부재(400)는 보강재(300)와 접촉되고, 보강재(300)는 그라운드(G)와 접촉되기 때문에, 제2 소자(210)에 발생하는 열은 충전부재(400), 보강재(300), 그라운드(G)를 통해 방출될 수 있다.
도 3에 도시된 바와 같이, 인터포저(IP)가 내측에 중공부를 포함하는 경우, 충전부재(400)는 인터포저(IP)의 중공부 전체를 충전할 수 있다. 즉, 충전부재(400)는 보강재(300)와 제2 소자(210) 사이뿐만 아니라, 그 외의 영역도 충전할 수 있다. 이 경우, 충전부재(400)의 넓은 영역에 의해 제1 기판(100) 및 제2 기판(200)의 휨이 효과적으로 저감될 수 있고, 충전부재(400)가 열전도 소재인 경우, 충전부재(400)는 써멀 컴파운드 또는 써멀 그리스와 같은 페이스트일 수 있고, 이처럼 충전부재(400)가 인터포저(IP) 중공부를 충전하면, 방열 효과도 증대될 수 있다. 여기서, 충전부재(400)는 세라믹재를 포함하는 열전도 소재일 수 있다.
한편, 보강재는 제2 기판(200)의 일면에도 형성될 수 있고, 제2 기판(200)의 일면에 형성된 보강재(300)를 제2의 보강재(300')라 칭하여 상술한 보강재(300)와 구별하기로 한다. 제2의 보강재(300')는 제2 기판(200)의 휨을 저감할 수 있다.
제2의 보강재(300')는 제2 소자(210)과 이격된다. 즉, 제2의 보강재(300')는 제2 기판(200)의 일면에 제2 소자(210)가 실장되고 남는 공간에 형성될 수 있고, 제2 소자(210)가 복수인 경우, 복수의 제2 소자(210) 모두와 이격되도록 제2의 보강재(300')가 형성될 수 있다. 제2의 보강재(300')는 제2 소자(210)를 둘러싸도록 형성될 수 있다.
제2의 보강재(300')는 제2 기판(200)의 회로층에 결합될 수 있다. 특히, 제2의 보강재(300')는 제2 기판(200)의 일면 측 최외층 회로층 중 그라운드에 결합될 수 있다. 즉, 제2 기판(200)의 일면 측 최외층 회로층 중 그라운드의 일부는 솔더레지스트의 개구에 의해 노출될 수 있고, 노출된 그라운드에 제2의 보강재(300')가 결합될 수 있다.
제2의 보강재(300')는 접착부재(AD)로 제2 기판(200)의 일면에 부착될 수 있다. 접착부재(AD)는 접착제 또는 솔더를 포함할 수 있다. 즉, 제2의 보강재(300')는 제2 기판(200)의 일면 측 그라운드(G)에 접착제 또는 솔더로 부착될 수 있다. 제2의 보강재(300')가 금속인 경우, 액상 타입 또는 필름 타입의 접착제가 사용되고, 제2의 보강재(300')가 더미 다이인 경우 솔더가 사용될 수 있으나, 반드시 제한되는 것은 아니다.
제2의 보강재(300')는 제2 기판(200)의 휨을 방지할 수 있도록 강성이 강하거나, 비틀림 같은 변형에 잘 견디는 재질로 형성될 수 있다. 제2의 보강재(300')는 인바(invar), SUS, 텡스텐, 철, 구리, 알루미늄 등의 금속으로 형성될 수 있으나, 금속의 종류가 한정되는 것은 아니다. 한편, 제2의 보강재(300')는 회로층보다 강성이 큰 금속을 포함하는 재질로 이루어질 수 있다. 예를 들어, 회로층은 구리로 형성되고, 제2의 보강재(300')는 SUS로 형성될 수 있다.
또한, 제2의 보강재(300')는 다이(die)를 포함할 수 있다. 다이는 실리콘을 포함하는 재료로 형성될 수 있다. 여기서, 제2의 보강재(300')로서의 다이는 더미(dummy) 다이로서, 전자소자로서 기능을 하는 것은 아닐 수 있다. 즉, 제2의 보강재(300')로서의 다이는 제2 기판(200)의 일면 측 최외층 회로층 중 신호전달 회로(C)와 전기적으로 연결되지 않을 수 있다. 한편, 보강재(300)로서의 더미 다이의 두께는 제1 소자(110)의 두께보다 작을 수 있다.
인터포저(IP)가 내측에 중공부를 포함하는 경우, 제2의 보강재(300')는 인터포저(IP) 중공부 내에 위치할 수 있다.
제1 기판(100)의 일면에 형성된 제1 소자(110)는 상기 제2의 보강재(300')와 맞은 편에 위치하여 서로 마주볼 수 있고, 제2의 보강재(300')와 제1 소자(110) 사이에는 충전부재(400)가 개재될 수 있다. 즉, 제2의 보강재(300')와 제1 소자(110)는 상하로 이격되고, 충전부재(400)가 제2의 보강재(300')와 제1 소자(110) 사이에 개재되어, 제2 보강재(300)와 제1 소자(110)와 각각 접촉될 수 있다. 충전부재(400)는 써멀 컴파운드일 수 있다.
이 외에, 상술한 보강재(300)에 대한 설명이 제2의 보강재(300')에 동일하게 적용될 수 있다.
도 4를 참조하면, 보강재(300)가 없는 경우, 제1 기판(100) 및 제2 기판(200)에 휨이 발생하고, 제1 기판(100) 및 제2 기판(200)의 휨에 따라 제2 소자(210)는 제1 기판(100)과 부딪히고, 제1 소자(110)는 제2 기판(200)과 부딪힐 수 있다. 그러나, 본 발명에 의하면, 보강재(300)가 제1 기판(100) 및 제2 기판(200)의 휨을 저감시킬 수 있고, 충전부재(400)가 소자와 기판 간의 충돌을 방지할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 제1 기판
200: 제2 기판
IP: 인터포저
300, 300': 보강재
400: 충전부재

Claims (13)

  1. 인터포저로 상하 결합된 제1 기판 및 제2 기판;
    상기 제1 기판의 상기 제2 기판과 마주보는 일면에 실장된 제1 소자;
    상기 제1 기판의 상기 일면에 상기 제1 소자와 이격되게 부착되는 보강재; 및
    상기 보강재의 맞은 편에 위치하도록 상기 제2 기판의 일면에 실장되는 제2 소자를 포함하는 패키지 구조물.
  2. 제1항에 있어서,
    상기 보강재 및 상기 제2 소자 사이에 개재되어, 상기 보강재 및 상기 제2 소자와 각각 접촉되는 충전부재를 더 포함하는 패키지 구조물.
  3. 제2항에 있어서,
    상기 충전부재는 열전도 소재를 포함하는 패키지 구조물.
  4. 제2항에 있어서,
    상기 인터포저는 중공부를 포함하고,
    상기 제1 소자, 상기 보강재 및 상기 제2 소자는 상기 중공부 내에 수용되고,
    상기 충전부재는 상기 중공부를 충전하는 패키지 구조물.
  5. 제1항에 있어서,
    상기 인터포저는 중공부를 포함하고,
    상기 제1 소자, 상기 보강재 및 상기 제2 소자는 상기 중공부 내에 수용되는 패키지 구조물.
  6. 제1항에 있어서,
    상기 제1 기판의 최외층에는 솔더레지스트가 구비되고,
    상기 솔더레지스트는 상기 제1 기판의 회로층을 노출시키고,
    상기 보강재는 노출된 상기 회로층에 부착되는 패키지 구조물.
  7. 제6항에 있어서,
    상기 보강재는 상기 회로층보다 강성이 큰 금속을 포함하는 재질로 이루어지는 패키지 구조물.
  8. 제1항에 있어서,
    상기 보강재는 더미 다이(dummy die)를 포함하는 패키지 구조물.
  9. 제8항에 있어서,
    상기 더미 다이의 두께는 상기 제1 소자의 두께보다 작은 패키지 구조물.
  10. 제1항에 있어서,
    상기 제1 소자는 복수로 이루어지고,
    상기 보강재는 상기 복수의 제1 소자 사이에 배치되는 패키지 구조물.
  11. 제1항에 있어서,
    상기 보강재는 접착제 또는 솔더로 부착되는 패키지 구조물.
  12. 제1항에 있어서,
    상기 제2 기판의 상기 일면에 상기 제2 소자와 이격되게 부착되는 제2의 보강재를 더 포함하는 패키지 구조물.
  13. 제12항에 있어서,
    상기 제1 소자와 상기 제2의 보강재는 서로 맞은 편에 위치하고,
    상기 제1 소자 및 상기 제2의 보강재 사이에 개재되어, 상기 제1 소자 및 상기 제2의 보강재와 각각 접촉되는 충전부재를 더 포함하는 패키지 구조물.
KR1020180139325A 2018-11-13 2018-11-13 패키지 구조물 KR102561946B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180139325A KR102561946B1 (ko) 2018-11-13 2018-11-13 패키지 구조물
TW108115817A TWI793319B (zh) 2018-11-13 2019-05-08 封裝結構
JP2019100507A JP7200460B2 (ja) 2018-11-13 2019-05-29 パッケージ構造物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139325A KR102561946B1 (ko) 2018-11-13 2018-11-13 패키지 구조물

Publications (2)

Publication Number Publication Date
KR20200055555A true KR20200055555A (ko) 2020-05-21
KR102561946B1 KR102561946B1 (ko) 2023-08-01

Family

ID=70802507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139325A KR102561946B1 (ko) 2018-11-13 2018-11-13 패키지 구조물

Country Status (3)

Country Link
JP (1) JP7200460B2 (ko)
KR (1) KR102561946B1 (ko)
TW (1) TWI793319B (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158700A (ja) * 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
KR101324595B1 (ko) 2013-08-07 2013-11-01 (주)드림텍 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드
KR20150009728A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 전자 소자 모듈 및 그 실장 구조
JP2016025143A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
JP2016173152A (ja) * 2015-03-17 2016-09-29 Ntn株式会社 保持器および転がり軸受
WO2018125242A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089943A1 (en) * 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
JP4312148B2 (ja) * 2004-12-13 2009-08-12 パナソニック株式会社 中継基板と立体配線構造体
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
JP2006261387A (ja) * 2005-03-17 2006-09-28 Matsushita Electric Ind Co Ltd モジュールとその製造方法
JP2009176931A (ja) * 2008-01-24 2009-08-06 Panasonic Corp 半導体装置および電子機器
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP2013026346A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置
TW201314935A (zh) * 2011-09-23 2013-04-01 Mke Technology Co Ltd 太陽能電池封裝結構
JP2014165481A (ja) * 2013-02-28 2014-09-08 Kyocer Slc Technologies Corp 半導体素子実装体
US20180190622A1 (en) * 2014-03-07 2018-07-05 Bridge Semiconductor Corporation 3-d stacking semiconductor assembly having heat dissipation characteristics

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158700A (ja) * 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
KR20150009728A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 전자 소자 모듈 및 그 실장 구조
KR101324595B1 (ko) 2013-08-07 2013-11-01 (주)드림텍 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드
JP2016025143A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
JP2016173152A (ja) * 2015-03-17 2016-09-29 Ntn株式会社 保持器および転がり軸受
WO2018125242A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications

Also Published As

Publication number Publication date
JP7200460B2 (ja) 2023-01-10
JP2020080398A (ja) 2020-05-28
TW202018881A (zh) 2020-05-16
KR102561946B1 (ko) 2023-08-01
TWI793319B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
US7242092B2 (en) Substrate assembly with direct electrical connection as a semiconductor package
US6525942B2 (en) Heat dissipation ball grid array package
US7061102B2 (en) High performance flipchip package that incorporates heat removal with minimal thermal mismatch
TWI282154B (en) Die-up ball grid array package with a heat spreader and method for making the same
JP3854054B2 (ja) 半導体装置
US6040624A (en) Semiconductor device package and method
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US6889429B2 (en) Method of making a lead-free integrated circuit package
US7122904B2 (en) Semiconductor packaging device and manufacture thereof
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
EP1122786A2 (en) High performance multi-chip IC package
US20040150116A1 (en) Thermal enhance MCM package
JPH0964236A (ja) チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
KR20060101340A (ko) 적층형 반도체 장치
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR20200099030A (ko) 전자 소자 모듈
US20080230886A1 (en) Stacked package module
US20050133929A1 (en) Flexible package with rigid substrate segments for high density integrated circuit systems
KR102561946B1 (ko) 패키지 구조물
US20080315416A1 (en) A semiconductor package with passive elements embedded within a semiconductor chip
CN112447621A (zh) 半导体封装件
CN220474621U (zh) 线路载板及电子封装体
US20040021213A1 (en) Thermally-enhanced integrated circuit package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant