JP2575930B2 - プリンタの印字ピン制御回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プリンタの印字ピン制御回路に関するもの
である。

［従来の技術］ 従来のプリンタはそれぞれの印字ピンに対して印字ピ
ン制御回路が設けられている。第３図に従来の１ピン分
の印字ピン制御回路の回路構成を示す。例えば、９つの
印字ピンが印字ヘッドの移動方向と垂直に並んでいる印
字ヘッドを有するプリンタには第３図示の印字ピン制御
回路が９つ設けられているものである。

この印字ピン制御回路は、入力された印字データに基
づいて印字ピンの駆動信号を出力するものである。印字
データが入力されると、この印字ピンが最後に印字を行
なってからの経過時間が検出される。この経過時間が第
１の基準時間より短い場合は、入力された印字データは
無視され、印字ピンの駆動信号は出力されない。第１の
基準時間は印字ピンの最高応答周波数に基づいて設定さ
れる。上記経過時間が上記第１の基準時間以上の場合は
印字ピンの駆動信号が出力されるが、ここでは上記第１
の基準時間より長い第２の基準時間と比較され、この第
２の基準時間より短い場合はパルス幅の短い駆動信号が
出力され、第２の基準時間以上の場合にはパルス幅の長
い駆動信号が出力される。この第２の基準時間は印字ヘ
ッドの応答性と発熱量に基づいて適宜設定されるもので
ある。

第３図において、DATAは印字データ、PNは印字ピンの
駆動信号、WRは印字データを入力する場合の書込み信号
で、印字データが入力された後に印加される。PON、POF
1、POF2はそれぞれ駆動信号PNの駆動開始タイミング、
長いパルス幅の駆動信号PNの駆動終了タイミング、短い
パルス幅の駆動信号PNの駆動終了タイミングを示す同一
周期のパルス信号であり、互いにオーバーラップしない
ように印加される。PA0〜PA3は印字データが入力された
ときに、最後に印字が行われたときからの経過時間が上
記第１の基準時間より短い場合にはその印字データを無
視するための判定信号である。PB0〜PB3は印字データが
入力されたときに、最後に印字が行なわれたときからの
経過時間が上記第１の基準時間以上の場合に、その経過
時間が上記第２の基準時間より長いか短いかの判定信号
である。PC0およびPC1は、長いパルス幅の駆動信号のパ
ルス幅の設定に関する信号、PD0およびPD1は、短いパル
ス幅の駆動信号のパルス幅の設定に関する信号である。
CLKは一定周期のクロック信号、REは電源投入時のリセ
ット信号である。

つぎに、第４図のタイムチャートを参照しながら動作
を説明する。

いま、PA0＝１、PA1＝０、PA2＝０、PA3＝０、PB0＝
０、PB1＝１、PB2＝０、PB3＝０、PC0＝０、PC1＝１、P
D0＝１、PD1＝０とし、PON、POF1、POF2のパルス幅はCL
Kの１周期に等しいものとする。信号PA0〜PA3は、連続
するドットを印字する印字データが入力された場合は、
後から入力された印字データを無視させるためのもので
ある。１ドットおきの印字データであれば、そのまま印
字を行なう。信号PB0〜PB3は、最後に印字を行なったド
ットといま入力された印字データによるドットとの間隔
が１ドットおきの場合にはパルス幅の短い駆動信号を出
力させ、１ドットより長い間隔の場合にはパルス幅の長
い駆動信号を出力させるためのものである。

まず、リセット信号REが“1"となり、すべてのフリッ
プフロップ回路がリセットされる（第４図（１））。フ
リップフロップ回路16に最初の印字データが書き込ま
れ、端子Q0の出力が“1"となる（同図（２））。このと
きの印字データは“1"なので、最初のドットを印字する
ことを意味する。第１シフトレジスタ18の端子Q1〜Q4の
出力はすべて“0"であるので、端子S1の出力は“1"とな
る。ここで信号PONが“1"となると、第１シフトレジス
タ18の端子Q1〜Q4の出力がシフトされる。このときAND
ゲート17の出力“1"によって端子Q1の出力が“1"となる
（同図（３））。これ以降は、信号WRにより信号PONの
“1"のパルス間毎に１回づつ印字データが書き込まれて
いく。２回目以降の印字データは、“0"（同図
（４））、“1"（同図（５））、“1"（同図（６））、
“1"（同図（７））、“0"（同図（８））、“0"（同図
（９））、“1"（同図（10））、“0"（同図（11））で
ある。これらのデータの書込みはマイクロプロセッサ
（図示せず。）によって行なわれる。信号PONが“1"と
なる毎に、第１シフトレジスタ18の内容がシフトされ
る。第４図（５）で入力された印字データによってつぎ
の信号PONが“1"となったときに端子Q1の出力が“1"に
なる（同図（12））。これにより、信号PA0が“1"であ
るので選択回路20によって端子S1の出力が“0"となる
（同図（13））。このため、第４図（６）で印字データ
“1"をフリップフロップ回路16に書き込んでも、つぎに
信号PONが“1"になったときに端子Q1の出力は“0"にな
る（同図（14））。すなわち、連続する２つのドットを
印字する印字データのうち後から入力された印字データ
は無視される。

第４図（２）で入力された最初の印字データは同図
（15）のように端子Q4にまで伝わる。これにより、NAND
ゲート27の出力端子Ｄの出力が“1"となる。これまでは
フリップフロップ回路22の端子Ｑの出力は“0"のままで
あり、このためANDゲート17′の端子CCの出力も“0"で
あり、２ビットカウンタ24および24′はリセットされ、
端子QA0、QA1、QB0、QB1の出力はすべて“0"である。つ
ぎに信号PONが“1"になったときにフリップフロップ回
路22の端子Ｑの出力が“1"となる（同図（16））。この
ためフリップフロップ回路21の端子Ｃに信号“1"が入力
されるが、このとき第２シフトレジスタ19の端子Q6〜Q9
の出力はすべて“0"なので、選択回路20′の出力端子S2
の出力も“1"であり、フリップフロップ回路21の端子Ｑ
すなわちLSの出力は“1"となる（同図（17））。また、
フリップフロップ回路22の端子はフリップフロップ回
路23の端子Ｄによって接続しているので、つぎに信号CL
Kの立上がりによってフリップフロップ回路23の出力信
号が反転し、ANDゲート17′の端子CCの出力が“1"とな
り、２ビットカウンタ24および24′のリセットが解除さ
れる（同図（18））。このため、これ以降は２ビットカ
ウンタ24および24′はそれぞれ信号POF1、POF2をクロッ
ク信号入力としてカウントアップしていく。いま、端子
LSの出力は“1"であるので、マルチプレクサ26は端子CA
側の信号を選択している。

ここで２ビットカウンタ24について説明する。２ビッ
トカウンタ24は信号POF1をクロック信号入力としてカウ
ントアップを行なう。端子CCの出力が“1"になってから
信号POF1の２回目の“1"状態によって信号QA0＝“0"、Q
A1＝“1"となる。すると信号PC0およびPC1の値と一致し
て、比較回路25の端子CAの出力が“1"となる（同図（1
9））。この信号はマルチプレクサ26とNORゲート28を通
してフリップフロップ回路22のリセット端子に供給され
る。いま、第４図のように端子DCの出力は“0"に切り換
わる（同図（20））。するとフリップフロップ回路22の
端子Ｑが出力すなわち信号PNが“0"になり（同図（2
1））、つぎに信号CLKが“1"になった時点でフリップフ
ロップ回路23の出力信号が変化して、端子CCの出力が
“0"となり、２ビットカウンタ24および24′がリセット
される（同図（22））。

この時点において、第４図（２）で入力された印字デ
ータは端子Q7まで、また同図（５）で入力された印字デ
ータは端子Q4までシフトされてきている。なお、第２シ
フトレジスタ19は信号POF1によってシフトされる。つぎ
に信号PONが“1"になると、第４図（16）のときと同様
に信号PNが“1"となる（同図（23））。いま、端子Q7の
出力は“1"なので、選択回路20′の端子S2の出力は“0"
であり、フリップフロップ回路21の端子LSの出力が“0"
になる（同図（24））。つぎに信号CLKが“1"になると
フリップフロップ回路23の出力が変化して、端子CCの出
力が“1"となり、２ビットカウンタ24および24′のリセ
ットが解除される（同図（25））。いま、端子LSの出力
は“0"であり、マルチプレクサ26は端子CB側の信号を選
択している。２ビットカウンタ24′は信号POF2をクロッ
ク信号入力としてカウントアップを行なう。つぎに信号
POF2が“1"となると、端子QB0の出力が“1"となり、端
子QB1の出力が“0"となる。これによって信号PD0および
PD1の値と一致し、比較回路25′の端子CBの出力が“1"
となる（同図（26））。この出力信号はマルチプレクサ
26とNORゲート28を通して端子DCの信号がフリップフロ
ップ回路22のリセット端子に入力され、フリップフロッ
プ回路22の端子Ｑの出力すなわち信号PNが“0"となり
（同図（27））、つぎに信号CLKが“1"となったときに
フリップフロップ回路23の出力が変化し、端子CCの出力
が“0"になり、２ビットカウンタ24および24′がリセッ
トされる（同図（28））。

このようにして、最後に入力された印字データによる
ドットといま入力された印字データによるドットとの間
隔が１ドットおきの場合にはパルス幅の短い駆動信号を
出力し、１ドットおきよりも長い間隔の場合は長いパル
ス幅の駆動信号を出力する。それぞれのパルス幅は信号
POF1およびPOF2と信号PONとの位相差と、信号PC0、PC
1、PD0、PD1の値に基づいて設定される。

以上説明した従来例は、９つの印字ピンを有するプリ
ンタの場合であり、印字ピンは印字ヘッドの移動方向に
対して垂直に並んでいる。

24ピンプリンタの場合には、印字ヘッドの印字ピンの
配列が第５図（ｂ）のように千鳥配列になっているもの
が一般的である。この場合、偶数ピンと奇数ピンがそれ
ぞれ１列づつで計２列になっており、偶数ピンと奇数ピ
ンの各列はヘッド移動方向にある距離だけ離れている。
この距離をハードウェアで補正する場合には、第３図の
ANDゲート17と第１シフトレジスタ18の間に第３のシフ
トレジスタを設ければよい。そのシフト回数は、偶数ピ
ンと奇数ピンの距離と、信号PONの周期に相当するドッ
トピッチにより決まる。また、シフトのためのクロック
信号には、第１シフトレジスタ18と同様に信号PONを用
いればよい。そして、偶数ピン列と奇数ピン列のうち、
先に印字を行なう列に対する印字データは上記第３のシ
フトレジスタを通さずにANDゲート17から直接に第１シ
フトレジスタ18に供給され、後に印字を行なう列に対す
る印字データは上記第３のシフトレジスタを介するよう
に切り換えを行なう切換え回路を設ける。このような回
路構成にすることにより千鳥配列の24ピンプリンタの印
字ピン制御回路が実現されている。

また、第３図の印字ピン制御回路は印字ピンがパラレ
ル配置された印字ヘッドを有するプリンタにも用いられ
ている。パラレル配置とは、第５図（ｃ）のような印字
ピン配列である。この配列において、第１列が印字ヘッ
ド移動方向における奇数番目のドット、第２列が偶数番
目のドットを印字することにより、印字ヘッドの見掛上
の応答周波数が各印字ピンの応答周波数の２倍となり、
高速印字が実現される。しかし、いわゆるハーフ印字を
行なう場合には、必ずしも第１列で奇数番目のドット、
第２列で偶数番目のドットを印字するようには決められ
ない。そこで、第５図（ｃ）の印字方向の場合、第２列
の印字ピンで印字できるドットはすべて第２列の印字ピ
ンで印字し、第２列の印字ピンで印字できないドットに
ついては第１列の印字ピンで印字するという制御が行な
われる。このとき第２列の印字ピンを先行ピン、第１列
の印字ピンを後行ピンという。このような印字ピン制御
はプリンタ全体の制御を行なうマイクロプロセッサのソ
フトウェアによって印字開始前に行なわれる。このた
め、第１列用の印字データと第２列用の印字データを予
め分けておき、印字を行なう際に第１列用の印字ピン制
御回路および第２列用の印字ピン制御回路にそれぞれの
データを供給するという方法が用いられている。

［解決しようとする課題］ 上記従来の印字ピン制御回路は、１つの印字ピンを制
御するものであり、９ピンプリンタの場合は上記印字ピ
ン制御回路が９個、48ピンの場合は48個必要となる。さ
らに、48ピンプリンタ等の場合は印字ピンを４列とする
ことが一般的であるので、上記第３のシフトレジスタや
切換え回路が必要となる。

また、印字ピンがパラレル配置されている印字ヘッド
を有するプリンタでは、マイクロプロセッサのソフトウ
ェアにより、第１の印字ピン列用の印字データと第２の
印字ピン列用の印字データを予め分けておくための各列
毎に対応したデータバッファが必要となる。

このように従来の印字ピン制御回路は、印字ピンの数
が多くなると、それを制御する制御回路の規模も大きく
せざるを得ず、製品の価格が高くなってしまう。また、
先行ピンと後行ピンの印字データの振分けをソフトウェ
アで行なうため、ソフトウェアの負担が大きくなり、プ
リンタ全体のスループットが低下してしまう。

本発明は、印字ピン制御回路の回路規模及び印字デー
タ記憶回路の記憶容量の小型化、さらにソフトウェアの
負担を軽減してプリンタのスループットの向上を実現す
る印字ピン制御回路を提供することを目的としている。

［課題を解決するための手段］ 複数の印字ピンにそれぞれ対応する印字データを記憶
する印字データ記憶回路と、上記複数の印字ピンのそれ
ぞれに対して、最後に印字を行なってからの経過時間を
表すカウント値を記憶するカウント値記憶回路と、上記
複数の印字ピンのうち、各印字ピンを順次指定する印字
ピン指定手段と、上記印字データのうち、上記印字ピン
指定手段で指定された印字ピンに対応する印字データを
選択して出力するデータ選択回路と、上記印字ピン指定
手段で指定された印字ピンに対する上記カウント値記憶
回路のカウント値と上記データ選択回路からの出力とに
基づいて上記印字ピンの駆動を制御する制御信号を出力
するものであり、上記カウント値が表す経過時間が上記
印字ピンの最短応答周期より長い場合にのみ上記印字ピ
ンを駆動するための信号を発生する制御信号出力回路
と、上記印字ピン指定手段によって指定された印字ピン
に対応する上記カウント値記憶回路におけるカウント値
を、上記印字ピンの駆動が行なわれなかった場合にはイ
ンクリメントし、上記印字ピンが駆動された場合にはク
リアするカウント値更新手段とを設けることにより、上
記課題を解決するものである。

［実施例］ 以下、本発明によるプリンタの印字ピン制御回路を48
ピンプリンタに用いた場合について、図面に基づいて説
明する。

印字ピン配列は第５図（ｄ）に示すように、第１列と
第２列および第３列と第４列はそれぞれ千鳥配列であ
り、第１列と第３列および第２列と第４例はそれぞれパ
ラレル配列となっている。したがって印字結果は縦24ド
ットとなる。

第１図に本発明による印字ピン制御回路の回路構成を
示す。同図において、１は印字データを記憶するデータ
RAM（印字データ記憶回路）、２は各印字ピンについ
て、それが最後に印字を行なってからの経過時間をカウ
ントするカウンタRAM（カウント値記憶回路）、3a〜3d
はそれぞれ印字ヘッドピンの第１列〜第４列に対応する
データRAM1のアドレスをカウントするアドレスカウン
タ、3eは外部RAM（図示せず。）の印字データをデータR
AM1に書き込む際のデータRAM1のアドレスを指定するた
めのアドレスカウンタである。４は印字を行なう印字ピ
ン列を指定するための列カウンタ、５は列カウンタ４で
指定された印字ピン列中の印字を行なう印字ピンを指定
するためのピンカウンタであり、これらによって印字ピ
ン指定手段５′が構成される。６は印字ピン指定手段
５′で指定された印字ピンに対応するカウンタRAM2のカ
ウント値をラッチするカウンタラッチ回路、７はデータ
RAM1の所望のアドレスの印字データをラッチするデータ
ラッチ回路、８はカウンタラッチ回路６のカウンタ値を
インクリメントするためのインクリメンタ、９および
９′はマルチプレクサ、10はゲート回路、10′は８個の
２入力ANDゲート回路からなるゲートアレイ、11は印字
ピンをパルス幅の長い駆動信号とパルス幅の短い駆動信
号のどちらで駆動するかを決定するための予め決められ
た値ｙとカウンタラッチ回路６のカウント値とを比較す
る比較器、11′は印字ピンの最高応答周期に相当する予
め決められた値ｘとカウンタラッチ回路６のカウント値
とを比較する比較器、12はインバータ回路、13はデータ
ラッチ回路７の印字データのうち、印字ピン指定手段
５′で指定される１ビットの印字データを選択するチェ
ック回路であり、データ選択手段を構成するものであ
る。ゲート回路10′、比較器11および11′により制御信
号出力回路14が構成され、インクリメンタ８、マルチプ
レクサ９′、ゲートアレイ10およびインバータ回路12に
よりカウント値更新手段15が構成される。

上記各構成は同一半導体チップ上に構成され、シーケ
ンサ（図示せず。）によって制御される。上記外部RAM
に記憶されている印字データは上記シーケンサの制御に
したがってDMA（Direct Memory Access）コントローラ
（図示せず。）によってデータRAM1に書き込まれる。上
記外部RAMには印字データが1/720インチ刻みで展開され
ている。したがって印字タイミングは印字ヘッドが1/72
0インチを移動する時間毎となる。実際の印字ドットピ
ッチは、印字モードによるが、最小で1/360インチ、最
大で1/60インチであるが、印字モードによりハーフ印字
と正規印字とがあり、印字データを1/720インチ刻みで
展開しておけば、１行中に異なる印字モードがあって
も、１回のキャリア送りで全印字データを印字できる。
本発明による印字ピン制御回路は印字データに基づいて
ドットを先行ピンと後行ピンのどちらで印字するか、ま
た、印字ピン駆動信号のパルス幅を決定するものであ
る。この決定動作は各印字ピンごとに行なわれ、その決
定結果に基づいて印字ピン駆動信号発生回路（図示せ
ず。）により印字ピン駆動信号が出力され、各印字ピン
が駆動される。

つぎに、第１図の印字ピン制御回路の動作を説明す
る。

印字ヘッド移動方向は第５図（ｄ）に示す方向とす
る。まず、外部のマイクロプロセッサ（図示せず。）の
ソフトウェアによって初期化が行なわれる。すなわち、
データRAM1の記憶内容をクリアした後、そのアドレス０
に最初の縦１ドット列（24ドット）分の印字データを書
き込み、カウンタRAM2のすべてのアドレスに“255"を書
き込み、アドレスカウンタ3a〜3eにそれぞれ“40"“11
2"“184"“0"“1"を書き込む。このうちアドレスカウン
タ3a〜3dの値は、第５図（ｄ）に示すように各印字ピン
列の間隔（72/720インチ）に基づいて決められ、それぞ
れ各印字ピン列に対応するデータRAM1のアドレスを示し
ている。また、本例では印字ヘッドが左から右へ移動す
るときに印字を行うので、列カウンタ４のカウンタ値は
順次デクリメントされるように設定される。さらに、上
記DMAコントローラの転送アドレスを最初の印字データ
のアドレスに、終了アドレスを最後の印字データのアド
レスのつぎのアドレスに設定する。つぎに、印字ヘッド
を移動させ、この印字ヘッドが印字開始位置に到達した
ときに上記シーケンサに対してスタート信号を出力す
る。

以下、上記シーケンサにスタート信号が入力されてか
ら、このシーケンサによって制御される第１図示の印字
ピン制御回路の動作を、第２図のフローチャートに沿っ
て説明する。

上記シーケンサはスタート信号が入力されると、列カ
ウンタ４の値を“3"に設定する（第４ドット列が指定さ
れる。）とともにピンカウンタ５の値をクリアする（ス
テップ）。

つぎに、データRAM1の印字データがデータラッチ回路
７に書き込まれる。この印字データが“1"のときに印字
ピンが駆動される。いま、列カウンタ４の値は“3"なの
で、データRAM1のアドレスはマルチプレクサ９によりア
ドレスカウンタ3dの値“0"が指定される（ステップ
）。

つぎに、１ドット印字処理が行なわれる。まず、デー
タラッチ回路７の印字データがチェック回路13に入力さ
れる。チェック回路13はデータラッチ回路７の印字デー
タのうち、印字ピン指定手段５′で指定される１ビット
の値を選択してゲート回路10′へ出力する。

一方、印字ピン指定手段５′の値に基づいて、カウン
タRAM2のアドレスが選択され、そのカウント値がカウン
タラッチ６に書き込まれる。このカウント値は、印字ピ
ン指定手段５′によって指定される印字ピンが最後に印
字を行なったときからの経過時間に相当するものであ
る。まだ１回も印字を行なっていない場合や、所定時間
以上経過した場合はカウンタラッチ６の値は“255"とな
る。なお、カウンタラッチ６のカウントタイミングは上
記印字タイミングと同期している。カウンタラッチ６の
カウント値は、比較器11、11′インクリメンタ８および
マルチプレクサ９′へ出力される。

比較器11′へ出力された上記カウント値は印字ピンの
最高応答周期に相当する予め決められた値ｘと比較され
る。このカウント値がｘよりも大きい場合、すなわちそ
の印字ピンで最後に印字を行なったときあるいは最初か
らの経過時が印字ピンの最高応答周期より長い場合は、
比較器11′から信号“1"が出力され、ゲート回路10′の
一方の端子に供給される。つまり、ゲート回路10′の出
力信号は、印字データが“1"で、しかも列カウンタ４お
よびピンカウンタ５の値によって指定される印字ピンが
印字可能なタイミングにあるときに、“1"となる。ゲー
ト回路10′からの出力信号はデータラッチ回路７へも供
給されるが、この出力信号が“1"のときにデータラッチ
回路７は印字ピン指定手段５′で指定される印字ピンに
対応する印字データをクリアする。これにより、先行ピ
ンで印字されたドットを後行ピンで印字しないようにす
るのである。

一方、カウンタラッチ６の値がｘ以下の場合、すなわ
ちその印字ピンで最後に印字を行なったときあるいは最
初からの経過時間が印字ピンの最高応答周期より短い場
合は、比較器11′から信号“0"が出力されるので、ゲー
ト回路10′の出力信号が“0"となり、印字は行なわれな
い。

また、比較器11へ出力された上記カウント値は、印字
ピンをパルス幅の長い駆動信号とパルス幅の短い駆動信
号のどちらを出力するかを決定するための予め決められ
た値ｙと比較される。上記カウント値がｙより小さいと
きは信号“1"が出力され、パルス幅の短い駆動信号で印
字ピンが駆動される。一方、上記カウント値がｙ以上の
場合は、信号“0"が出力され、パルス幅の長い駆動信号
で印字ピンが駆動される。

つまり、ゲート回路10′からの信号によって印字を行
なうか否かが決定され、比較器11からの信号によって印
字ピンの駆動信号のパルス幅が決定される。

また、インクリメンタ８へ出力された上記カウント値
は、インクリメントされてマルチプレクサ９′へ供給さ
れる。マルチプレクサ９′には上記カウント値も直接供
給されている。インクリメンタ８からキャリー信号が出
力されるとき、すなわち上記カウント値が“255"のとき
は、マルチプレクサ９′から上記カウント値がそのまま
出力され、インクリメンタ８からキャリー信号が出力さ
れないときは、上記カウント値がインクリメントされた
値がゲートアレイ10へ出力される。ゲートアレイ10は８
個の２入力ANDゲート回路からなるが、それぞれ一方の
端子にはマルチプレクサ９′からの出力信号が供給さ
れ、他方の端子にはゲート回路10′からの出力信号がイ
ンバータ回路12で反転されて供給される。つまり、ゲー
トアレイ10からはゲート回路10′の出力信号が“0"のと
きのマルチプレクサ９′からの出力信号が出力される。
ゲートアレイ10からの出力信号すなわち新たなカウント
値はカウンタRAM2に書き込まれる。そのアドレスは上記
カウント値を読み出したときと同じである。すなわち、
カウンタRAM2のカウント値は、それと対応する印字ピン
で印字が行われた場合にはクリアされ、印字を行なわな
かった場合はインクリメントされる。ただし、カウント
値が“255"のときはその値が保持される。

そして、その印字ピンに対応するカウンタRAM2のカウ
ント値を更新するとともにピンカウンタ５の値をインク
リメントすることにより、１ドットの印字動作が終了す
る（ステップ）。

つぎに、ピンカウンタ５の値が“12"でなければ、印
字ピン１列分の印字が終了していないということなの
で、上記と同様の動作により、つぎの印字ピンに対して
１ドット印字処理を行なう（ステップ）。

ピンカウンタ５の値が“12"になると、データラッチ
回路７の印字データがデータRAM1に書き込まれる。その
アドレスは読み出したときと同じである。つづいて列カ
ウンタ４の値“3"がデクリメントされて“2"となる。こ
の値“2"は第３ドット列を指定するものである。この列
カウンタ４の値がデクリメントされる際にボロー信号が
出力されたか否かが判定される。いまは印字ピン４列分
の印字データ処理が終了していないのでボロー信号は出
力されず、ピンカウンタ５の値がクリアされ、上記と同
様の動作により、つぎの印字ピン列に対して印字データ
処理が行なわれる。このときに用いられる印字データ
は、データRAM1のアドレス184の印字データである（ス
テップ）。

上記と同様にして各印字ピン列に対して順次印字デー
タ処理が行なわれていく。そして、列カウンタ４がデク
リメントされる際にボロー信号が出力されたことが判定
されると、印字ピン４列分の印字データ処理が終了した
と判定される（ステップ）。

つづいて、上記DMAコントローラの転送アドレスが終
了アドレスと等しいときに印字終了信号が出力される
が、この印字終了信号が出力されていないとき、すなわ
ち上記外部RAMにまだ印字データがある場合には、上記
の印字データ処理が行なわれたドット列から印字ヘッド
が1/720インチ進んだ位置のドット列の24ドット分の印
字データが読み出されてデータRAM1に記憶される。この
ときのデータRAM1のアドレスはマルチプレクサ９によっ
てアドレスカウンタ3eの値“1"が選択される。つぎにア
ドレスカウンタ3a〜3eの各値がインクリメントされる
（ステップ）。

なお、アドレスカウンタ3a〜3eは各々８ビットのカウ
ンタであるので、このときの値が“255"である場合に
は、インクリメントされると“0"になる。

上記インクリメント後はステップに戻り、つぎの印
字タイミング信号の待機状態となる。

一方、上記DMAコントローラから印字終了信号が出力
されると、印字データ処理動作は終了する（ステップ
）。

以上の動作により、第１図の印字ピン制御回路によっ
て48ピンに対する印字制御が行なわれる。

なお、上記実施例においては、本発明による印字ピン
制御回路を48ピンプリンタに用いた場合について説明し
たが、ピン数はこれに限らず、任意に設定できるもので
ある。

［効果］ 本発明によれば、従来のように各印字ピンごとに制御
回路を設けるのではなく、共通の回路構成によって各印
字ピンの印字制御を順次行なうため、印字ピン制御回路
の回路規模が大幅に縮小され、プリンタ全体のスループ
ットが改善されるとともにコストダウンにもつながる。

【図面の簡単な説明】

第１図は本発明による印字ピン制御回路の一実施例を示
したブロック図、第２図は第１図の動作を説明するため
のフローチャート、第３図は従来の印字ピン制御回路の
一例を示した電気回路図、第４図は第３図の動作を説明
するためのタイムチャート、第５図は印字ピンの配列例
を示した説明図である。 １……データRAM ２……カウンタRAM ５′……印字ピン指定手段 13……チェック回路 14……制御信号出力回路 15……カウント値更新手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の印字ピンにそれぞれ対応する印字デ
   ータを記憶する印字データ記憶回路と、 上記複数の印字ピンのそれぞれに対して、最後に印字を
   行なってからの経過時間を表すカウント値を記憶するカ
   ウント値記憶回路と、 上記複数の印字ピンを順次指定する印字ピン指定手段
   と、 上記印字データのうち、上記印字ピン指定手段で指定さ
   れた印字ピンに対応する印字データを選択して出力する
   データ選択回路と、 上記印字ピン指定手段で指定された印字ピンに対する上
   記カウント値記憶回路のカウント値と上記データ選択回
   路からの出力とに基づいて上記印字ピンの駆動を制御す
   るものであり、上記カウント値によって表される経過時
   間が上記印字ピンの最短応答周期より長い場合にのみ上
   記印字ピンを駆動するための信号を発生する制御信号出
   力回路と、 上記印字ピン指定手段によって指定された印字ピンに対
   応する上記カウント値記憶回路におけるカウント値を、
   上記印字ピンの駆動が行なわれなかった場合にはインク
   リメントし、上記印字ピンが駆動された場合にはクリア
   するカウント値更新手段と、 を具備することを特徴とするプリンタの印字ピン制御回
   路。