JPH09300735A - 印字制御装置 - Google Patents
印字制御装置Info
- Publication number
- JPH09300735A JPH09300735A JP8117569A JP11756996A JPH09300735A JP H09300735 A JPH09300735 A JP H09300735A JP 8117569 A JP8117569 A JP 8117569A JP 11756996 A JP11756996 A JP 11756996A JP H09300735 A JPH09300735 A JP H09300735A
- Authority
- JP
- Japan
- Prior art keywords
- data
- printing
- circuit
- print data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/0077—Raster outputting to the print element(s)
Abstract
(57)【要約】
【課題】 従来の印字制御装置は、印字品質の向上およ
び印字速度を向上させたいという要請に十分応えられな
いという課題があった。 【解決手段】 バッファ回路２０Ａ，２０Ｂ，２０Ｃ
は、印字ヘッドにおける複数のノズル列を２つずつのノ
ズル列にグループ分けした場合のグループ数と同数設け
られる。そして、２つのノズル列間の印字領域のドット
に対応した容量を有する。カウンタ回路１６は、データ
転送数をカウントする。シフト制御部１８Ａ，１８Ｂ，
１８Ｃは、各バッファ回路２０Ａ，２０Ｂ，２０Ｃのい
ずれのアドレスに印字データを格納するか決めるもので
ある。
び印字速度を向上させたいという要請に十分応えられな
いという課題があった。 【解決手段】 バッファ回路２０Ａ，２０Ｂ，２０Ｃ
は、印字ヘッドにおける複数のノズル列を２つずつのノ
ズル列にグループ分けした場合のグループ数と同数設け
られる。そして、２つのノズル列間の印字領域のドット
に対応した容量を有する。カウンタ回路１６は、データ
転送数をカウントする。シフト制御部１８Ａ，１８Ｂ，
１８Ｃは、各バッファ回路２０Ａ，２０Ｂ，２０Ｃのい
ずれのアドレスに印字データを格納するか決めるもので
ある。
Description
【０００１】
【発明の属する技術分野】この発明は、シリアルプリン
タの印字ヘッドにデータを転送する印字制御装置に関す
るものである。
タの印字ヘッドにデータを転送する印字制御装置に関す
るものである。
【０００２】
【従来の技術】図６は例えば特開平７−１４４４４５号
公報に示された従来の印字制御装置の構成を示すブロッ
ク図である。図において、１２は印字データが格納され
るＲＡＭ、１０１はデータ転送を制御するＣＰＵ、１０
５は印字データを一旦保持する印字データ保持回路、１
０７は印字ヘッド（図示せず）に所定のタイミングで印
字データを供給する出力回路である。なお、特開平７−
１４４４４５号公報では、プリンタとしてドットインパ
クトプリンタが例示されている。
公報に示された従来の印字制御装置の構成を示すブロッ
ク図である。図において、１２は印字データが格納され
るＲＡＭ、１０１はデータ転送を制御するＣＰＵ、１０
５は印字データを一旦保持する印字データ保持回路、１
０７は印字ヘッド（図示せず）に所定のタイミングで印
字データを供給する出力回路である。なお、特開平７−
１４４４４５号公報では、プリンタとしてドットインパ
クトプリンタが例示されている。
【０００３】次に動作について説明する。ＣＰＵ１０１
は、ＲＡＭ１２の所定のアドレスから印字データを読み
出し、そのデータを印字データ保持回路１０５に転送す
る。印字データ保持回路１０５に印字ヘッドの全ピン分
のデータが設定されると、ＣＰＵ１０１は、出力回路１
０７にイネーブル信号を与える。出力回路１０７は、イ
ネーブル信号に応じて印字データ保持回路１０５中の印
字データを印字ヘッドに供給する。
は、ＲＡＭ１２の所定のアドレスから印字データを読み
出し、そのデータを印字データ保持回路１０５に転送す
る。印字データ保持回路１０５に印字ヘッドの全ピン分
のデータが設定されると、ＣＰＵ１０１は、出力回路１
０７にイネーブル信号を与える。出力回路１０７は、イ
ネーブル信号に応じて印字データ保持回路１０５中の印
字データを印字ヘッドに供給する。
【０００４】印字ヘッドは、印字データに応じたピンを
駆動して紙面に印字を行う。印字ヘッドは、キャリッジ
モータによって行方向に移動し順次印字を行う。従っ
て、印字データは、印字ヘッドの移動に同期してＲＡＭ
１２からＣＰＵ１０１を介して印字データ保持回路１０
５に転送される。
駆動して紙面に印字を行う。印字ヘッドは、キャリッジ
モータによって行方向に移動し順次印字を行う。従っ
て、印字データは、印字ヘッドの移動に同期してＲＡＭ
１２からＣＰＵ１０１を介して印字データ保持回路１０
５に転送される。
【０００５】図７はインクジェットプリンタの印字ヘッ
ドの一例を示す正面図およびＲＡＭ１２の内容を示す説
明図である。この例では、７つのインク噴出のためのノ
ズル２０２を有するノズル列が６列設けられた印字ヘッ
ド２００が示されている。印字ヘッド２００において、
各ノズル列間には、印字ヘッド２００の製造上の都合に
よるギャップ２０４，２０６が存在する。
ドの一例を示す正面図およびＲＡＭ１２の内容を示す説
明図である。この例では、７つのインク噴出のためのノ
ズル２０２を有するノズル列が６列設けられた印字ヘッ
ド２００が示されている。印字ヘッド２００において、
各ノズル列間には、印字ヘッド２００の製造上の都合に
よるギャップ２０４，２０６が存在する。
【０００６】ＲＡＭ１２において印字データは連続的に
格納される。すなわち、紙面に印字されるドット配列と
同様に配列されている。ところが、図７に示すように、
各ノズル列は離散的に配置されている。従って、離散的
な位置にある印字データのブロック３０１〜３０５がＲ
ＡＭ１２から読み出されて印字データ保持回路１０５に
転送されなければならない。そのために、ＣＰＵ１０１
は、例えば、ブロック３００の印字データを印字データ
保持回路１０５に転送すると、ＲＡＭ１２におけるブロ
ック３０１を読み出すためにその先頭アドレスを計算し
なければならない。
格納される。すなわち、紙面に印字されるドット配列と
同様に配列されている。ところが、図７に示すように、
各ノズル列は離散的に配置されている。従って、離散的
な位置にある印字データのブロック３０１〜３０５がＲ
ＡＭ１２から読み出されて印字データ保持回路１０５に
転送されなければならない。そのために、ＣＰＵ１０１
は、例えば、ブロック３００の印字データを印字データ
保持回路１０５に転送すると、ＲＡＭ１２におけるブロ
ック３０１を読み出すためにその先頭アドレスを計算し
なければならない。
【０００７】図８は印字処理の概要を示すタイミング図
である。図に示すように、一定間隔で発生する印字デー
タ転送開始を示すトリガ信号５８にもとづいて、データ
転送が制御される。トリガ信号５８は、印字ヘッド２０
０の移動に同期している。従って、２つのトリガ信号５
８の発生タイミングの間の期間でＲＡＭ１２から印字デ
ータ保持回路１０５に図７に示す６ブロック分の印字デ
ータが転送されなければならない。転送処理に要する期
間を、図８に期間Ａで示す。また、ＣＰＵ１０１は、コ
ンピュータ（図示せず）側から転送されてくるデータを
印字データに展開する処理等も行う。この処理を図８に
示す残りの期間Ｂで行わなくてはならない。なお、２つ
のトリガ信号５８の発生タイミングの間の期間を、以
下、１印字期間と呼ぶ。
である。図に示すように、一定間隔で発生する印字デー
タ転送開始を示すトリガ信号５８にもとづいて、データ
転送が制御される。トリガ信号５８は、印字ヘッド２０
０の移動に同期している。従って、２つのトリガ信号５
８の発生タイミングの間の期間でＲＡＭ１２から印字デ
ータ保持回路１０５に図７に示す６ブロック分の印字デ
ータが転送されなければならない。転送処理に要する期
間を、図８に期間Ａで示す。また、ＣＰＵ１０１は、コ
ンピュータ（図示せず）側から転送されてくるデータを
印字データに展開する処理等も行う。この処理を図８に
示す残りの期間Ｂで行わなくてはならない。なお、２つ
のトリガ信号５８の発生タイミングの間の期間を、以
下、１印字期間と呼ぶ。
【０００８】期間Ｂが長ければ、すなわち期間Ａが短け
れば、印字データに展開する処理等に許される時間が長
くなるのでプリンタのスループットが向上する。近年、
印字品質の向上を図るという要請に応じてドット数は増
加する傾向にある。すなわち、転送される印字データ量
は増加する傾向にある。また、印字速度を向上させると
いう要請に応じて印字ヘッド２００の移動速度は速くな
る傾向にあるので、トリガ信号５８の周期は短くなる傾
向にある。従って、期間Ｂは短くなる傾向にあり、所望
の印字速度を確保することが困難になる。
れば、印字データに展開する処理等に許される時間が長
くなるのでプリンタのスループットが向上する。近年、
印字品質の向上を図るという要請に応じてドット数は増
加する傾向にある。すなわち、転送される印字データ量
は増加する傾向にある。また、印字速度を向上させると
いう要請に応じて印字ヘッド２００の移動速度は速くな
る傾向にあるので、トリガ信号５８の周期は短くなる傾
向にある。従って、期間Ｂは短くなる傾向にあり、所望
の印字速度を確保することが困難になる。
【０００９】なお、ここでは、ＣＰＵ１０１がＲＡＭ１
２からデータを取り込んでそれを印字データ保持回路１
０５に転送するストリング転送を行う場合を例にした
が、ＣＰＵ１０１が内蔵するＤＭＡコントローラまたは
外付けのＤＭＡコントローラを用いてデータ転送するこ
ともできる。その場合には、ＣＰＵ１０１は、ＲＡＭ１
２における各ブロック３００〜３０５の先頭アドレスを
順次ＤＭＡコントローラに与える。また、ＣＰＵ１０１
が各ブロック３００〜３０５の先頭アドレスを一時にＤ
ＭＡコントローラに与え、ＤＭＡコントローラが１ブロ
ック分の印字データを転送し終わると直ちに次ブロック
の印字データを転送開始するアレイチェインＤＭＡ転送
方式を採用することもできる。しかし、ＤＭＡ転送方式
によっても、ＣＰＵ１０１は、各ブロック３００〜３０
５の先頭アドレスを計算しなければならない。
２からデータを取り込んでそれを印字データ保持回路１
０５に転送するストリング転送を行う場合を例にした
が、ＣＰＵ１０１が内蔵するＤＭＡコントローラまたは
外付けのＤＭＡコントローラを用いてデータ転送するこ
ともできる。その場合には、ＣＰＵ１０１は、ＲＡＭ１
２における各ブロック３００〜３０５の先頭アドレスを
順次ＤＭＡコントローラに与える。また、ＣＰＵ１０１
が各ブロック３００〜３０５の先頭アドレスを一時にＤ
ＭＡコントローラに与え、ＤＭＡコントローラが１ブロ
ック分の印字データを転送し終わると直ちに次ブロック
の印字データを転送開始するアレイチェインＤＭＡ転送
方式を採用することもできる。しかし、ＤＭＡ転送方式
によっても、ＣＰＵ１０１は、各ブロック３００〜３０
５の先頭アドレスを計算しなければならない。
【００１０】
【発明が解決しようとする課題】従来の印字制御装置は
以上のように構成されているので、印字品質の向上およ
び印字速度を向上させたいという要請に十分応えられな
いという課題があった。
以上のように構成されているので、印字品質の向上およ
び印字速度を向上させたいという要請に十分応えられな
いという課題があった。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、印字データの転送制御に要する時
間を短くしてプリンタのスループットを向上させうる印
字制御装置を得ることを目的とする。
めになされたもので、印字データの転送制御に要する時
間を短くしてプリンタのスループットを向上させうる印
字制御装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】請求項１記載の発明に係
る印字制御装置は、印字ヘッドにおける複数の印字素子
列のうちの少なくとも２つの印字素子列の間の印字領域
にあるドットに対応した印字データを格納するバッファ
回路と、各バッファ回路のいずれの領域に印字データを
格納するか決めるバッファセレクタ回路とを備えたもの
である。なお、２つの印字素子列の間の印字領域には、
２つの印字素子列が印字を行う領域も含まれる。
る印字制御装置は、印字ヘッドにおける複数の印字素子
列のうちの少なくとも２つの印字素子列の間の印字領域
にあるドットに対応した印字データを格納するバッファ
回路と、各バッファ回路のいずれの領域に印字データを
格納するか決めるバッファセレクタ回路とを備えたもの
である。なお、２つの印字素子列の間の印字領域には、
２つの印字素子列が印字を行う領域も含まれる。
【００１３】請求項２記載の発明に係る印字制御装置
は、印字データをラッチするラッチ回路と、転送データ
数をカウントしてカウント数に応じたアドレスをラッチ
回路のラッチデータの格納先としてバッファ回路に与え
るカウンタ回路とを備えたものである。
は、印字データをラッチするラッチ回路と、転送データ
数をカウントしてカウント数に応じたアドレスをラッチ
回路のラッチデータの格納先としてバッファ回路に与え
るカウンタ回路とを備えたものである。
【００１４】請求項３記載の発明に係る印字制御装置
は、１印字期間に１印字素子列に対応した印字データを
各バッファ回路に転送する転送制御回路を備えたもので
ある。
は、１印字期間に１印字素子列に対応した印字データを
各バッファ回路に転送する転送制御回路を備えたもので
ある。
【００１５】請求項４記載の発明に係る印字制御装置
は、バッファ回路が、複数の印字素子列を２つずつの印
字素子列にグループ分けした場合のグループ数と同数設
けられ、バッファセレクタ回路が、各バッファ回路に対
応して設けられているものである。
は、バッファ回路が、複数の印字素子列を２つずつの印
字素子列にグループ分けした場合のグループ数と同数設
けられ、バッファセレクタ回路が、各バッファ回路に対
応して設けられているものである。
【００１６】請求項５記載の発明に係る印字制御装置
は、バッファ回路が、最左側の印字素子列と最右側の印
字素子列との間の印字領域にあるドットに対応した印字
データを格納する構成になっているものである。
は、バッファ回路が、最左側の印字素子列と最右側の印
字素子列との間の印字領域にあるドットに対応した印字
データを格納する構成になっているものである。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による印
字制御装置の構成を示すブロック図である。図におい
て、１０はデータ転送を制御するＣＰＵ、１２は印字デ
ータが格納されるＲＡＭ、１４はＲＡＭ１２からの印字
データをラッチするラッチ回路、１６はデータ転送数を
カウントするカウンタ回路、１８Ａ，１８Ｂ，１８Ｃは
それぞれバッファ回路２０Ａ，２０Ｂ，２０Ｃ内の印字
データをシフトする制御を行うシフト制御部、３１〜３
６はバッファ回路２０Ａ，２０Ｂ，２０Ｃからの印字デ
ータのうち印字に用いられるビットを選択するセレクタ
回路、４０は印字ヘッドにデータを転送するためのシフ
トレジスタ、５０はデータバスである。バッファ回路２
０Ａ，２０Ｂ，２０Ｃにおいて、２１Ａ，２１Ｂ，２１
Ｃは１番目の列を示し、２２Ａ，２２Ｂ，２２Ｃは１６
番目の列を示す。また、５２は１バイトのデータ転送を
示す転送信号、５４は印字方向を示す方向指示信号、５
６はバッファ回路２０Ａ，２０Ｂ，２０Ｃを初期化する
初期化信号、５８は印字データ転送開始を示すトリガ信
号を示す。なお、バッファ回路２０Ａ，２０Ｂ，２０Ｃ
の具体的構成例が図３に示される。ここで、バッファ回
路２０Ａ，２０Ｂ，２０Ｃのいずれの領域に印字データ
を格納するか決めるバッファセレクタ回路は、シフト制
御部１８Ａ，１８Ｂ，１８Ｃで実現される。また、１印
字期間において１印字素子列に対応した印字データを各
バッファ回路２０Ａ，２０Ｂ，２０Ｃに転送する転送制
御回路は、ここでは、カウンタ回路１６で実現される。
説明する。 実施の形態１．図１はこの発明の実施の形態１による印
字制御装置の構成を示すブロック図である。図におい
て、１０はデータ転送を制御するＣＰＵ、１２は印字デ
ータが格納されるＲＡＭ、１４はＲＡＭ１２からの印字
データをラッチするラッチ回路、１６はデータ転送数を
カウントするカウンタ回路、１８Ａ，１８Ｂ，１８Ｃは
それぞれバッファ回路２０Ａ，２０Ｂ，２０Ｃ内の印字
データをシフトする制御を行うシフト制御部、３１〜３
６はバッファ回路２０Ａ，２０Ｂ，２０Ｃからの印字デ
ータのうち印字に用いられるビットを選択するセレクタ
回路、４０は印字ヘッドにデータを転送するためのシフ
トレジスタ、５０はデータバスである。バッファ回路２
０Ａ，２０Ｂ，２０Ｃにおいて、２１Ａ，２１Ｂ，２１
Ｃは１番目の列を示し、２２Ａ，２２Ｂ，２２Ｃは１６
番目の列を示す。また、５２は１バイトのデータ転送を
示す転送信号、５４は印字方向を示す方向指示信号、５
６はバッファ回路２０Ａ，２０Ｂ，２０Ｃを初期化する
初期化信号、５８は印字データ転送開始を示すトリガ信
号を示す。なお、バッファ回路２０Ａ，２０Ｂ，２０Ｃ
の具体的構成例が図３に示される。ここで、バッファ回
路２０Ａ，２０Ｂ，２０Ｃのいずれの領域に印字データ
を格納するか決めるバッファセレクタ回路は、シフト制
御部１８Ａ，１８Ｂ，１８Ｃで実現される。また、１印
字期間において１印字素子列に対応した印字データを各
バッファ回路２０Ａ，２０Ｂ，２０Ｃに転送する転送制
御回路は、ここでは、カウンタ回路１６で実現される。
【００１８】図２は印字ヘッドの一例の一部分を示す説
明図である。この例の印字ヘッド２１０は、３６０ｄｐ
ｉ（ｄｏｔ ｐｅｒ ｉｎｃｈ）まで印字可能なインク
ジェットプリンタのものである。また、各ノズル列２１
４，２１６において、ノズルは６／３６０インチ離れて
１０個設けられている。ノズル列２１４における各ノズ
ルとノズル列２１６における各ノズルとは、列方向にお
いて３／３６０インチずれている。左側のノズル列２１
４と右側のノズル列２１６とは、１６／３６０インチ離
れて設けられている。そして、印字ヘッド２１０は、１
組が２本のノズル列２１４，２１６からなる組を３組有
する。
明図である。この例の印字ヘッド２１０は、３６０ｄｐ
ｉ（ｄｏｔ ｐｅｒ ｉｎｃｈ）まで印字可能なインク
ジェットプリンタのものである。また、各ノズル列２１
４，２１６において、ノズルは６／３６０インチ離れて
１０個設けられている。ノズル列２１４における各ノズ
ルとノズル列２１６における各ノズルとは、列方向にお
いて３／３６０インチずれている。左側のノズル列２１
４と右側のノズル列２１６とは、１６／３６０インチ離
れて設けられている。そして、印字ヘッド２１０は、１
組が２本のノズル列２１４，２１６からなる組を３組有
する。
【００１９】図３は各バッファ回路２０Ａ，２０Ｂ，２
０Ｃの内容を示す説明図である。バッファ回路２０Ａ，
２０Ｂ，２０Ｃは、それぞれノズル列２１４，２１６の
組に対応する。図３に示すように、各バッファ回路２０
Ａ，２０Ｂ，２０Ｃは１６列分の印字データを格納す
る。すなわち、各組における左側のノズル列２１４と右
側のノズル列２１６との間にある領域に印字される印字
データを格納する。
０Ｃの内容を示す説明図である。バッファ回路２０Ａ，
２０Ｂ，２０Ｃは、それぞれノズル列２１４，２１６の
組に対応する。図３に示すように、各バッファ回路２０
Ａ，２０Ｂ，２０Ｃは１６列分の印字データを格納す
る。すなわち、各組における左側のノズル列２１４と右
側のノズル列２１６との間にある領域に印字される印字
データを格納する。
【００２０】３６０ｄｐｉで印字が行われる場合には、
例えば、１番目の列２１Ａ，２１Ｂ，２１Ｃの８バイト
ＣＥ１〜ＣＥ８および１６番目の列２２Ａ，２２Ｂ，２
２Ｃの８バイトＣＥ９〜ＣＥ１６に、ノズル列２１４，
２１６内の各ノズルに供給されるべきビットが含まれて
いる。２つの列内の印字データのうち、丸印で示された
ビットが印字に用いられるビットである。すなわち、丸
印で示されたビットが２つのノズル列２１４，２１６の
各ノズルに対応する。
例えば、１番目の列２１Ａ，２１Ｂ，２１Ｃの８バイト
ＣＥ１〜ＣＥ８および１６番目の列２２Ａ，２２Ｂ，２
２Ｃの８バイトＣＥ９〜ＣＥ１６に、ノズル列２１４，
２１６内の各ノズルに供給されるべきビットが含まれて
いる。２つの列内の印字データのうち、丸印で示された
ビットが印字に用いられるビットである。すなわち、丸
印で示されたビットが２つのノズル列２１４，２１６の
各ノズルに対応する。
【００２１】次に動作について説明する。まず、ＲＡＭ
１２からバッファ回路２０Ａ，２０Ｂ，２０Ｃ内に印字
データを転送する制御を説明する。ＣＰＵ１０は、バッ
ファ回路２０Ａにおけるある列に格納されるべき印字デ
ータが入っているＲＡＭ１２の先頭アドレスを求める。
そして、そのアドレスからの８バイトの印字データを順
次データバス５０に送出する。ＣＰＵ１０からは、１バ
イトの転送に同期して転送信号５２が出力される。カウ
ンタ回路１６は、転送信号５２の出力回数をカウントす
る。カウント値はシフト制御部１８Ａに入力する。シフ
ト制御部１８Ａは、カウンタ回路１６のカウント値をバ
ッファ回路２０Ａにおける印字データの格納アドレスに
変換して、バッファ回路２０Ａをアドレッシングする。
ラッチ回路１４は、転送信号５２に応じてデータバス５
０上のデータを取り込み、それをバッファ回路２０Ａに
設定する。カウンタ回路１６には、１列分の印字データ
数が初期値として設定されている。従って、カウンタ回
路１６のカウント値が０になると、例えばバッファ回路
２０Ａの１６列目に印字データが設定されたことにな
る。
１２からバッファ回路２０Ａ，２０Ｂ，２０Ｃ内に印字
データを転送する制御を説明する。ＣＰＵ１０は、バッ
ファ回路２０Ａにおけるある列に格納されるべき印字デ
ータが入っているＲＡＭ１２の先頭アドレスを求める。
そして、そのアドレスからの８バイトの印字データを順
次データバス５０に送出する。ＣＰＵ１０からは、１バ
イトの転送に同期して転送信号５２が出力される。カウ
ンタ回路１６は、転送信号５２の出力回数をカウントす
る。カウント値はシフト制御部１８Ａに入力する。シフ
ト制御部１８Ａは、カウンタ回路１６のカウント値をバ
ッファ回路２０Ａにおける印字データの格納アドレスに
変換して、バッファ回路２０Ａをアドレッシングする。
ラッチ回路１４は、転送信号５２に応じてデータバス５
０上のデータを取り込み、それをバッファ回路２０Ａに
設定する。カウンタ回路１６には、１列分の印字データ
数が初期値として設定されている。従って、カウンタ回
路１６のカウント値が０になると、例えばバッファ回路
２０Ａの１６列目に印字データが設定されたことにな
る。
【００２２】バッファ回路２０Ｂ，２０Ｃに関しても同
様にデータ転送制御が実行される。そのときにも、カウ
ンタ回路１６はバッファ回路２０Ａに印字データを書き
込むときと同様に動作するが、カウント値は、シフト制
御部１８Ａ，１８Ｂに入力される。従って、バッファ回
路２０Ｂ，２０Ｃは、シフト制御部１８Ａ，１８Ｂを介
して、カウンタ回路１６のカウント値でアドレッシング
される。
様にデータ転送制御が実行される。そのときにも、カウ
ンタ回路１６はバッファ回路２０Ａに印字データを書き
込むときと同様に動作するが、カウント値は、シフト制
御部１８Ａ，１８Ｂに入力される。従って、バッファ回
路２０Ｂ，２０Ｃは、シフト制御部１８Ａ，１８Ｂを介
して、カウンタ回路１６のカウント値でアドレッシング
される。
【００２３】次に、バッファ回路２０Ａ，２０Ｂ，２０
Ｃ内の印字データを出力する制御を説明する。バッファ
回路２０Ａに１列分の印字データが設定されると、バッ
ファ回路２０Ａの１番目の列２１Ａの印字データおよび
１６番目の列２２Ａの印字データが、セレクタ回路３
１，３２に転送される。セレクタ回路３１は、バッファ
回路２０Ａから転送された印字データのうちノズル列２
１４におけるノズル位置に対応したビットを選択してシ
フトレジスタ４０に転送する。なお、選択されるビット
は、図３における１番目の列２１Ａの丸印で示されるビ
ットである。セレクタ回路３２は、バッファ回路２０Ａ
から転送された印字データのうちノズル列２１６におけ
るノズル位置に対応したビットを選択してシフトレジス
タ４０に転送する。なお、選択されるビットは、図３に
おける１６番目の列２２Ａの丸印で示されるビットであ
る。
Ｃ内の印字データを出力する制御を説明する。バッファ
回路２０Ａに１列分の印字データが設定されると、バッ
ファ回路２０Ａの１番目の列２１Ａの印字データおよび
１６番目の列２２Ａの印字データが、セレクタ回路３
１，３２に転送される。セレクタ回路３１は、バッファ
回路２０Ａから転送された印字データのうちノズル列２
１４におけるノズル位置に対応したビットを選択してシ
フトレジスタ４０に転送する。なお、選択されるビット
は、図３における１番目の列２１Ａの丸印で示されるビ
ットである。セレクタ回路３２は、バッファ回路２０Ａ
から転送された印字データのうちノズル列２１６におけ
るノズル位置に対応したビットを選択してシフトレジス
タ４０に転送する。なお、選択されるビットは、図３に
おける１６番目の列２２Ａの丸印で示されるビットであ
る。
【００２４】バッファ回路２０Ｂ，２０Ｃに関しても同
様にデータ出力制御が実行される。その結果、バッファ
回路２０Ａ，２０Ｂ，２０Ｃにおける各列２１Ａ，２２
Ａ，２１Ｂ，２２Ｂ，２１Ｃ，２２Ｃの印字データのう
ちノズル位置に対応したデータがシフトレジスタ４０に
設定される。シフトレジスタ４０に設定されたデータは
印字ヘッド２１０に供給される。つまり、シフトレジス
タ４０にセレクタ回路３１〜３６からのデータが設定さ
れると印字ヘッド２１０が駆動され、シフトレジスタ４
０内のデータに応じて印字ヘッド２１０の各ノズルから
インクが噴出される。
様にデータ出力制御が実行される。その結果、バッファ
回路２０Ａ，２０Ｂ，２０Ｃにおける各列２１Ａ，２２
Ａ，２１Ｂ，２２Ｂ，２１Ｃ，２２Ｃの印字データのう
ちノズル位置に対応したデータがシフトレジスタ４０に
設定される。シフトレジスタ４０に設定されたデータは
印字ヘッド２１０に供給される。つまり、シフトレジス
タ４０にセレクタ回路３１〜３６からのデータが設定さ
れると印字ヘッド２１０が駆動され、シフトレジスタ４
０内のデータに応じて印字ヘッド２１０の各ノズルから
インクが噴出される。
【００２５】バッファ回路２０Ａ，２０Ｂ，２０Ｃ内の
印字データの出力が完了すると、次のブロックの印字デ
ータの転送制御が行われる。この例による印字方式は印
字ヘッド２１０が右方向に移動するときにも左方向に移
動するときにも印字が行われる往復印字方式である。従
って、ＣＰＵ１０は、各行方向の印字開始時にシフト制
御部１８Ａ，１８Ｂ，１８Ｃに対して方向指示信号５４
を与えている。シフト制御部１８Ａ，１８Ｂ，１８Ｃ
は、印字データ転送開始を示すトリガ信号５８が出力さ
れると、方向指示信号５４による指示に応じて各バッフ
ァ回路２０Ａ，２０Ｂ，２０Ｃ内の各列の印字データを
シフトする。現段階が、印字ヘッド２１０が紙面の右に
向かって移動している段階であるとすると、２列目に格
納されている印字データが１番目の列２１Ａ，２１Ｂ，
２１Ｃにシフトされ、１６番目の列２２Ａ，２２Ｂ，２
２Ｃの印字データが１５列目にシフトされる。次いで、
バッファ回路２０Ａ，２０Ｂ，２０Ｃの１番目の列２１
Ａ，２１Ｂ，２１Ｃの印字データおよび１６番目の列２
２Ａ，２２Ｂ，２２Ｃの印字データが、対応するセレク
タ回路３１〜３６に転送される。すなわち、トリガ信号
５８は、印字データの転送のトリガの作用を果たすとと
もに、バッファセレクト制御信号でもある。
印字データの出力が完了すると、次のブロックの印字デ
ータの転送制御が行われる。この例による印字方式は印
字ヘッド２１０が右方向に移動するときにも左方向に移
動するときにも印字が行われる往復印字方式である。従
って、ＣＰＵ１０は、各行方向の印字開始時にシフト制
御部１８Ａ，１８Ｂ，１８Ｃに対して方向指示信号５４
を与えている。シフト制御部１８Ａ，１８Ｂ，１８Ｃ
は、印字データ転送開始を示すトリガ信号５８が出力さ
れると、方向指示信号５４による指示に応じて各バッフ
ァ回路２０Ａ，２０Ｂ，２０Ｃ内の各列の印字データを
シフトする。現段階が、印字ヘッド２１０が紙面の右に
向かって移動している段階であるとすると、２列目に格
納されている印字データが１番目の列２１Ａ，２１Ｂ，
２１Ｃにシフトされ、１６番目の列２２Ａ，２２Ｂ，２
２Ｃの印字データが１５列目にシフトされる。次いで、
バッファ回路２０Ａ，２０Ｂ，２０Ｃの１番目の列２１
Ａ，２１Ｂ，２１Ｃの印字データおよび１６番目の列２
２Ａ，２２Ｂ，２２Ｃの印字データが、対応するセレク
タ回路３１〜３６に転送される。すなわち、トリガ信号
５８は、印字データの転送のトリガの作用を果たすとと
もに、バッファセレクト制御信号でもある。
【００２６】そして、印字ヘッド２１０における各組の
右側のノズル列２１６が次に印字対象とする印字データ
が、ＲＡＭ１２からバッファ回路２０Ａ，２０Ｂ，２０
Ｃの１６番目の列２２Ａ，２２Ｂ，２２Ｃに転送され
る。転送制御についてはすでに説明したとおりである。
印字ヘッド２１０における各組の左側のノズル列２１４
が次に印字対象とする印字データは、ＲＡＭ１２からバ
ッファ回路２０Ａ，２０Ｂ，２０Ｃに転送されない。そ
の印字データは既にバッファ回路２０Ａ，２０Ｂ，２０
Ｃに存在し、２列目から１番目の列２１Ａ，２１Ｂ，２
１Ｃにシフトされているからである。
右側のノズル列２１６が次に印字対象とする印字データ
が、ＲＡＭ１２からバッファ回路２０Ａ，２０Ｂ，２０
Ｃの１６番目の列２２Ａ，２２Ｂ，２２Ｃに転送され
る。転送制御についてはすでに説明したとおりである。
印字ヘッド２１０における各組の左側のノズル列２１４
が次に印字対象とする印字データは、ＲＡＭ１２からバ
ッファ回路２０Ａ，２０Ｂ，２０Ｃに転送されない。そ
の印字データは既にバッファ回路２０Ａ，２０Ｂ，２０
Ｃに存在し、２列目から１番目の列２１Ａ，２１Ｂ，２
１Ｃにシフトされているからである。
【００２７】このように、印字ヘッド２１０の各組にお
ける左側のノズル列２１４と右側のノズル列２１６との
間にある領域に印字される印字データを格納するバッフ
ァ回路２０Ａ，２０Ｂ，２０Ｃが設けられている場合に
は、１印字期間において、３ブロック分の印字データが
ＲＡＭ１２からバッファ回路２０Ａ，２０Ｂ，２０Ｃに
転送されればよい。従来の印字制御装置では、図７に示
すように、１印字期間において、６ブロック分の印字デ
ータがＲＡＭ１２から印字データ保持回路１０５に転送
される必要があった。従って、この実施の形態によれ
ば、１印字期間あたりのデータ転送量は、従来のデータ
転送量の１／２になる。それにともなって、１印字期間
におけるＣＰＵ１０の先頭アドレスの計算量も１／２に
なる。よって、１印字期間におけるデータ転送処理に要
する期間（図４（ｂ）参照）は従来の期間Ａ（図４
（ａ）参照）に比べて短縮される。
ける左側のノズル列２１４と右側のノズル列２１６との
間にある領域に印字される印字データを格納するバッフ
ァ回路２０Ａ，２０Ｂ，２０Ｃが設けられている場合に
は、１印字期間において、３ブロック分の印字データが
ＲＡＭ１２からバッファ回路２０Ａ，２０Ｂ，２０Ｃに
転送されればよい。従来の印字制御装置では、図７に示
すように、１印字期間において、６ブロック分の印字デ
ータがＲＡＭ１２から印字データ保持回路１０５に転送
される必要があった。従って、この実施の形態によれ
ば、１印字期間あたりのデータ転送量は、従来のデータ
転送量の１／２になる。それにともなって、１印字期間
におけるＣＰＵ１０の先頭アドレスの計算量も１／２に
なる。よって、１印字期間におけるデータ転送処理に要
する期間（図４（ｂ）参照）は従来の期間Ａ（図４
（ａ）参照）に比べて短縮される。
【００２８】また、ＲＡＭ１２からの印字データはラッ
チ回路１４でラッチされ、カウンタ回路１６は、印字デ
ータの転送回数をカウントして、カウント値をシフト制
御部１８Ａ，１８Ｂ，１８Ｃを介してまたは直接バッフ
ァ回路２０Ａ，２０Ｂ，２０Ｃにアドレスとして与えて
いる。すなわち、ラッチ回路１４のラッチデータは、カ
ウンタ回路１６からのカウント値に応じたバッファ回路
２０Ａ，２０Ｂ，２０Ｃのアドレスに格納される。ま
た、バッファ回路２０Ａ，２０Ｂ，２０Ｃは、カウンタ
回路１６のカウントアップによって１列分のデータ転送
完了を知ることができる。従って、ＣＰＵ１０は、印字
データの転送数を管理しなくてよく、印字データ転送の
ソフトウェア負荷が低減される。よって、安価な低機能
のＣＰＵ１０を採用することができる。
チ回路１４でラッチされ、カウンタ回路１６は、印字デ
ータの転送回数をカウントして、カウント値をシフト制
御部１８Ａ，１８Ｂ，１８Ｃを介してまたは直接バッフ
ァ回路２０Ａ，２０Ｂ，２０Ｃにアドレスとして与えて
いる。すなわち、ラッチ回路１４のラッチデータは、カ
ウンタ回路１６からのカウント値に応じたバッファ回路
２０Ａ，２０Ｂ，２０Ｃのアドレスに格納される。ま
た、バッファ回路２０Ａ，２０Ｂ，２０Ｃは、カウンタ
回路１６のカウントアップによって１列分のデータ転送
完了を知ることができる。従って、ＣＰＵ１０は、印字
データの転送数を管理しなくてよく、印字データ転送の
ソフトウェア負荷が低減される。よって、安価な低機能
のＣＰＵ１０を採用することができる。
【００２９】なお、ＣＰＵ１０は、各行方向の印字開始
時に初期化信号５６を出力する。バッファ回路２０Ａ，
２０Ｂ，２０Ｃは初期化信号５６に応じて初期化され
る。すなわち、一般には、全ビットに印字データとして
白データが設定される。従って、上述した制御によれ
ば、最初の１６列分の印字データがバッファ回路２０
Ａ，２０Ｂ，２０Ｃに貯まるまでのある期間では１列全
白の印字が続くことになる。しかし、一般に印字ヘッド
２１０の行方向の初期位置は印字不要のマージン領域に
あるので問題はない。
時に初期化信号５６を出力する。バッファ回路２０Ａ，
２０Ｂ，２０Ｃは初期化信号５６に応じて初期化され
る。すなわち、一般には、全ビットに印字データとして
白データが設定される。従って、上述した制御によれ
ば、最初の１６列分の印字データがバッファ回路２０
Ａ，２０Ｂ，２０Ｃに貯まるまでのある期間では１列全
白の印字が続くことになる。しかし、一般に印字ヘッド
２１０の行方向の初期位置は印字不要のマージン領域に
あるので問題はない。
【００３０】この実施の形態では１印字期間の開始時に
シフト制御部１８Ａ，１８Ｂ，１８Ｃがバッファ回路２
０Ａ，２０Ｂ，２０Ｃの内容をシフトする例を示した
が、シフト制御部１８Ａ，１８Ｂ，１８Ｃに代えて、３
つの列セレクタ回路を設けてもよい。その場合には、そ
れぞれの列セレクタ回路は、バッファ回路２０Ａ，２０
Ｂ，２０Ｃにおける新たな印字データが格納されるべき
列を指定する。この場合には、バッファ回路２０Ａ，２
０Ｂ，２０Ｃにおける印字データのシフトが行われない
ので、スループットはより向上する。また、この実施の
形態では６つのセレクタ回路３１〜３６を用いる例を示
したが、バッファ回路２０Ａ，２０Ｂ，２０Ｃの６列の
うち同時に印字データが出力される列分のセレクタ回路
を設ければよい。
シフト制御部１８Ａ，１８Ｂ，１８Ｃがバッファ回路２
０Ａ，２０Ｂ，２０Ｃの内容をシフトする例を示した
が、シフト制御部１８Ａ，１８Ｂ，１８Ｃに代えて、３
つの列セレクタ回路を設けてもよい。その場合には、そ
れぞれの列セレクタ回路は、バッファ回路２０Ａ，２０
Ｂ，２０Ｃにおける新たな印字データが格納されるべき
列を指定する。この場合には、バッファ回路２０Ａ，２
０Ｂ，２０Ｃにおける印字データのシフトが行われない
ので、スループットはより向上する。また、この実施の
形態では６つのセレクタ回路３１〜３６を用いる例を示
したが、バッファ回路２０Ａ，２０Ｂ，２０Ｃの６列の
うち同時に印字データが出力される列分のセレクタ回路
を設ければよい。
【００３１】実施の形態２．図５はこの発明の実施の形
態２による印字制御装置の構成を示すブロック図であ
る。図において、１８はバッファ回路２０内の印字デー
タをシフトする制御を行うシフト制御部（バッファセレ
クタ回路）である。この場合には、バッファ回路２０
は、印字ヘッド２１０の最左側のノズル列２１４と最右
側のノズル列２１６との間にある領域に印字される印字
データを格納する。バッファ回路２０において、２１
Ａ，２２Ａは、印字ヘッド２１０における左側の組のノ
ズル列２１４，２１６に対応した列である。２１Ｂ，２
２Ｂは、印字ヘッド２１０における真ん中の組のノズル
列２１４，２１６に対応した列である。２１Ｃ，２２Ｃ
は、印字ヘッド２１０における右側の組のノズル列２１
４，２１６に対応した列である。２７，２８は、実施の
形態１の場合のバッファ回路２０Ａ，２０Ｂ，２０Ｃの
容量に比べて増加した容量に対応した領域を示す。その
他の構成要素は、実施の形態１における構成要素と同じ
である。
態２による印字制御装置の構成を示すブロック図であ
る。図において、１８はバッファ回路２０内の印字デー
タをシフトする制御を行うシフト制御部（バッファセレ
クタ回路）である。この場合には、バッファ回路２０
は、印字ヘッド２１０の最左側のノズル列２１４と最右
側のノズル列２１６との間にある領域に印字される印字
データを格納する。バッファ回路２０において、２１
Ａ，２２Ａは、印字ヘッド２１０における左側の組のノ
ズル列２１４，２１６に対応した列である。２１Ｂ，２
２Ｂは、印字ヘッド２１０における真ん中の組のノズル
列２１４，２１６に対応した列である。２１Ｃ，２２Ｃ
は、印字ヘッド２１０における右側の組のノズル列２１
４，２１６に対応した列である。２７，２８は、実施の
形態１の場合のバッファ回路２０Ａ，２０Ｂ，２０Ｃの
容量に比べて増加した容量に対応した領域を示す。その
他の構成要素は、実施の形態１における構成要素と同じ
である。
【００３２】次に動作について説明する。バッファ回路
２０内の印字データの出力が完了すると、次のブロック
の印字データの転送制御が行われる。現段階が、印字ヘ
ッド２１０が紙面の右に向かって移動している段階であ
るとすると、シフト制御部１８は、バッファ回路２０の
各列の印字データを左側の列にシフトするように制御す
る。そして、印字ヘッド２１０における最右側のノズル
列２１６が次に印字対象とする印字データが、ＲＡＭ１
２からバッファ回路２０の最右側の列２２Ｃに転送され
る。転送制御については、実施の形態１の場合と同様で
ある。印字ヘッド２１０における左側の組のノズル列２
１４，２１６、真ん中の組のノズル列２１４，２１６、
および右側の組の左側のノズル列２１４が次に印字対象
とする印字データは、ＲＡＭ１２からバッファ回路２０
に転送されない。それらの印字データは、既にバッファ
回路２０に存在するからである。
２０内の印字データの出力が完了すると、次のブロック
の印字データの転送制御が行われる。現段階が、印字ヘ
ッド２１０が紙面の右に向かって移動している段階であ
るとすると、シフト制御部１８は、バッファ回路２０の
各列の印字データを左側の列にシフトするように制御す
る。そして、印字ヘッド２１０における最右側のノズル
列２１６が次に印字対象とする印字データが、ＲＡＭ１
２からバッファ回路２０の最右側の列２２Ｃに転送され
る。転送制御については、実施の形態１の場合と同様で
ある。印字ヘッド２１０における左側の組のノズル列２
１４，２１６、真ん中の組のノズル列２１４，２１６、
および右側の組の左側のノズル列２１４が次に印字対象
とする印字データは、ＲＡＭ１２からバッファ回路２０
に転送されない。それらの印字データは、既にバッファ
回路２０に存在するからである。
【００３３】このように、印字ヘッド２１０の最左側の
ノズル列２１４と最右側のノズル列２１６との間にある
領域に印字される印字データを格納しうるバッファ回路
２０が設けられている場合には、バッファ回路２０の容
量が実施の形態１の場合に比べて領域２７，２８の分だ
け増加するものの、１印字期間あたりのデータ転送量が
従来のデータ転送量の１／６になる。それにともなっ
て、１印字期間におけるＣＰＵ１０の先頭アドレスの計
算量も１／６になる。よって、１印字期間におけるデー
タ転送処理に要する期間は従来の期間Ａに比べて大幅に
短縮される。なお、この実施の形態においても、シフト
制御部１８に代えて、列セレクタ回路を用いることがで
きる。
ノズル列２１４と最右側のノズル列２１６との間にある
領域に印字される印字データを格納しうるバッファ回路
２０が設けられている場合には、バッファ回路２０の容
量が実施の形態１の場合に比べて領域２７，２８の分だ
け増加するものの、１印字期間あたりのデータ転送量が
従来のデータ転送量の１／６になる。それにともなっ
て、１印字期間におけるＣＰＵ１０の先頭アドレスの計
算量も１／６になる。よって、１印字期間におけるデー
タ転送処理に要する期間は従来の期間Ａに比べて大幅に
短縮される。なお、この実施の形態においても、シフト
制御部１８に代えて、列セレクタ回路を用いることがで
きる。
【００３４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、印字制御装置を、印字ヘッドにおける複数の印字
素子列のうちの少なくとも２つの印字素子列の間の印字
領域にあるドットに対応した印字データを格納するバッ
ファ回路と、各バッファ回路のいずれの領域に印字デー
タを格納するか決めるバッファセレクタ回路とを有する
ように構成したので、印字データを印字ヘッドに供給す
る際に、印字データの転送制御に要する時間を減らすこ
とができ、プリンタのスループットを向上させることが
できる効果がある。
れば、印字制御装置を、印字ヘッドにおける複数の印字
素子列のうちの少なくとも２つの印字素子列の間の印字
領域にあるドットに対応した印字データを格納するバッ
ファ回路と、各バッファ回路のいずれの領域に印字デー
タを格納するか決めるバッファセレクタ回路とを有する
ように構成したので、印字データを印字ヘッドに供給す
る際に、印字データの転送制御に要する時間を減らすこ
とができ、プリンタのスループットを向上させることが
できる効果がある。
【００３５】請求項２記載の発明によれば、印字制御装
置を、転送データ数をカウントしてカウント数に応じた
アドレスをラッチ回路のラッチデータの格納先としてバ
ッファ回路に与えるカウンタ回路を有するように構成し
たので、印字ヘッドの側に印字データが転送開始される
とソフトウェアの介在なしにデータ転送が継続し、印字
制御装置中のＣＰＵ等の制御回路の負荷を軽減すること
ができる効果がある。
置を、転送データ数をカウントしてカウント数に応じた
アドレスをラッチ回路のラッチデータの格納先としてバ
ッファ回路に与えるカウンタ回路を有するように構成し
たので、印字ヘッドの側に印字データが転送開始される
とソフトウェアの介在なしにデータ転送が継続し、印字
制御装置中のＣＰＵ等の制御回路の負荷を軽減すること
ができる効果がある。
【００３６】請求項３記載の発明によれば、印字制御装
置を、１印字期間に１印字素子列に対応した印字データ
を各バッファ回路に転送する転送制御回路を有するよう
に構成したので、印字データの転送量を従来の場合に比
べて低減できるとともに、印字データの転送元であるメ
モリの転送元アドレスの計算量も低減でき、プリンタの
スループットを向上させることができる効果がある。
置を、１印字期間に１印字素子列に対応した印字データ
を各バッファ回路に転送する転送制御回路を有するよう
に構成したので、印字データの転送量を従来の場合に比
べて低減できるとともに、印字データの転送元であるメ
モリの転送元アドレスの計算量も低減でき、プリンタの
スループットを向上させることができる効果がある。
【００３７】請求項４記載の発明によれば、印字制御装
置を、複数の印字素子列を２つずつの印字素子列にグル
ープ分けした場合のグループ数と同数のバッファ回路を
有するように構成したので、印字データの転送量を従来
の場合に比べて半分にできるとともに、印字データの転
送元であるメモリの転送元アドレスの計算量も半分にで
き、プリンタのスループットを向上させることができる
効果がある。
置を、複数の印字素子列を２つずつの印字素子列にグル
ープ分けした場合のグループ数と同数のバッファ回路を
有するように構成したので、印字データの転送量を従来
の場合に比べて半分にできるとともに、印字データの転
送元であるメモリの転送元アドレスの計算量も半分にで
き、プリンタのスループットを向上させることができる
効果がある。
【００３８】請求項５記載の発明によれば、印字制御装
置を、最左側の印字素子列と最右側の印字素子列との間
の印字領域にあるドットに対応した印字データを格納す
るバッファ回路を有するように構成したので、印字デー
タの転送量を従来の場合に比べて（１／印字素子列）に
できるとともに、印字データの転送元であるメモリの転
送元アドレスの計算量も（１／印字素子列）にでき、プ
リンタのスループットをさらに向上させることができる
効果がある。
置を、最左側の印字素子列と最右側の印字素子列との間
の印字領域にあるドットに対応した印字データを格納す
るバッファ回路を有するように構成したので、印字デー
タの転送量を従来の場合に比べて（１／印字素子列）に
できるとともに、印字データの転送元であるメモリの転
送元アドレスの計算量も（１／印字素子列）にでき、プ
リンタのスループットをさらに向上させることができる
効果がある。
【図１】 この発明の実施の形態１による印字制御装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】 印字ヘッドの一例の一部分を示す説明図であ
る。
る。
【図３】 バッファ回路の内容を示す説明図である。
【図４】 １印字期間におけるデータ転送処理に要する
期間を説明するための説明図である。
期間を説明するための説明図である。
【図５】 この発明の実施の形態２による印字制御装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図６】 従来の印字制御装置の構成を示すブロック図
である。
である。
【図７】 インクジェットプリンタの印字ヘッドの一例
を示す正面図およびＲＡＭの内容を示す説明図である。
を示す正面図およびＲＡＭの内容を示す説明図である。
【図８】 印字処理の概要を示すタイミング図である。
１４ ラッチ回路、１６ カウンタ回路（転送制御回
路）、２０，２０Ａ，２０Ｂ，２０Ｃ バッファ回路、
１８，１８Ａ，１８Ｂ，１８Ｃ シフト制御部（バッフ
ァセレクタ回路）。
路）、２０，２０Ａ，２０Ｂ，２０Ｃ バッファ回路、
１８，１８Ａ，１８Ｂ，１８Ｃ シフト制御部（バッフ
ァセレクタ回路）。
Claims (5)
- 【請求項１】 列方向に複数の印字素子が配された複数
の印字素子列を有する印字ヘッドに印字データを供給す
る印字制御装置において、前記複数の印字素子列のうち
の少なくとも２つの印字素子列の間の印字領域にあるド
ットに対応した印字データを格納する容量を有するバッ
ファ回路と、前記各バッファ回路のいずれの領域に印字
データを格納するか決めるバッファセレクタ回路とを備
えたことを特徴とする印字制御装置。 - 【請求項２】 印字データをラッチするラッチ回路と、
転送データ数をカウントしてカウント数に応じたアドレ
スを前記ラッチ回路のラッチデータの格納先としてバッ
ファ回路に与えるカウンタ回路とを備えたことを特徴と
する請求項１記載の印字制御装置。 - 【請求項３】 １印字期間に１印字素子列に対応した印
字データを各バッファ回路に転送する転送制御回路を備
えたことを特徴とする請求項１または請求項２記載の印
字制御装置。 - 【請求項４】 バッファ回路は、複数の印字素子列を２
つずつの印字素子列にグループ分けした場合のグループ
数と同数設けられ、バッファセレクタ回路は、各バッフ
ァ回路に対応して設けられていることを特徴とする請求
項１から請求項３のうちのいずれか１項記載の印字制御
装置。 - 【請求項５】 バッファ回路は、複数の印字素子列のう
ちの最左側の印字素子列と最右側の印字素子列との間の
印字領域にあるドットに対応した印字データを格納する
容量を有する請求項１から請求項３のうちのいずれか１
項記載の印字制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117569A JPH09300735A (ja) | 1996-05-13 | 1996-05-13 | 印字制御装置 |
| US08/733,324 US5793939A (en) | 1996-05-13 | 1996-10-17 | Print controlling apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117569A JPH09300735A (ja) | 1996-05-13 | 1996-05-13 | 印字制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09300735A true JPH09300735A (ja) | 1997-11-25 |
Family
ID=14715074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8117569A Pending JPH09300735A (ja) | 1996-05-13 | 1996-05-13 | 印字制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5793939A (ja) |
| JP (1) | JPH09300735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010269603A (ja) * | 1998-06-29 | 2010-12-02 | Konica Minolta Holdings Inc | 画像処理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3420455B2 (ja) * | 1997-01-31 | 2003-06-23 | キヤノン株式会社 | 記録装置及び記録制御方法 |
| JP3533895B2 (ja) * | 1997-03-13 | 2004-05-31 | セイコーエプソン株式会社 | シリアルプリンタ及びシリアルプリンタにおけるイメージバッファアクセス方法 |
| US6339480B1 (en) * | 1997-07-28 | 2002-01-15 | Canon Kabushiki Kaisha | Print driver for a color printer |
| US6740546B2 (en) * | 2002-08-21 | 2004-05-25 | Micron Technology, Inc. | Packaged microelectronic devices and methods for assembling microelectronic devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56109068A (en) * | 1980-02-04 | 1981-08-29 | Nippon Telegr & Teleph Corp <Ntt> | Recorder for multitone |
| US5109520A (en) * | 1985-02-19 | 1992-04-28 | Tektronix, Inc. | Image frame buffer access speedup by providing multiple buffer controllers each containing command FIFO buffers |
| JPS62152040A (ja) * | 1985-12-25 | 1987-07-07 | Nec Corp | シリアルプリンタのデ−タ転送方式 |
| JPH05108280A (ja) * | 1991-10-21 | 1993-04-30 | Canon Inc | 印字装置 |
| JPH07144445A (ja) * | 1993-11-24 | 1995-06-06 | Star Micronics Co Ltd | データ転送制御装置 |
-
1996
- 1996-05-13 JP JP8117569A patent/JPH09300735A/ja active Pending
- 1996-10-17 US US08/733,324 patent/US5793939A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010269603A (ja) * | 1998-06-29 | 2010-12-02 | Konica Minolta Holdings Inc | 画像処理装置 |
| JP4730474B2 (ja) * | 1998-06-29 | 2011-07-20 | コニカミノルタホールディングス株式会社 | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5793939A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782095B1 (en) | Ink jet printer and drive method thereof | |
| US7850268B2 (en) | Recording method and recording apparatus | |
| US5920681A (en) | Serial printer having print data processing unit | |
| JPH08104001A (ja) | ビデオ・データ・クロックを減少させる奇数／偶数ストローク制御 | |
| US6009245A (en) | Serial printer, and image buffer access method for serial printer | |
| JP5058523B2 (ja) | 記録方法、記録装置 | |
| JPH09300735A (ja) | 印字制御装置 | |
| JP5074733B2 (ja) | 記録装置 | |
| US5740332A (en) | Image forming device | |
| JP2006264274A (ja) | 圧縮データ解凍回路、圧縮データ解凍方法及び印刷装置 | |
| JP4114085B2 (ja) | インクジェットプリンタ及びその駆動方法 | |
| JP4261794B2 (ja) | インクジェット記録装置 | |
| JP3659257B2 (ja) | 画像形成装置 | |
| JP3142698B2 (ja) | 画像記録ヘッドの駆動装置 | |
| JP4730474B2 (ja) | 画像処理装置 | |
| JP3049857B2 (ja) | ワイヤドット式プリントヘッドの駆動制御装置 | |
| JP4038639B2 (ja) | プリンタ及びそのイメージデータの転送方法 | |
| JP2006159551A (ja) | インクジェット記録装置 | |
| JP2537394B2 (ja) | シリアル・ドット・プリンタの印字制御方式 | |
| JP2005169941A (ja) | インクジェット記録装置及びその制御方法 | |
| JP2002127397A (ja) | 記録装置 | |
| JPH08267734A (ja) | ノズルヘッドの印字制御回路 | |
| JPS62290546A (ja) | 記録装置 | |
| JP2003320707A (ja) | 記録装置 | |
| JP2002240261A (ja) | 印字用バッファメモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060223 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |