JP2845364B2 - メモリ制御回路 - Google Patents
メモリ制御回路Info
- Publication number
- JP2845364B2 JP2845364B2 JP61059305A JP5930586A JP2845364B2 JP 2845364 B2 JP2845364 B2 JP 2845364B2 JP 61059305 A JP61059305 A JP 61059305A JP 5930586 A JP5930586 A JP 5930586A JP 2845364 B2 JP2845364 B2 JP 2845364B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- address
- mode
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Color, Gradation (AREA)
- Bus Control (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、メモリを制御するメモリ制御回路に関する
ものである。特に、画像処理装置のメモリ制御回路に関
するものである。 ［従来の技術］ マイクロコンピュータ（以下、MPUと略）により制御
されているカラー記録装置等の画像処理装置に於いては
高精細出力の要望が非常に高まり、それに伴いカラー記
録装置の印字ヘツドも高解像度になつて来た。その反
面、一画面当りの情報量が非常に多くなつている。その
ため記録速度を速くせざるを得ないためにホストCPUか
らのデータの取り込み及びＹ（イエロー）,M（マゼン
タ）,C（シアン）データからのBk（ブラツク）データの
生成のための処理時間とが量も長く多くなつてきてい
る。特に、縦に一列に複数個の印字素子を持ち、媒体に
対して水平方向に操作しつつ印字を実行する、いわゆる
シルアルプリンタでラスタ情報を高速で印字可能にする
事が望まれている。 そのためには、送られて来たラスタ情報を一旦メモリ
内に記憶させ、必要量だけのラスタ情報を受信後にソフ
トウエア等の制御でヘツド構造に合わせたデータ変換す
なわち縦横変換を行う必要がある。しかしソフトウエア
によるデータ受信，変換では、ヘツドのエレメント数が
少ない場合には処理時間も短いので問題は少ないが、エ
レメント数が増加し、特にカラーデータの場合には通常
Ｒ（赤）,G（緑）,B（青）とモノクロームデータの３倍
のデータ量となるためデータ処理時間が非常に長くな
り、更に印字ヘツドのインク色はY,M,C,Bkであるので、
RGBデータからYMCデータへ変換せねがならないため処理
時間がさらに長くなるという欠点を有していた。 ［発明が解決しようとする課題］ 本発明は、前記従来の欠点を除去し、主制御装置のマ
イクロコンピュータは転送元及び転送先領域の指定と動
作モード（演算内容）を指定するだけで、ダイレクトメ
モリアクセス方式によりメモリ上に格納されているデー
タを読み出して演算し、その演算結果をメモリの所定領
域に格納する動作に並行して次の演算を実行する動作
を、主制御装置のマイクロコンピュータとのやりとりな
しに実現するメモリ制御回路を提供する。 特に、画像データの処理において、YMC成分からBk成
分を抽出し、その抽出したBk成分をメモリ内の所定のア
ドレスに格納する動作に並行して次のBk成分を抽出する
動作を主制御装置のマイクロコンピュータの介入なしに
実現する。 ［課題を解決するための手段］ この課題を解決するために、本発明のメモリ制御回路
は、マイクロコンピュータとは独立に、前記マイクロコ
ンピュータにバスで接続されるメモリを制御するメモリ
制御回路であって、前記マイクロコンピュータから、前
記メモリの転送元領域及び転送先領域を指定する情報と
演算内容を指定する情報とを受信する受信手段と、前記
メモリへのアクセスに先立って、前記バスの優先使用を
確立する優先使用確立手段と、前記転送元領域に基づい
て前記メモリ内のアドレスを指定して、前記メモリから
データを読み出す読出手段と、前記読出手段により読み
出されたデータに指定された前記演算内容を施す演算手
段と、前記転送先領域に基づいて前記メモリ内のアドレ
スを指定して、前記演算手段による演算結果を前記メモ
リに書き込む書込手段と備え、前記書込手段による前記
演算結果の書込に並行して前記演算手段による次の演算
を実行することを特徴とする。 また、マイクロコンピュータとは独立に、前記マイク
ロコンピュータにバスで接続されるメモリを制御するメ
モリ制御回路であって、前記メモリが、バンクアドレス
がそれぞれ異なる複数のバンクを含んで構成されてお
り、前記マイクロコンピュータから、前記メモリの転送
元領域及び転送先領域を指定する情報と演算内容を指定
する情報とを受信する受信手段と、前記メモリへのアク
セスに先立って、前記バスの優先使用を確立する優先使
用確立手段と、前記転送元領域に基づいて前記バンクア
ドレスを発生するバンクアドレス発生手段と、前記複数
のバンクで共通のデータアドレスを発生するアドレス発
生手段と、前記両発生手段により発生されたアドレスか
ら前記メモリのデータを読み出す読出手段と、前記読出
手段により読み出されたデータに指定された前記演算内
容を施す演算手段と、前記転送先領域に基づいて前記メ
モリ内のアドレスを指定して、前記演算手段による演算
結果を前記メモリに書き込む書込手段とを備え、前記書
込手段による前記演算結果の書込に並行して前記演算手
段による次の演算を実行することを特徴とする。 ［実施例］ 目次 ＜MC4の機能＞ ＜MC4の内部説明＞ ＜ADRC415…アドレスカウンタ＞ ＜BR414…バンクレジスタ＞ ＜COMR413…コマンドレジスタ＞ ＜LC412…レングスカウンタ＞ ［モード説明］ ［インタフェースデータのメモリへの書き込み］ ［インタフェースデータの空読み］ ［色変換］ ［縦横変換］ ［固定データの書き込み］ ［データ反転］ 以下、本発明の一実施例を図面に従つて詳細に説明す
る。 第１図は本発明の一実施例を適用したカラー記録装置
のブロツク図で、カラー記録装置はホストCPU1とインタ
ーフエースケーブル16で接続されていて、かつインター
フエースデータ幅は８ビツト又は16ビツトで構成されて
いる。カラー記録装置２は全体を司どるマスタMPU3（以
下MMPU3）はキヤリツジモータ10及び紙送りモータ９を
制御するサブMPU7（以下SMPU7）と通線12で密に結合し
ている。さらにMMPU3は印字ヘツド8,メモリ5,インター
フエースユニツト６及びメモリ制御回路４（以下MC4）
を制御する。印字ヘツド８は本実施例ではヘツド当り24
ドツトエレメントのものを対象としている。 第２図は本実施例の骨子となるMC4のブロツク図で、
概略を説明すると、データ転送先を決定するアドレスカ
ウンタ415（以下ADRC415）と、第８図で示されるメモリ
構成で色メモリを指定するためのバンクレジスタ414
（以下BR414）と、前記BR414を選択するバンクセレクタ
417（以下BSEL417）と、データ転送数を指定するレング
スカウンタ412（以下LC412）と、内部作業用のデータ格
納レジスタ410（以下DR410）,411（以下DR411）と、デ
ータを反転するためのインバータロジツク416（以下INV
416）と、前記DR410とDR411との論理積演算をするアン
ドロジツク418（以下AND418）と、動作モードを設定す
るためのコマンドレジスタ413（以下COMR413）と、コマ
ンドを解析するためのインストラクシヨンデコーダ430
（以下ID430）と、外部装置との制御信号の同期をとる
バスアービタ450（以下BA450）と、実行処理に必要な内
部タイミングを生成するマイクロシーケンサ440（以下M
S440）と、水平−垂直変換を実行する並直変換回路420
（以下PS420），ビットチエンジ419（以下BC419），ビ
ットカウンタ421（以下BCNR421）等から構成されてい
る。 又、MMPU3は16ビツトのMPUでデータが16ビツト，アド
レスは23ビツトで構成されているので、メモリ５も同様
にデータ16ビツト幅である。しかし、インターフエース
ユニツト６の出力データ15はホストCPU1との兼ね合いで
８ビツト又は16ビツトの両方がMC4への設定で選択可能
である。 MC4内の詳細な説明をする前に、MC4の外部仕様及びカ
ラー記録装置２の概略仕様を説明する。 ＜カラー記録装置２の仕様＞ 1.ヘツド構成…縦24ドツト／ヘツド、Y,M,C,Bkの４ヘツ
ド 2.入力データフオーマツト …ラスタイメージフオーマツト …縦８ビツトイメージフオーマツト …縦24ビツトイメージフオーマツト 3.色指定フオーマツト …RGB …RGBBk …YMC …YMCBk 上記２及び３については、第16図〜第19図で説明する
が、説明を簡単にするために入力データは８ビツト幅の
一色についての結果に限定している。 第16図はラスタイメージフオーマツト時の入力データ
と出力結果を比較した図で、縦８ビツトの入力データが
バイト毎の直列データとみなして出力する。本フオーマ
ツト時の制御は、［縦横変換（HVモード）］の項で詳細
な説明をする。 第17図は縦８ビツトイメージフオーマツトの入力デー
タと出力結果の関係を示した図で、入力データはヘツド
のドツト１〜８の部分のみで印字される。これは１入力
データが入力の度に必ずドツト１〜８を使用して印字す
るのではなく、通常３つの入力データブロツクを受信し
てから印字する。すなわち、最初の入力データブロツク
がドツト１〜８に、２番目の入力データブロツクがドツ
ト９〜16に、３番目の入力データブロツクがドツト17〜
24に対応して印字される。 第18図は縦24ビツトイメージフオーマツトの入力デー
タと出力結果の関係で、入力データがバイトシリアルな
フオーマツトとして解釈され、３バイト毎に出力結果の
縦１ラインに対応する。 第19図（Ａ）〜（Ｄ）は色指定フオーマツトの例であ
り、第19図（Ａ）はRGBフオーマツトで、Ｎバイト毎に
色データ（第16〜第18図の入力データに対応する）が変
更される。同様に第19図（Ｂ）はRGBBk，第19図（Ｃ）
はYMC,第19図（Ｄ）はYMCBKフオーマツトである。印字
ヘツドのインク色はYMCBKであるため、第19図（Ｄ）以
外のフオーマツトは色変換を行う必要性がある。これを
説明するのが第20図で、のRGBフオーマツトは、まずR
GBをYMCに変換し、次にYMCからBk及び新しいYMCを生成
する。この新しいYMCを生成する理由を次に述べる。Bk
データはＹ＝Ｍ＝Ｃ＝１であるので、黒を表現する場合
入力データそのままのY,M,Cを使うと黒はBk,Y,M,C全て
のインクで印字されてしまうため、Bkで印字されるドツ
トの部分のY,M,Cは削除しなければならない。 のRGBBkフオーマツトはBkデータが付加されている
のでRGBのみをYMCに変換すれば良い。 のYMCフオーマツトはBkデータと新しいYMCを生成す
るのみで良い。 以上説明した様に、３種類のデータフオーマツトと４
種類の色指定モードをサポートする事により各種のシス
テムに対応可能になつた。 ＜MC4の機能＞ MC4はDMAC（Direct Memory Access Conroller）とし
ての機能を持ちインターフエースデータ14のリード及び
それのメモリ５への書き込み，縦横変換，色変換を実行
する機能を有する。以下に機能の概要を列記する。 IFRモード…インターフエースデータのメモリへの書き
込み CCモード…色変換を実行する（YMC→Bk） HVモード…インターフエースデータをリードし、即、縦
横変換する DDモード…インターフエースデータをリードし、メモリ
には書き込まない CDモード…MC4内の固定データをメモリに書き込む CDHVモード…MC4内の固定データを縦横変換する IFRIモード…インターフエースデータを反転したデータ
をメモリに書き込む HVIモード…インターフエースデータを反転したデータ
を縦横変換する 等があり、各モードについては後で詳細に説明する。 ＜MC4内部の説明＞ MC4は前述した様にDMAC機能を持つている。これは第
２図のBA450により実行され、MMPU3の動作を停止させる
機能である。これはMC4が動作を開始するためには必ず
行われなければならない動作であり、又以下の説明及び
タイミングチヤートではほとんど省略されている機能で
ある。以下にBA450の動作を詳述する。 本実施例のMC4がインターフエースユニツト６からの
データをメモリ５に書き込む。又はその他の各種メモリ
データのリードライトを実行する際に、MMPU3を停止状
態にして第１図のアドレスバス14b及びデータバス14を
フリーな状態（トライステート状態）にしなければなら
ない。 そのための手段としてモトローラ社製16ビツトMPU（M
68000）を使用した本カラー記録装置では、第３図で示
される方法により前記状態を得る事が可能である。MC4
が動作可能状態にある時、動作開始は図示しないインタ
ーフエースユニツト６からの割り込み、又はMMPU3から
のCOMR413へのコマンドの書き込みによる。第３図に於
いて、例えばコマンドの書き込みによりMC4の動作が開
始すると、MC4はまず＊BRをLOWにしてMMPU3からの応答
信号である＊BRがLOWになるのを待つ。＊BRがLOWになれ
ばアドレスバス14bとデータバス14は解放されるので、
アドレス，データ共にMC4の管理下に置かれる。従つ
て、MC4は動作実行中を示す＊BGAをLOWにすると同時に
動作開始する。動作を終了すればMC4は＊BRAをHIGHにし
て、アドレス、データバスの管理をMMPU3に渡す。 ［ADRC415…アドレスカウンタ］ 第２図のADRC415は、対象メモリのアドレスを指定す
るもので、16ビツトのカウンタから構成されアドレスA1
〜A16を持つすなわち64Kワードの可変範囲を持つ。メモ
リ５が16ビツトデータ幅なので、第27図で示される如
く、最下位アドレスA0は通常必要としないが、MC4の内
部にはA0用のカウンタを具備している。ADRC415は、MMP
U3からの設定によりインクリメント量が可変であり、一
番大きな特徴は＋３のインクリメント量を設定出来る事
とインターフエースデータ幅が８又は16ビツトの両方の
制御を可能にするため、同じインクリメント量であつて
もADRC415のインクリメント量が異なる点である。 インターフエースバス幅が８ビツトの場合で入力デー
タフオーマツトが縦24ビツトの場合の、入力データのメ
モリ５への格納方法を第21図，第23図で示すと、第17図
からも解る様に入力データは順番にメモリ５に格納する
のが印字の際の制御を含めて一番処理しやすい形態であ
るので、ADRC415のインクリメント量を＋１に設定する
と、アドレスの変化は初期にｎと設定されていれば、n,
n＋1,n＋2,n＋３…となる。一方、入力データフオーマ
ツトが縦８ビツトの例だと第21図の入力データに対して
メモリ５には第22図の様に飛び飛びに格納される。その
ためにはADRC415のインクリメント量を＋３にすれば、
出力アドレスは、n,n＋3,n＋６…となり、結果として第
22図と同じになる。ADRC415のインクリメント量を＋１
に設定した時にインターフエースバス幅が８ビツトの時
と16ビツトの時を比較すると、８ビツトの時は第21図の
入力データを第23図のメモリ結果の関係となり、16ビツ
トの時は第24図の入力データと第25図のメモリ結果とな
り、第25図から解る様にADRC415のアドレス出力は、n,n
＋2,n＋４…となる。 前記説明以外のインクリメント量＋2,＋４…は、装置
の使用ヘツドのエレメント数が変化した時に対応可能と
するためである。なお、＋３インクリメントは８ビツト
インターフエースのときのみ有効で、16ビツトバス幅の
時は自動的に＋１インクリメント量になる様に構成され
ている。 以上の動作を第26図で説明する。 PT810はインクリメント量が＋３の時“1"で、それ以
外では“0"、PO812はインクリメント量が＋１の時“1"
で、それ以外の時“0"、BW811はインターフエースバス
幅を示す信号で、８ビツトの時“1"、16ビツトの時“0"
になる信号である。802,803はそれぞれ２進カウンタ。8
01は３進カウンタであるが、通常の３進カウンタと異
り、０→１→２→０→１…と変化するのではなく、０→
３→２→１→０→…と変化し、図示しないキヤリ信号を
０→３以外のカウントアツプ時には必ず図示しない上位
カウンタに供給する。このことにより下位３ビツトアド
レスの変化は初期値が０の場合は、０→３→６→９…と
なり、初期値が１の場合は、１→４→７→Ａ…となり、
初期値が２の場合は、２→５→８→Ｂ…となる。今、イ
ンターフエースバス幅が８ビツトで変化量が＋３のと
き、PT＝1,BW＝１であるからアンドゲート816の出力816
aは“1"となり、アドレス信号A0814,A1815には３進カウ
ンタ801の出力801a,801bが出力される。もし変化量が＋
３のときにインターフエースバス幅が16ビツトの時はBW
＝０であるから、アンドゲート816は禁止されるので、8
16aは“0"となり、アンドゲート813からは802a,803aが
出力814,815に出力される。又、PO812＝０であるが、PT
＝１であるためアンドゲート808がイネーブルになり、
２進カウンタ803はインクリメントされる。このことに
より＋３の変化量のときはインターフエースバス幅が16
ビツトであるとき、自動的に＋１しかもアドレス信号A0
814は全く変化しないモードになる。 次に＋１の変化量の時、PT810＝０であるから、イン
ターフエースバス幅に関係なくアンドオアゲート813は8
02a,803aをセレクトする。２進カウンタ802,803の動作
はインターフエースバス幅が８ビツトのときBW811＝１
であるので、２進カウンタ802がインクリメノトされ、
アンドゲート806は２進カウンタ803のキヤリー入力信号
であるから、802aが“1"のとき２進カウンタ802がイン
クリメントすると２進カウンタ803も同時にインクリメ
ントされる。BW811＝０のとき、すなわち16ビツト幅の
ときは、アンドゲート805は禁止されているので、２進
カウンタ802は変化しないかわりアンドゲート807がイネ
ーブルになるので２進カウンタ803がインクリメントさ
れ、結果として、n,n＋2,…が得られる。 ＜BR414…バンクレジスタ＞ カラー記録装置はブロツク分けされた色メモリを持つ
ている。第８図がその説明図で、各色はアドレス信号A
17‐A23により区切られている。第２図のBR414は７ビツ
トのレジスタ４本で構成され、それぞれ独立に設定可能
である。但し、Ｙ用のバンクは＃１に、Ｍは＃２に、Ｃ
は＃３に、Bkは＃４に設定しなければいけない。この理
由は色変換の動作時に変換順序が固定されているためで
ある。 後述するCOMR413はBR414選択用のビツトが存在してい
るが、それらの指し示すレジスタナンバーはBR414のナ
ンバーに対応している。そのためMMPU3はイニシヤル時
にすべてのBR414を設定しておき、その後変更さえしな
ければMC4を使つてメモリアクセスする時にA1‐A16の下
位アドレス設定を間違えて設定してもBR414のアドレス
部は不変のため選択した以外のメモリの内容は絶対に破
壊されない利点がある。又、４本のBR414を持つことに
より、下位アドレスレジスタが１本であつても見かけ上
４本のドレスレジスタが存在することになり、有用性が
非常に高い。 ＜COMR413…コマンドレジスタ＞ 第２図のCOMR413は16ビツトのレジスタで、MMPU3はこ
のCOMR413にデータを書き込むことにより動作モード設
定及び動作開始を指令する。その内容として動作モード
設定用４ビツト、インターフエースバス幅選択用２ビツ
ト、BR414選択用２ビツト、ADRC415のインクリメント量
設定用３ビツト、縦横変換時に対象メモリのビツト位置
を設定するラスタカウント設定用４ビツト及び動作開始
用に１ビツトである。 第２図命令解読用回路ID430はCOMR413の情報を受け取
り、各動作モードに従つて制御を開始する。 ＜LC412…レングスカウンタ＞ 第２図LC412は16ビツトのカウンタで転送回数を設定
するカウンタであり、１回の転送が終了すると−１さ
れ、LC412の内容が全て０になつたら終了ビツト412aを
“1"にしてID430に対して動作の終了を知らせる。 LC412は上記の説明ではダウンカウンタになつている
が、MC4の内部回路では回路の簡素化をはかるためアツ
プカウンタを使用している。そのため実際の設定数と転
送数とを一致させるためMC4はLC412がMMPU3により選択
されるとID430は第28図チツプセレクト信号823を出力す
る。チツプセレクト信号823は図示しない回路により第
９図反転制御信号430aを“1"にするとインバート回路41
6は入力データ401を反転して出力データ416bとして第28
図LC412の入力端子に出力する。LC412はチツプセレクト
信号823により反転された出力データ416bを取り込む。
この回路によりMMPU3が転送数１を書き込むとLC412の出
力は′FFFE′となる。転送終了を検出する回路は第28図
のように、アンドゲートの終了状態検出ゲート821で入
力にはLC412の出力全てが接続されている。その結果と
して転送終了は入力が全て“1"、すなわち′FFFF′を検
出した時である。このことから前記′FFFE′がセツトさ
れていると、LC412はカウントアツプ信号LCP825により
カウントアツプすると出力は′FFFF′となり、これはす
なわち設定転送数１に対して１回のインクリメントで転
送終了となる。 LCタ412は電源投入後はフエイルセーフのため転送終
了状態、すなわち出力がすべて“1"である事が必要とさ
れる。しかしLC412にクリア端子があつてもLC412はクリ
アされると出力はすべて“0"となるので、本実施例では
転送終了状態を示さない。そこで本実施例では第28図の
ラツチ820を追加することにより電源投入後転送終了状
態にすることが可能となつた。それは終了状態検出ゲー
ト821の出力にオアゲート822を接続し、オアゲート822
の一方の入力にはラツチ820の出力信号820aを接続す
る。この出力信号820aはクリア信号824で“1"になるた
め、オアゲート822の出力信号822aも“1"となるためLC4
12の内容がいかなる状態であつても終了状態を示すこと
になる。ラツチ820はその後LC412が選択状態、すなわち
MMPU3がLC412に書き込むとカウンタセツト信号823は０
になるため出力信号820aは“0"となり、それと共にLC41
2には416bのデータがセツトされる。 以上説明した様に、ラツチを１段挿入するだけで簡単
にフエイルセーフの回路が完成し、LC412はクリア端子
なしのアツプカウンタで済むため、本実施例をIC化する
時のゲート数の減少に大きく寄与する事は明白である。 以下、各動作モードについて説明する。 ［インターフエースデータのメモリへの書込み］（IFR
モード） 本実施例のMC4の最も基本的な動作である。第１図の
インターフエースユニツト６からのインターフエースデ
ータ15をMC4内部のADRC415に設定されている番地のメモ
リにデータを書き込む動作について説明する。 第５図がタイミングチヤート、第６図が動作フローチ
ヤートであり、これらに沿つて説明する。第５図、第６
図は共にMMPU3を停止状態に、あるいは動作状態に戻す
部分の説明は省略してある。 第６図に於いて、ステツプS61でインターフエースユ
ニツトからの割り込み信号であるDRQ101がHIGHになつた
のを検出後、アドレスバス14b,データバス14がMC4の管
理下になつたら、ステツプS62で、第２図BSEL417,ADRC4
15の内容すなわち対象メモリアドレスを出力する。ステ
ツプS63では、引き続いてインターフエースユニツト６
内に記憶されているデータを第５図データバス14に出力
させるために＊IFR106をLOWにする。ステツプS64では、
動作モードがIFRのときはステツプS65に進む。IFRでな
いとき、すなわちDDモードについては後述する。ステツ
プS65では、ここではリードライトのステータスを示すR
W105信号をLOWにし、更にアドレスストローブを示す＊A
S104もLOWにする。ステツプS66では、インターフエース
データ15のビツト幅が８ビツトか16ビツトであるかによ
り分岐する。今ここでは８ビツト幅とするとステツプS6
7に進む。ステツプS7では、データバス14上の有効デー
タが上位８ビツト（D8〜D15）なのか下位８ビツト（D0
〜D7）なのかを示す＋UDS102と＊LDS103を出力する。こ
の両信号によりメモリ５は取り込むべきデータを決定す
る。このときADRC415はアドレス１（A1）からアドレス1
5（A15）しか持つていないので８ビツトデータ幅のとき
の上位、下位の決定をするアドレス０（A0）用フリツプ
フロツプ（図示せず、アドレスカウンタの説明参照）の
値により＊UDS,＊LDSを決定する。ステツプS68は、メモ
リへの書き込みサイクルの最終ステツプで、＊AS104,＊
UDS102,＊RW105,＊IFR106を全てHIGHにすると同時にア
ドレスバス14b,データバス14の管理権をMMPU3に渡すた
めにアドレスバス14b,データバス14を切り離して終了す
る。 次にインターフエースデータのバス幅が16ビツトの時
の説明をするが、その前に第４図を用いて８ビツト幅/1
6ビツト幅の切換動作の説明をする。インターフエース
データ15が16ビツト幅のときはデータバス14上のデータ
はインターフエースデータ15と同一であるが、８ビツト
幅の時はインターフエースデータ15のデータはデータバ
ス14のD0‐D7（下位８ビツト）にしか現れないので、奇
数アドレス（A0＝１）のメモリに書き込むためにはデー
タバス14の上位８ビツトにも下位８ビツトと同じ情報を
与えなければならない。これを実現するのが第４図であ
り、データバス14の下位８ビツトは常にバツフア14eを
経由してMC4の内部データバスID0-15（401で示す）の下
位８ビツトに供給されている。但し、本モードでの動作
中、ID0-15はMC4内部では使用していない。 今、８ビツトデータバス幅であるとき、データバス14
の上位８ビツトはデータセレクタ108のＢ入力に接続さ
れ、データバス14の下位８ビツトはＡ入力に接続されて
いる。８ビツトデータバス幅のときBW811は“1"である
ので、データセレクタ108の出力Ｙには、Ａ入力のデー
タが現れる。バツフア14Cはスリーステート制御端子を
持つているのでBW811が“1"のときはバツフア14Cがイネ
ーブルになるため、データバス14の上位８ビツトには下
位８ビツトと同じ情報が現れる。同様に16ビツトデータ
バス幅のときはBW811は“0"であるため、バツフア14Cは
デイセーブルされるため、データバス14の上位８ビツト
には何ら影響を与えないし、又、ID0-15の上位８ビツト
はデータバス14の上位８ビツトと同じデータが出力され
ている。 本発明の一実施例である本機能を持つことにより、メ
モリデータバス幅が16ビツトであるときに、第１図イン
ターフエースユニツト６の出力インターフエースデータ
15が８ビツト幅のデータ線で構成されていても、16ビツ
ト幅であつてもMMPU3はMC4に対してインターフエースの
データ幅を１回設定するのみで後は何ら関知することな
く、インターフエースデータ15はメモリ５に整然と順番
に書き込まれるため、データの管理方法が非常に簡単に
なる。 次にIFRモードでの16ビツトデータ幅の説明を第６図
で行うと、ステツプS61〜66迄は前記８ビツトデータ幅
の時と同じである。相違点はステツプS66でステツプS69
に分岐し、ステツプS69では16ビツトデータ幅であるの
で＊IDS102,＊LDS103を共にLOWにすることである。ステ
ツプS69の次にステツプS68に進むことにより、動作終了
する。以上の説明をタイミングで表したものが第５図で
ある。 ［インターフエースデータの空読み］（DDモード） 本モードはインターフエースユニツト６内のデータを
空読みするだけでメモリのどこにも書き込まない機能で
ある。第６図のフローチヤートで説明すると、ステツプ
S61〜64迄は前記IFRモードと同じでステツプS64でステ
ツプS68に分岐する。 このことはメモリ５に対してデータを読み込むために
必要な信号＊AS,＊UDS,＊LDS,RWを全く出力しない、即
ち、書き込まない動作モードである。 本機能は次のケースの時に非常に有効である。それは
第１図ホストCPU1がカラー記録装置２の印字可能範囲を
越えて印字データを送出したときに、カラー記録装置２
は越える分の余分なデータを捨てなければならないが、
この動作をMMPU3がソフトウエアのコントロールにより
処理すると非常に時間がかかる。 この時、本機能を利用すればMMPU3はMC4に対してコマ
ンドと転送数をセツトするだけで良い。そのためソフト
ウエアのインターフエースデータの読込と他のジヨブと
のオーバーヘツドが大幅に減少する。 ［色変換］（CCDモード） Ｙ（黄色）、Ｍ（マゼンタ）、Ｃ（シアン）の３色の
データからBk（黒）のデータを生成するのがCCモードで
ある。第２図、第７図及び第８図を用いて説明するが、
その前に本実施例で用いた色変換の生成式を記述する
と、 Bk＝Ｙ・Ｍ・Ｃ Ｙ′＝Ｙ・Bk Ｍ′＝Ｍ・Bk Ｃ′＝Ｃ・Bk （Ｙ′,M′,C′は色変換後のY,M,Cのデータ）である。 本実施例に於いて各色データの記憶番地の構成を示し
たのが第８図でY,M,C,Bkを分離するのがアドレス信号A
17〜A23であり、アドレス信号A1‐A16（16データバス幅
なのでA0は存在しない）により、各ワードデータのアク
セスを行う。この構成での注意点として、各色データの
先頭番地（A1‐A16で示される範囲のみ）は同一でなき
ればならない点である。 第１図のMMPU3からMC4に対して送出するコマンド、及
びデータとして、第２図ADRC415へのスタートアドレス
データ、LC412への転送ワード数、BR414へのバンク＃１
（Ｙデータメモリ），バンク＃２（Ｍデータメモリ），
バンク＃３（Ｃデータメモリ），バンク＃４（Bkデータ
メモリ）のデータの設定、そして最後にCOMR413への色
変換コマンドである。 MC4は色変換コマンドを受信後アドレスバス14b,デー
タバス14がMC4の管理下になつたら色変換を実行開始す
る。第７図が実行状態を示すタイミングチヤートで、A1
‐A23はアドレス信号で特にA17‐A23は上位７ビツトの
バンク用アドレスでA17‐A23にある＃ｎはバンクナンバ
ーである。これは前記BR414に設定されたバンク＃ｎに
対応するデータが出力される事を示し、A1‐A16のｎはA
DRC415に設定されたデータを示す。又、データD0-15の
Ｉ又はＯはデータの方向を示し、Ｉがメモリ５からMC4
へ、ＯがMC4からメモリ５への転送方向を示す。＊AS,＊
UDS,＊LDS,RWは全くMC4が出力する信号でメモリ５はこ
れらの信号を使用してデータの入力或いは出力を制御す
る。 以下１ワードの色変換手順を第７図でステツプ毎に説
明する。ステツプS71では、アドレスはバンク＃１を出
力（第８図のＹデータメモリ501が選択される）し、Ｙ
データを第２図DR410に取り込む。ステツプS72では、バ
ンク＃２を出力（第８図のＭデータメモリ502）し、Ｍ
データを第２図DR411に取り込む。ステツプS73では、MC
4の内部動作でAND回路418によりDR410とDR411のアンド
を取り、そのアンドされたデータをDR411に取り込む。
ステツプS74では、バンク＃３を出力（第８図のＣデー
タメモリ503）し、DR410に取り込む。ステツプS75で
は、ステツプS73と全く同じ動作を行うが、この結果と
してDR411にはＹ＊Ｍ＊Ｃ即ち、Bkデータがのこつてい
る。ステツプS76では、バンク＃４（第８図のBkデータ5
04）を出力しメモリに書き込む。ステツプS77では、新
しいY,M,Cデータを生成するための前準備としてBkデー
タを反転させてDR411に再書き込みをする。これはID430
が第９図の反転用信号430aを“1"にしてINV416に供給す
る事により内部データバス401のデータが反転して、DR4
11の入力となる。これを説明するのが第９図で非反転の
場合には反転用信号430aは“0"であるから、内部データ
401は非反転のままDR411に供給され、反転時には反転用
信号430aが“1"になるから内部データ401は反転され、D
R411に供給される。この動作により、反転信号が簡単に
得られる。ステツプS78では、ＹデータをDR410に取り込
む。ステツプS79では、DR410とDR411のアンド信号即ち
新しいＹデータをＹデータメモリ501に書き込む。ステ
ツプS80では、ＭデータをDR410に取り込む。ステツプS8
1では、DR410とDR411のアンド信号即ち新ＭデータをＭ
データメモリ502に書き込む。ステツプS82では、Ｃデー
タをDR410に取り込む。ステツプS83では、DR410とDR411
のアンド信号即ち新しいＣデータをＣデータメモリ503
に書き込む。このステツプで１ワードの色変化を終了す
るので、ADRC415を＋１し、更にLC412を−１する。その
結果としてLC412の内容がゼロでなければ第７図の如く
次のワード変換を実行し、ゼロであれば終了する。 以上述べた様に本実施例によれば、１ワード（２バイ
ト）の色変換はメモリ５に対するアクセスを間断なく行
うため、ソフトウエアによる変換よりも超高速で実行可
能なのが理解出来る。 ［縦横変換］（HVモード） 本モードはホストCPU1からのデータフオーマツトがラ
スタ−イメージフオーマツトの時に使用するモードで第
10図（ａ）〜（ｃ）がホストCPU1からの入力データと変
換後のメモリの内容の比較図である。インターフエース
バス幅が８ビツトのときの入力データ（ホストCPU1の送
出データ）が第10図（ａ）で示され、本モードの実行後
のメモリ５の内容が第10図（ｂ），（ｃ）で示されてい
る。第10図（ｂ），（ｃ）共に斜線部分は本モード実行
以前の内容とは何ら変化していない事を示している。第
10図（ｂ）はMSB先変換、第10図（ｃ）はLSB先変換を実
行した結果で両者の相違については後述する。 ここでは、MSB（D7）先変換を前提としてHVモードの
説明を第２図、第11図、第12図で説明する。なお、イン
ターフエースデータ15を取り込む部分は省略してあり、
第10図（ａ）のデータはDR410に記憶されているものと
する。 第11図でBCNR421は８進のバイナリカウンタ、PS420の
PSMXは８→１マルチプレクサでＹは正論理出力、BC419
のBCSLは４→16データセレクタ、BCA1〜BCA32はアンド
ゲートである。 第12図に沿つて説明すると動作開始時のアドレスが
ｍ、LD＝１（MSB先変換を示す）、第11図の対象メモリ
のビツト指定信号430bが430b-0＝０で430b-1＝430b-2＝
430b-3＝０であるとき、この430bにより、DR410のデー
タが第10図（ｂ）の例ではメモリのD1を指定したことに
なる。 ステツプS121では、アドレスｍ番地のデータをDR411
に取り込む。 ステツプS122では、DR411の出力を並直変換した最初
のビツトが第12図の420aに現れ、DR410の出力を第11図
の410aのD1と置換して410aのD1以外のデータは全く変化
されずにｍ番地のメモリに書き込む。以上の動作はBCNR
421は全て“0"であり、LD＝１であるからPSMXの入力A,
B,Cは全て“1"となる。そのためPSMXの出力Y420aにはDR
411の出力411aのD7が出力される。一方、BSCLの出力は
入力がＡ＝１でＢ＝Ｃ＝Ｄ＝０であるのでBCSL1のみ
が、“0"となり外は全て“1"であるから、DR140の出力4
10aはBCA1,BCA5,BCA9,…,BCA31がイネーブルであるので
内部データバス401にはD1を除き410aと同じデータが出
力される。BCA3,BCA4についてはBCAL1＝０のためBCA3は
デイセーブル、BCA4イネーブルとなるので420aの信号す
なわち411aのMSBが内部データバス401に出力される。こ
れで第10図（ｂ）のアドレスｍ番地と同じ結果になる。 このステツプの最後でBCNR421及びADRC415を＋１する
ことにより次のステツプに備える。 この結果としてアドレスA1‐A16はｍ＋１、BCNR421の
出力421a＝1,421b＝421c＝０、すなわちPSMXの入力A,B,
CはＡ＝0,B＝Ｃ＝１となる。 ステツプ123では、A1‐A16によって示される番地のデ
ータをDR411に取り込む。 ステツプ124では、PSMXの出力Y420aの内容がPSMXの入
力A,B,Cにより選択される部分（ステツプ124ではD6が選
択される）が異なるのみでステツプ122と同じである。 以上の事を奇数ステツプ（121,123,125…）、偶数ス
テツプ（122,124,126…）と同様の動作を繰り返す。ス
テツプS136ではLC421を−１する動作が加わることとス
テツプ136で変換終了するのでMC4の動作そのものが終了
しMNPU3にアドレスバス14b,データバス14の管理を渡
す。 以上の説明はDR411に記憶されているデータをMSB
（D7）を先頭にして変換しているモードであるが本実施
例の特徴としてLSB（D0）を先頭として変換するモード
を備えていることである。 この方法の実現方法としてMMPU3からはMC4に対してコ
マンドを送出する時にMSB/LSB先の切換えコマンド（あ
るいはMC4の外部端子により）を設ける事によりMC4の内
部処理として第11図のLD信号をMSB先の時“0"にするこ
とでPSMXの選択入力端子A,B,CがBCNR421の出力の反転，
非反転によりD7から順番に選択されるのか、D0なのかが
決定する。本機能を具備することによりホストCPU1から
のラスターフオーマツトが２種類になるので、ホストCP
U1内での処理方法として簡単に選択可能にするメリツト
が生ずる。 又、前記説明ではインターフエースバス幅が８ビツト
の時の説明であつたが、本実施例の特徴として16ビツト
バス幅も選択可能（IFRモード参照）である。その具体
的手段は図示しないが第11図を例にとると、BCNR421を
４ビツトのカウンタにして、PSMXを第11図の８→１マル
チプレクサから16→１マルチプレクサにすることにより
実現している。 以上述べた様に本実施例により１バイト８ビツトの縦
横変換が16ステツプという短時間で可能になつた。今、
メモリの１サイクルが250nsとすれば250ns×16＝4nsで
終了することになる。 ［固定データの書き込み］（CD、CDHVモード） 本実施例は単純なDMACとしても動作するが今迄のDMAC
にない機能を合わせ持つている。それが固定データの書
き込みモード、すなわちCDモードとCDHVモードである。 このモードはMC4内のDR411にデータを書き込むと転送
数分だけ連続的にDR411のデータをメモリ５に書き込む
動作である。 CDモードはIFRモードとCDHVモードはHVモードと以下
の点を除いて全く同じ動作である。 相違点は被対象変換データがCD,CDHVモードではDR411
に書き込まれているデータ、IFR,HVモードではインター
フエースデータである点とCD,CDHVモードではLC412に設
定されている転送数分を連続実行する点である。これを
説明するのが第13図（ａ），（ｂ）で第13図（ａ）はIF
R,HVモードの説明図で、DRQはインターフエースユニツ
ト６からの割り込み信号でMC4はDRQを検出するとアドレ
スデータバスの管理元となり、規定の処理を終了後バス
の管理権をMMPU3に渡す。この時の１回の処理で１バイ
ト（又は１ワード）の処理を行う。 第13図（ｂ）はCD,CDHVモードの説明図で、MMPU3がMC
4に対してコマンドを書き込むとMC4はLC412に設定され
ている分だけ連続的に処理を行う。従つて転送数が多い
とMMPU3が動作可能になる迄の時間が長くなる。 第14図（ａ），（ｂ）はそれぞれCD,CDVHモードを実
行後のメモリ５の内容であり、第14図（ａ），（ｂ）か
らわかる様にメモリのクリアに使用すると非常に有効で
ある。又第15図の様な千鳥パターンをメモリ５に書き込
むには、 1:スタートアドレスをｎにセツト 2:アドレスカウンタの増加量を＋２にセツト 3:転送数Ｎをレングスカウンタにセツト 4:DR411に'1010101010101010'をセツト 5:DCコマンドの送出 :（MC4がCDモードを実行） 6:スタートアドレスをｎ＋１にセツト 7:アドレスカウンタの増加量を＋２にセツト 8:転送数Ｎをレングスカウンタにセツト 9:DR411にＸ′0101010101010101をセツト 10:CDコマンドの送出 ;（CDモードの実行） という制御を行うだけで千鳥パターンの作成が高速で
行える利点がある。 ［データ反転］（IFRI,HVIモード） 両モード共IFR,HVモードと同一動作を行なうが本モー
ドはインターフエースデータ15を反転して使用する点が
IFR,HVモードと異なる。 第９図、第29図でIFRIモードの説明をすると、IFRIモ
ードのときには第９図の信号430aを“1"にしてインター
フエースデータ15をDR441に取り込む。信号430aが“1"
であるからDR411には内部データバス401の反転したデー
タが記憶される。つづいて第29図の＊IFRを“1"にする
とデータバス401はフローテイング状態となるのでMC4は
外部データバス14にDR411の内容を出力し、さらにメモ
リ５への制御信号＊UDS,＊LDS,＊AS,RWを出力して終了
する。 HVIモードのときはIFRIモードのときと同様に第９図
の403aを“1"にしてDR411に反転されたインターフエー
スデータ15を取り込む点のみがHVモードと異なるだけで
あとはすべてHVモードと同じである。 本両モードの利点はRGBデータをYMCデータに変換する
時に効果を発揮する。このことを第19図，第30図を使用
して説明すると、第30図（Ａ）は第19図（Ａ）のデータ
フオーマツト、第30図（Ｂ）は第19図（Ｃ）のデータフ
オーマツトの例を説明するもので、第19図（Ｃ）のデー
タフオーマツトはYMCフオーマツトであるのでＹは第８
図のバンク＃１に,Mはバンク＃２に,Cはバンク＃３に格
納すれば良い。これは第30図（Ｂ）で説明される様にIF
Rモード設定時にバンクナンバーの選択を＃1,＃2,＃３
の順番で行なえば良い。一方、第19図（Ａ）データフオ
ーマツトはRGBフオーマツトなのでこれをYMCに変換する
必要が生じる。このためには、 Ｙ＝notB Ｍ＝notG Ｃ＝cotR という式で表わされる変換を行う。これを実現するの
がIFRI、又はHBIモードで第30図のＡで説明される様に
最初のデータブロツクはＲであるからバンク＃３を選択
し、次はＭであるからバンク＃２を選択し、最後はＢで
あるからバンク＃１を選択するのみで実行可能であるた
めMMPU3は色変換に関するソフトウエアはMC4に対するコ
マンド、アドレス、転送数の設定だけで良いので非常に
効率的である。 この後、YMCをYMCBkに変換するためには前述したCCモ
ードを使用する。 ＜オートリフレツシユ機能＞ 本カラー記録装置は印字可能範囲が８インチで、横の
ドツト分解能が200dpi（ドツト／インチ）とすれば１ラ
イン分に必要なメモリの容量は８（インチ）×200（dp
i）×24（エレメント／ヘツド）×４（ヘツド数）＝153
600ビツトとなりこれをバイト数で表現すれば、153600
÷８＝19.2KBとなる。この程度の容量であれば当然スタ
テイツクRAMを使用するが、別の応用例で印字可能範囲
が15インチ，ドツト分解能400dpi,128エレメント／ヘツ
ドの装置を想定したときのメモリ容量は384KBとなるの
で使用するメモリはダイナミツクRAMが考えられる。ダ
イナミツクRAMは定期的にリフレツシユを実行しないと
メモリー内容が変化してしまう欠点がある。リフレツシ
ユ回路はMMPU3の制御の下でリフレツシユ信号を作成す
るか、メモリ５内部でMMPU3からのアクセスの間をぬつ
て空き時間を検出してリフレツシユ信号を作成する。し
かしながら、本実施例では特に色変換ではメモリ５のサ
イクルタイムの限界で色変換の実行を行なうし、実行中
MMPU3はその実行を中断することが不可能なためリフレ
ツシユが不可能になる恐れが出て来る。 その欠点を補うためMC4には図示しないARI信号を外部
端子として設けARI信号が“1"であるときCCモード,CD,C
DHVモードに限りオートリフレツシユを実行する。前記
以外のモードでオートリフレツシユを実行しない理由
は、それらのモードのとき第13図（ａ）でMC4がアドレ
スバス14b,データバス14の管理をしている時間は１μｓ
に満たない時間であり、１回の実行毎にアドレスバス14
b,データバス14の制御は一旦MMPU3に戻るためである。
それに対して、CC,CD,CDHVモードでは第13図（ｂ）のよ
うに、長時間にわたりアドレスバス14b,データバス14を
MC4が管理するためである。これをCCモードを例に取つ
て第７図と第31図で説明する。 第７図はオートリフレツシユを実行しない時の例であ
りCCモードのステツプｎは71〜83の繰返しである。それ
に対してオートリフレツシユ実行時は第31図で説明する
様にステツプS83と、次のステツプS71の間に１サイクル
のダミーステツプを入れ、このときリフレツシユパルス
＊RFを出力する。この時＊AS,＊LDS,RSは全て“1"であ
る。第31図のA1‐A23はステツプS83と全く同じ信号が出
力されているのはMC4はリフレツシユようのアドレスカ
ウンタを持つていないためである。従つてメモリ５は＊
RFを受信したら自分自身でもつているアドレスカウンタ
を使用してリフレツシユを実行する。 ＜LCラツチ、ADRCラツチ＞ 第19図（Ｃ）のYMCデータフオーマツトのデータをIFR
モードを使用して、メモリ５に格納する時のMMPU3がMC4
に対して送出するコマンド等の概略は第30図（Ｂ）で既
に述べたが、これをもう少し詳細に説明するとアドレス
カウンタの設定、レングスカウンタの設定、コマンドの
設定という３つの処理を３回繰り返すことによりIFRモ
ードを実行させるのだが、レングスカウンタについては
第19図（Ｃ）から説明される様にY,M,C全て同じ長さの
データであり、アドレスカウンタの内容も色変換処理の
都合上同じアドレスからデータの格納をしなければなら
ないので、同じデータを設定する必要がある。そのた
め、LC412,ADRC415のデータ入力部にラツチを設ければA
DRC415、LC412に対する設定は１回で済む事になりMMPU3
側の処理が非常に簡素化される。これを説明するのが第
32図、第33図である。LC412、ADRC415は共に機能が異な
るのみで、データの設定に関しては同一であるので、LC
412部のみについて説明する。第33図（Ａ）はラツチを
設ける前のレジスタ、カウンタのアドレス割付表で説明
の都合上＄１は空欄にしてある。今LC412にデータを設
定するときMMPU3はアドレス××××２に対して書き込
むとそのときのデータがLC412に格納される。第33図
（Ｂ）はラツチを設けた時のアドレス割付表で第33図
（Ａ）と変化はしていないが回路的には変化している。
それは第32図のLC412の入力部の前にラツチ831を設け
て、ラツチ831は内部データ416bを取り込む。MMPU3がLC
412にデータを設定するために第33図（Ｂ）でアドレス
××××２に対してデータを書き込むと第32図のラツチ
831のクロツク信号833が“1"になりラツチ831はデータ4
16bを取り込む。引き続いてMMPU3がCOMR413にデータを
書き込むと信号834が“0"になりLC412はラツチ831びデ
ータを取り込む。この回路により第30図（Ｂ）のときス
テツプS311以前に１度だけADRC415、LC412に対しデータ
を設定すれば良く、ステツプS312,S313では必要ない。 以上説明した回路を実施することによりMMPU3の負担
はさらに軽くなる事は明白である。 しかし入力データフオーマツトがラスターイメージデ
ータのときでYMCフオーマツト、１カラーデータが100バ
イトであるとき、第34図で説明される様に入力データを
受信してから印字する迄には ステツプS341では、ADRC415即ちスタートアドレスの
設定はこの例では０。LC412は１カラーデータが100バイ
トであるので100を設定する。 ステツプS342では、縦横変換HVモードを72回繰返す。
これは色指定フオーマツトがY,M,Cでかつヘツドのエレ
メント数が24であるため24回のデータを受信するため縦
横変換の回数は３×24＝72となるためである。 ステツプS343では、色変換CCモードを実行するために
アドレス、LC412の値を再設定する。ADRC415は０で良い
が、LC412は入力データを100バイト縦横変換したので第
10図（ａ），（ｂ）で説明されている如く、メモリには
横方向に８倍されて格納されているので100×８＝800,8
00をLC412に設定する。 ステツプS344では、CCモードの実行 ステツプS345では、印字の実行 以上で１回の印字に対する処理を終了してステツプS3
41に戻るが、ステツプS341で改めて、ADRC415,LC412に
対し規定の値を設定しなければならない。 この点を改良するために考案された回路が第35図で、
結果としては第34図で１回目の印字終了後はステツプS3
41に戻るのではなく、点線部で示される如く、ステツプ
S342に戻る様にする。この事によりMMPU3のソフトウエ
アは更に簡素化される。以下にその手法を説明する。 第33図（Ｃ）は改良案を実施したときのアドレス割付
表で第33図（Ａ），（Ｂ）と異なる点は＄１にコマンド
レジスタ、＄４にレングスラツチ、＄５にアドレスラツ
チを設けた点である。第35図は回路例で、第32図でのラ
ツチ831がトライステートバツフア付ラツチに変更さ
れ、更にトライステートバツフア830が追加する事によ
り第32図から第35図に変わる。 MMPU3は第33図（Ｃ）の＄２のレングスカウンタを選
択すると、信号832は“0"になりバツフア830はイネーブ
ルになり、ラツチ831のバツフア部はデイセーブルされ
るので、LC412の入力部には内部バス416Bが現われ、同
時に信号823が“0"となるので、オアゲート835の出力83
5aも“0"となり、LC412には416bと同じデータが取り込
まれる。MMPU3が＄４のレングスラツチを選択すると信
号833は“1"になりラツチ831は416bのデータを取り込
む。このラツチ831に取り込まれたデータをLC412に転送
するためには＄１のコマンドレジスタをMMPU3が選択す
れば良い。この時信号832は“1"であるからバツフア830
はデイセーブルされ、ラツチ831の出力がイネーブルと
なるので830aにはラツチ831の内容が現われ結果としてL
C412にはラツチ831の内容と同じデータが取り込まれ
る。以上の関係を第36図に示す。 この回路による第34図の動作は、 ステツプS341では、スタートアドレスを＄５のアドレ
スラツチにセツト、転送数100を＄４のレングスラツチ
にセツトする。 ステツプS342では、HVコマンドを＄１のコマンドレジ
スタにセツトする動作を72回繰返す。 ステツプS343では、スタートアドレスを＄３のアドレ
スカウンタセツト、転送数800を＄２のレングスカウン
タにセツトする。 ステツプS344では、＄０のコマンドレジスタにCCモー
ドをセツトし、実行する。 ステツプS345では、印字の実行、終了後ステツプS342
に戻る。 上記の説明ではCOMR413が２本存在する様になつてい
るが、実際には１本のレジスタが存在するのみでアドレ
スの違いにより動作を違える様に設計されている。 以上述べた様に本発明は特にカラー記録装置に摘要す
る事によりMPUのソフトウエアを非常に簡単にする効果
があり、更にインターフエースデータの取り込み、色変
換、縦横変換等超高速で実行するので大容量のデータで
あつてもスループツトの高いカラー記録装置が実現可能
である。 ［発明の効果］ 本発明によって、主制御装置のマイクロコンピュータ
は転送元及び転送先領域の指定と動作モード（演算内
容）を指定するだけで、ダイレクトメモリアクセス方式
によりメモリ上に格納されているデータを読み出して演
算し、その演算結果をメモリの所定領域に格納する動作
に並行して次の演算を実行する動作を、主制御装置のマ
イクロコンピュータとのやりとりなしに実現すること
で、主制御装置のマイクロコンピュータの負荷を低減し
て処理の高速化を実現するメモリ制御回路を提供でき
る。 特に、画像データの処理において、YMC成分からBk成
分を抽出し、その抽出したBk成分をメモリ内の所定のア
ドレスに格納する動作に並行して次のBk成分を抽出する
動作を主制御装置のマイクロコンピュータの介入なしに
実現する。
ものである。特に、画像処理装置のメモリ制御回路に関
するものである。 ［従来の技術］ マイクロコンピュータ（以下、MPUと略）により制御
されているカラー記録装置等の画像処理装置に於いては
高精細出力の要望が非常に高まり、それに伴いカラー記
録装置の印字ヘツドも高解像度になつて来た。その反
面、一画面当りの情報量が非常に多くなつている。その
ため記録速度を速くせざるを得ないためにホストCPUか
らのデータの取り込み及びＹ（イエロー）,M（マゼン
タ）,C（シアン）データからのBk（ブラツク）データの
生成のための処理時間とが量も長く多くなつてきてい
る。特に、縦に一列に複数個の印字素子を持ち、媒体に
対して水平方向に操作しつつ印字を実行する、いわゆる
シルアルプリンタでラスタ情報を高速で印字可能にする
事が望まれている。 そのためには、送られて来たラスタ情報を一旦メモリ
内に記憶させ、必要量だけのラスタ情報を受信後にソフ
トウエア等の制御でヘツド構造に合わせたデータ変換す
なわち縦横変換を行う必要がある。しかしソフトウエア
によるデータ受信，変換では、ヘツドのエレメント数が
少ない場合には処理時間も短いので問題は少ないが、エ
レメント数が増加し、特にカラーデータの場合には通常
Ｒ（赤）,G（緑）,B（青）とモノクロームデータの３倍
のデータ量となるためデータ処理時間が非常に長くな
り、更に印字ヘツドのインク色はY,M,C,Bkであるので、
RGBデータからYMCデータへ変換せねがならないため処理
時間がさらに長くなるという欠点を有していた。 ［発明が解決しようとする課題］ 本発明は、前記従来の欠点を除去し、主制御装置のマ
イクロコンピュータは転送元及び転送先領域の指定と動
作モード（演算内容）を指定するだけで、ダイレクトメ
モリアクセス方式によりメモリ上に格納されているデー
タを読み出して演算し、その演算結果をメモリの所定領
域に格納する動作に並行して次の演算を実行する動作
を、主制御装置のマイクロコンピュータとのやりとりな
しに実現するメモリ制御回路を提供する。 特に、画像データの処理において、YMC成分からBk成
分を抽出し、その抽出したBk成分をメモリ内の所定のア
ドレスに格納する動作に並行して次のBk成分を抽出する
動作を主制御装置のマイクロコンピュータの介入なしに
実現する。 ［課題を解決するための手段］ この課題を解決するために、本発明のメモリ制御回路
は、マイクロコンピュータとは独立に、前記マイクロコ
ンピュータにバスで接続されるメモリを制御するメモリ
制御回路であって、前記マイクロコンピュータから、前
記メモリの転送元領域及び転送先領域を指定する情報と
演算内容を指定する情報とを受信する受信手段と、前記
メモリへのアクセスに先立って、前記バスの優先使用を
確立する優先使用確立手段と、前記転送元領域に基づい
て前記メモリ内のアドレスを指定して、前記メモリから
データを読み出す読出手段と、前記読出手段により読み
出されたデータに指定された前記演算内容を施す演算手
段と、前記転送先領域に基づいて前記メモリ内のアドレ
スを指定して、前記演算手段による演算結果を前記メモ
リに書き込む書込手段と備え、前記書込手段による前記
演算結果の書込に並行して前記演算手段による次の演算
を実行することを特徴とする。 また、マイクロコンピュータとは独立に、前記マイク
ロコンピュータにバスで接続されるメモリを制御するメ
モリ制御回路であって、前記メモリが、バンクアドレス
がそれぞれ異なる複数のバンクを含んで構成されてお
り、前記マイクロコンピュータから、前記メモリの転送
元領域及び転送先領域を指定する情報と演算内容を指定
する情報とを受信する受信手段と、前記メモリへのアク
セスに先立って、前記バスの優先使用を確立する優先使
用確立手段と、前記転送元領域に基づいて前記バンクア
ドレスを発生するバンクアドレス発生手段と、前記複数
のバンクで共通のデータアドレスを発生するアドレス発
生手段と、前記両発生手段により発生されたアドレスか
ら前記メモリのデータを読み出す読出手段と、前記読出
手段により読み出されたデータに指定された前記演算内
容を施す演算手段と、前記転送先領域に基づいて前記メ
モリ内のアドレスを指定して、前記演算手段による演算
結果を前記メモリに書き込む書込手段とを備え、前記書
込手段による前記演算結果の書込に並行して前記演算手
段による次の演算を実行することを特徴とする。 ［実施例］ 目次 ＜MC4の機能＞ ＜MC4の内部説明＞ ＜ADRC415…アドレスカウンタ＞ ＜BR414…バンクレジスタ＞ ＜COMR413…コマンドレジスタ＞ ＜LC412…レングスカウンタ＞ ［モード説明］ ［インタフェースデータのメモリへの書き込み］ ［インタフェースデータの空読み］ ［色変換］ ［縦横変換］ ［固定データの書き込み］ ［データ反転］ 以下、本発明の一実施例を図面に従つて詳細に説明す
る。 第１図は本発明の一実施例を適用したカラー記録装置
のブロツク図で、カラー記録装置はホストCPU1とインタ
ーフエースケーブル16で接続されていて、かつインター
フエースデータ幅は８ビツト又は16ビツトで構成されて
いる。カラー記録装置２は全体を司どるマスタMPU3（以
下MMPU3）はキヤリツジモータ10及び紙送りモータ９を
制御するサブMPU7（以下SMPU7）と通線12で密に結合し
ている。さらにMMPU3は印字ヘツド8,メモリ5,インター
フエースユニツト６及びメモリ制御回路４（以下MC4）
を制御する。印字ヘツド８は本実施例ではヘツド当り24
ドツトエレメントのものを対象としている。 第２図は本実施例の骨子となるMC4のブロツク図で、
概略を説明すると、データ転送先を決定するアドレスカ
ウンタ415（以下ADRC415）と、第８図で示されるメモリ
構成で色メモリを指定するためのバンクレジスタ414
（以下BR414）と、前記BR414を選択するバンクセレクタ
417（以下BSEL417）と、データ転送数を指定するレング
スカウンタ412（以下LC412）と、内部作業用のデータ格
納レジスタ410（以下DR410）,411（以下DR411）と、デ
ータを反転するためのインバータロジツク416（以下INV
416）と、前記DR410とDR411との論理積演算をするアン
ドロジツク418（以下AND418）と、動作モードを設定す
るためのコマンドレジスタ413（以下COMR413）と、コマ
ンドを解析するためのインストラクシヨンデコーダ430
（以下ID430）と、外部装置との制御信号の同期をとる
バスアービタ450（以下BA450）と、実行処理に必要な内
部タイミングを生成するマイクロシーケンサ440（以下M
S440）と、水平−垂直変換を実行する並直変換回路420
（以下PS420），ビットチエンジ419（以下BC419），ビ
ットカウンタ421（以下BCNR421）等から構成されてい
る。 又、MMPU3は16ビツトのMPUでデータが16ビツト，アド
レスは23ビツトで構成されているので、メモリ５も同様
にデータ16ビツト幅である。しかし、インターフエース
ユニツト６の出力データ15はホストCPU1との兼ね合いで
８ビツト又は16ビツトの両方がMC4への設定で選択可能
である。 MC4内の詳細な説明をする前に、MC4の外部仕様及びカ
ラー記録装置２の概略仕様を説明する。 ＜カラー記録装置２の仕様＞ 1.ヘツド構成…縦24ドツト／ヘツド、Y,M,C,Bkの４ヘツ
ド 2.入力データフオーマツト …ラスタイメージフオーマツト …縦８ビツトイメージフオーマツト …縦24ビツトイメージフオーマツト 3.色指定フオーマツト …RGB …RGBBk …YMC …YMCBk 上記２及び３については、第16図〜第19図で説明する
が、説明を簡単にするために入力データは８ビツト幅の
一色についての結果に限定している。 第16図はラスタイメージフオーマツト時の入力データ
と出力結果を比較した図で、縦８ビツトの入力データが
バイト毎の直列データとみなして出力する。本フオーマ
ツト時の制御は、［縦横変換（HVモード）］の項で詳細
な説明をする。 第17図は縦８ビツトイメージフオーマツトの入力デー
タと出力結果の関係を示した図で、入力データはヘツド
のドツト１〜８の部分のみで印字される。これは１入力
データが入力の度に必ずドツト１〜８を使用して印字す
るのではなく、通常３つの入力データブロツクを受信し
てから印字する。すなわち、最初の入力データブロツク
がドツト１〜８に、２番目の入力データブロツクがドツ
ト９〜16に、３番目の入力データブロツクがドツト17〜
24に対応して印字される。 第18図は縦24ビツトイメージフオーマツトの入力デー
タと出力結果の関係で、入力データがバイトシリアルな
フオーマツトとして解釈され、３バイト毎に出力結果の
縦１ラインに対応する。 第19図（Ａ）〜（Ｄ）は色指定フオーマツトの例であ
り、第19図（Ａ）はRGBフオーマツトで、Ｎバイト毎に
色データ（第16〜第18図の入力データに対応する）が変
更される。同様に第19図（Ｂ）はRGBBk，第19図（Ｃ）
はYMC,第19図（Ｄ）はYMCBKフオーマツトである。印字
ヘツドのインク色はYMCBKであるため、第19図（Ｄ）以
外のフオーマツトは色変換を行う必要性がある。これを
説明するのが第20図で、のRGBフオーマツトは、まずR
GBをYMCに変換し、次にYMCからBk及び新しいYMCを生成
する。この新しいYMCを生成する理由を次に述べる。Bk
データはＹ＝Ｍ＝Ｃ＝１であるので、黒を表現する場合
入力データそのままのY,M,Cを使うと黒はBk,Y,M,C全て
のインクで印字されてしまうため、Bkで印字されるドツ
トの部分のY,M,Cは削除しなければならない。 のRGBBkフオーマツトはBkデータが付加されている
のでRGBのみをYMCに変換すれば良い。 のYMCフオーマツトはBkデータと新しいYMCを生成す
るのみで良い。 以上説明した様に、３種類のデータフオーマツトと４
種類の色指定モードをサポートする事により各種のシス
テムに対応可能になつた。 ＜MC4の機能＞ MC4はDMAC（Direct Memory Access Conroller）とし
ての機能を持ちインターフエースデータ14のリード及び
それのメモリ５への書き込み，縦横変換，色変換を実行
する機能を有する。以下に機能の概要を列記する。 IFRモード…インターフエースデータのメモリへの書き
込み CCモード…色変換を実行する（YMC→Bk） HVモード…インターフエースデータをリードし、即、縦
横変換する DDモード…インターフエースデータをリードし、メモリ
には書き込まない CDモード…MC4内の固定データをメモリに書き込む CDHVモード…MC4内の固定データを縦横変換する IFRIモード…インターフエースデータを反転したデータ
をメモリに書き込む HVIモード…インターフエースデータを反転したデータ
を縦横変換する 等があり、各モードについては後で詳細に説明する。 ＜MC4内部の説明＞ MC4は前述した様にDMAC機能を持つている。これは第
２図のBA450により実行され、MMPU3の動作を停止させる
機能である。これはMC4が動作を開始するためには必ず
行われなければならない動作であり、又以下の説明及び
タイミングチヤートではほとんど省略されている機能で
ある。以下にBA450の動作を詳述する。 本実施例のMC4がインターフエースユニツト６からの
データをメモリ５に書き込む。又はその他の各種メモリ
データのリードライトを実行する際に、MMPU3を停止状
態にして第１図のアドレスバス14b及びデータバス14を
フリーな状態（トライステート状態）にしなければなら
ない。 そのための手段としてモトローラ社製16ビツトMPU（M
68000）を使用した本カラー記録装置では、第３図で示
される方法により前記状態を得る事が可能である。MC4
が動作可能状態にある時、動作開始は図示しないインタ
ーフエースユニツト６からの割り込み、又はMMPU3から
のCOMR413へのコマンドの書き込みによる。第３図に於
いて、例えばコマンドの書き込みによりMC4の動作が開
始すると、MC4はまず＊BRをLOWにしてMMPU3からの応答
信号である＊BRがLOWになるのを待つ。＊BRがLOWになれ
ばアドレスバス14bとデータバス14は解放されるので、
アドレス，データ共にMC4の管理下に置かれる。従つ
て、MC4は動作実行中を示す＊BGAをLOWにすると同時に
動作開始する。動作を終了すればMC4は＊BRAをHIGHにし
て、アドレス、データバスの管理をMMPU3に渡す。 ［ADRC415…アドレスカウンタ］ 第２図のADRC415は、対象メモリのアドレスを指定す
るもので、16ビツトのカウンタから構成されアドレスA1
〜A16を持つすなわち64Kワードの可変範囲を持つ。メモ
リ５が16ビツトデータ幅なので、第27図で示される如
く、最下位アドレスA0は通常必要としないが、MC4の内
部にはA0用のカウンタを具備している。ADRC415は、MMP
U3からの設定によりインクリメント量が可変であり、一
番大きな特徴は＋３のインクリメント量を設定出来る事
とインターフエースデータ幅が８又は16ビツトの両方の
制御を可能にするため、同じインクリメント量であつて
もADRC415のインクリメント量が異なる点である。 インターフエースバス幅が８ビツトの場合で入力デー
タフオーマツトが縦24ビツトの場合の、入力データのメ
モリ５への格納方法を第21図，第23図で示すと、第17図
からも解る様に入力データは順番にメモリ５に格納する
のが印字の際の制御を含めて一番処理しやすい形態であ
るので、ADRC415のインクリメント量を＋１に設定する
と、アドレスの変化は初期にｎと設定されていれば、n,
n＋1,n＋2,n＋３…となる。一方、入力データフオーマ
ツトが縦８ビツトの例だと第21図の入力データに対して
メモリ５には第22図の様に飛び飛びに格納される。その
ためにはADRC415のインクリメント量を＋３にすれば、
出力アドレスは、n,n＋3,n＋６…となり、結果として第
22図と同じになる。ADRC415のインクリメント量を＋１
に設定した時にインターフエースバス幅が８ビツトの時
と16ビツトの時を比較すると、８ビツトの時は第21図の
入力データを第23図のメモリ結果の関係となり、16ビツ
トの時は第24図の入力データと第25図のメモリ結果とな
り、第25図から解る様にADRC415のアドレス出力は、n,n
＋2,n＋４…となる。 前記説明以外のインクリメント量＋2,＋４…は、装置
の使用ヘツドのエレメント数が変化した時に対応可能と
するためである。なお、＋３インクリメントは８ビツト
インターフエースのときのみ有効で、16ビツトバス幅の
時は自動的に＋１インクリメント量になる様に構成され
ている。 以上の動作を第26図で説明する。 PT810はインクリメント量が＋３の時“1"で、それ以
外では“0"、PO812はインクリメント量が＋１の時“1"
で、それ以外の時“0"、BW811はインターフエースバス
幅を示す信号で、８ビツトの時“1"、16ビツトの時“0"
になる信号である。802,803はそれぞれ２進カウンタ。8
01は３進カウンタであるが、通常の３進カウンタと異
り、０→１→２→０→１…と変化するのではなく、０→
３→２→１→０→…と変化し、図示しないキヤリ信号を
０→３以外のカウントアツプ時には必ず図示しない上位
カウンタに供給する。このことにより下位３ビツトアド
レスの変化は初期値が０の場合は、０→３→６→９…と
なり、初期値が１の場合は、１→４→７→Ａ…となり、
初期値が２の場合は、２→５→８→Ｂ…となる。今、イ
ンターフエースバス幅が８ビツトで変化量が＋３のと
き、PT＝1,BW＝１であるからアンドゲート816の出力816
aは“1"となり、アドレス信号A0814,A1815には３進カウ
ンタ801の出力801a,801bが出力される。もし変化量が＋
３のときにインターフエースバス幅が16ビツトの時はBW
＝０であるから、アンドゲート816は禁止されるので、8
16aは“0"となり、アンドゲート813からは802a,803aが
出力814,815に出力される。又、PO812＝０であるが、PT
＝１であるためアンドゲート808がイネーブルになり、
２進カウンタ803はインクリメントされる。このことに
より＋３の変化量のときはインターフエースバス幅が16
ビツトであるとき、自動的に＋１しかもアドレス信号A0
814は全く変化しないモードになる。 次に＋１の変化量の時、PT810＝０であるから、イン
ターフエースバス幅に関係なくアンドオアゲート813は8
02a,803aをセレクトする。２進カウンタ802,803の動作
はインターフエースバス幅が８ビツトのときBW811＝１
であるので、２進カウンタ802がインクリメノトされ、
アンドゲート806は２進カウンタ803のキヤリー入力信号
であるから、802aが“1"のとき２進カウンタ802がイン
クリメントすると２進カウンタ803も同時にインクリメ
ントされる。BW811＝０のとき、すなわち16ビツト幅の
ときは、アンドゲート805は禁止されているので、２進
カウンタ802は変化しないかわりアンドゲート807がイネ
ーブルになるので２進カウンタ803がインクリメントさ
れ、結果として、n,n＋2,…が得られる。 ＜BR414…バンクレジスタ＞ カラー記録装置はブロツク分けされた色メモリを持つ
ている。第８図がその説明図で、各色はアドレス信号A
17‐A23により区切られている。第２図のBR414は７ビツ
トのレジスタ４本で構成され、それぞれ独立に設定可能
である。但し、Ｙ用のバンクは＃１に、Ｍは＃２に、Ｃ
は＃３に、Bkは＃４に設定しなければいけない。この理
由は色変換の動作時に変換順序が固定されているためで
ある。 後述するCOMR413はBR414選択用のビツトが存在してい
るが、それらの指し示すレジスタナンバーはBR414のナ
ンバーに対応している。そのためMMPU3はイニシヤル時
にすべてのBR414を設定しておき、その後変更さえしな
ければMC4を使つてメモリアクセスする時にA1‐A16の下
位アドレス設定を間違えて設定してもBR414のアドレス
部は不変のため選択した以外のメモリの内容は絶対に破
壊されない利点がある。又、４本のBR414を持つことに
より、下位アドレスレジスタが１本であつても見かけ上
４本のドレスレジスタが存在することになり、有用性が
非常に高い。 ＜COMR413…コマンドレジスタ＞ 第２図のCOMR413は16ビツトのレジスタで、MMPU3はこ
のCOMR413にデータを書き込むことにより動作モード設
定及び動作開始を指令する。その内容として動作モード
設定用４ビツト、インターフエースバス幅選択用２ビツ
ト、BR414選択用２ビツト、ADRC415のインクリメント量
設定用３ビツト、縦横変換時に対象メモリのビツト位置
を設定するラスタカウント設定用４ビツト及び動作開始
用に１ビツトである。 第２図命令解読用回路ID430はCOMR413の情報を受け取
り、各動作モードに従つて制御を開始する。 ＜LC412…レングスカウンタ＞ 第２図LC412は16ビツトのカウンタで転送回数を設定
するカウンタであり、１回の転送が終了すると−１さ
れ、LC412の内容が全て０になつたら終了ビツト412aを
“1"にしてID430に対して動作の終了を知らせる。 LC412は上記の説明ではダウンカウンタになつている
が、MC4の内部回路では回路の簡素化をはかるためアツ
プカウンタを使用している。そのため実際の設定数と転
送数とを一致させるためMC4はLC412がMMPU3により選択
されるとID430は第28図チツプセレクト信号823を出力す
る。チツプセレクト信号823は図示しない回路により第
９図反転制御信号430aを“1"にするとインバート回路41
6は入力データ401を反転して出力データ416bとして第28
図LC412の入力端子に出力する。LC412はチツプセレクト
信号823により反転された出力データ416bを取り込む。
この回路によりMMPU3が転送数１を書き込むとLC412の出
力は′FFFE′となる。転送終了を検出する回路は第28図
のように、アンドゲートの終了状態検出ゲート821で入
力にはLC412の出力全てが接続されている。その結果と
して転送終了は入力が全て“1"、すなわち′FFFF′を検
出した時である。このことから前記′FFFE′がセツトさ
れていると、LC412はカウントアツプ信号LCP825により
カウントアツプすると出力は′FFFF′となり、これはす
なわち設定転送数１に対して１回のインクリメントで転
送終了となる。 LCタ412は電源投入後はフエイルセーフのため転送終
了状態、すなわち出力がすべて“1"である事が必要とさ
れる。しかしLC412にクリア端子があつてもLC412はクリ
アされると出力はすべて“0"となるので、本実施例では
転送終了状態を示さない。そこで本実施例では第28図の
ラツチ820を追加することにより電源投入後転送終了状
態にすることが可能となつた。それは終了状態検出ゲー
ト821の出力にオアゲート822を接続し、オアゲート822
の一方の入力にはラツチ820の出力信号820aを接続す
る。この出力信号820aはクリア信号824で“1"になるた
め、オアゲート822の出力信号822aも“1"となるためLC4
12の内容がいかなる状態であつても終了状態を示すこと
になる。ラツチ820はその後LC412が選択状態、すなわち
MMPU3がLC412に書き込むとカウンタセツト信号823は０
になるため出力信号820aは“0"となり、それと共にLC41
2には416bのデータがセツトされる。 以上説明した様に、ラツチを１段挿入するだけで簡単
にフエイルセーフの回路が完成し、LC412はクリア端子
なしのアツプカウンタで済むため、本実施例をIC化する
時のゲート数の減少に大きく寄与する事は明白である。 以下、各動作モードについて説明する。 ［インターフエースデータのメモリへの書込み］（IFR
モード） 本実施例のMC4の最も基本的な動作である。第１図の
インターフエースユニツト６からのインターフエースデ
ータ15をMC4内部のADRC415に設定されている番地のメモ
リにデータを書き込む動作について説明する。 第５図がタイミングチヤート、第６図が動作フローチ
ヤートであり、これらに沿つて説明する。第５図、第６
図は共にMMPU3を停止状態に、あるいは動作状態に戻す
部分の説明は省略してある。 第６図に於いて、ステツプS61でインターフエースユ
ニツトからの割り込み信号であるDRQ101がHIGHになつた
のを検出後、アドレスバス14b,データバス14がMC4の管
理下になつたら、ステツプS62で、第２図BSEL417,ADRC4
15の内容すなわち対象メモリアドレスを出力する。ステ
ツプS63では、引き続いてインターフエースユニツト６
内に記憶されているデータを第５図データバス14に出力
させるために＊IFR106をLOWにする。ステツプS64では、
動作モードがIFRのときはステツプS65に進む。IFRでな
いとき、すなわちDDモードについては後述する。ステツ
プS65では、ここではリードライトのステータスを示すR
W105信号をLOWにし、更にアドレスストローブを示す＊A
S104もLOWにする。ステツプS66では、インターフエース
データ15のビツト幅が８ビツトか16ビツトであるかによ
り分岐する。今ここでは８ビツト幅とするとステツプS6
7に進む。ステツプS7では、データバス14上の有効デー
タが上位８ビツト（D8〜D15）なのか下位８ビツト（D0
〜D7）なのかを示す＋UDS102と＊LDS103を出力する。こ
の両信号によりメモリ５は取り込むべきデータを決定す
る。このときADRC415はアドレス１（A1）からアドレス1
5（A15）しか持つていないので８ビツトデータ幅のとき
の上位、下位の決定をするアドレス０（A0）用フリツプ
フロツプ（図示せず、アドレスカウンタの説明参照）の
値により＊UDS,＊LDSを決定する。ステツプS68は、メモ
リへの書き込みサイクルの最終ステツプで、＊AS104,＊
UDS102,＊RW105,＊IFR106を全てHIGHにすると同時にア
ドレスバス14b,データバス14の管理権をMMPU3に渡すた
めにアドレスバス14b,データバス14を切り離して終了す
る。 次にインターフエースデータのバス幅が16ビツトの時
の説明をするが、その前に第４図を用いて８ビツト幅/1
6ビツト幅の切換動作の説明をする。インターフエース
データ15が16ビツト幅のときはデータバス14上のデータ
はインターフエースデータ15と同一であるが、８ビツト
幅の時はインターフエースデータ15のデータはデータバ
ス14のD0‐D7（下位８ビツト）にしか現れないので、奇
数アドレス（A0＝１）のメモリに書き込むためにはデー
タバス14の上位８ビツトにも下位８ビツトと同じ情報を
与えなければならない。これを実現するのが第４図であ
り、データバス14の下位８ビツトは常にバツフア14eを
経由してMC4の内部データバスID0-15（401で示す）の下
位８ビツトに供給されている。但し、本モードでの動作
中、ID0-15はMC4内部では使用していない。 今、８ビツトデータバス幅であるとき、データバス14
の上位８ビツトはデータセレクタ108のＢ入力に接続さ
れ、データバス14の下位８ビツトはＡ入力に接続されて
いる。８ビツトデータバス幅のときBW811は“1"である
ので、データセレクタ108の出力Ｙには、Ａ入力のデー
タが現れる。バツフア14Cはスリーステート制御端子を
持つているのでBW811が“1"のときはバツフア14Cがイネ
ーブルになるため、データバス14の上位８ビツトには下
位８ビツトと同じ情報が現れる。同様に16ビツトデータ
バス幅のときはBW811は“0"であるため、バツフア14Cは
デイセーブルされるため、データバス14の上位８ビツト
には何ら影響を与えないし、又、ID0-15の上位８ビツト
はデータバス14の上位８ビツトと同じデータが出力され
ている。 本発明の一実施例である本機能を持つことにより、メ
モリデータバス幅が16ビツトであるときに、第１図イン
ターフエースユニツト６の出力インターフエースデータ
15が８ビツト幅のデータ線で構成されていても、16ビツ
ト幅であつてもMMPU3はMC4に対してインターフエースの
データ幅を１回設定するのみで後は何ら関知することな
く、インターフエースデータ15はメモリ５に整然と順番
に書き込まれるため、データの管理方法が非常に簡単に
なる。 次にIFRモードでの16ビツトデータ幅の説明を第６図
で行うと、ステツプS61〜66迄は前記８ビツトデータ幅
の時と同じである。相違点はステツプS66でステツプS69
に分岐し、ステツプS69では16ビツトデータ幅であるの
で＊IDS102,＊LDS103を共にLOWにすることである。ステ
ツプS69の次にステツプS68に進むことにより、動作終了
する。以上の説明をタイミングで表したものが第５図で
ある。 ［インターフエースデータの空読み］（DDモード） 本モードはインターフエースユニツト６内のデータを
空読みするだけでメモリのどこにも書き込まない機能で
ある。第６図のフローチヤートで説明すると、ステツプ
S61〜64迄は前記IFRモードと同じでステツプS64でステ
ツプS68に分岐する。 このことはメモリ５に対してデータを読み込むために
必要な信号＊AS,＊UDS,＊LDS,RWを全く出力しない、即
ち、書き込まない動作モードである。 本機能は次のケースの時に非常に有効である。それは
第１図ホストCPU1がカラー記録装置２の印字可能範囲を
越えて印字データを送出したときに、カラー記録装置２
は越える分の余分なデータを捨てなければならないが、
この動作をMMPU3がソフトウエアのコントロールにより
処理すると非常に時間がかかる。 この時、本機能を利用すればMMPU3はMC4に対してコマ
ンドと転送数をセツトするだけで良い。そのためソフト
ウエアのインターフエースデータの読込と他のジヨブと
のオーバーヘツドが大幅に減少する。 ［色変換］（CCDモード） Ｙ（黄色）、Ｍ（マゼンタ）、Ｃ（シアン）の３色の
データからBk（黒）のデータを生成するのがCCモードで
ある。第２図、第７図及び第８図を用いて説明するが、
その前に本実施例で用いた色変換の生成式を記述する
と、 Bk＝Ｙ・Ｍ・Ｃ Ｙ′＝Ｙ・Bk Ｍ′＝Ｍ・Bk Ｃ′＝Ｃ・Bk （Ｙ′,M′,C′は色変換後のY,M,Cのデータ）である。 本実施例に於いて各色データの記憶番地の構成を示し
たのが第８図でY,M,C,Bkを分離するのがアドレス信号A
17〜A23であり、アドレス信号A1‐A16（16データバス幅
なのでA0は存在しない）により、各ワードデータのアク
セスを行う。この構成での注意点として、各色データの
先頭番地（A1‐A16で示される範囲のみ）は同一でなき
ればならない点である。 第１図のMMPU3からMC4に対して送出するコマンド、及
びデータとして、第２図ADRC415へのスタートアドレス
データ、LC412への転送ワード数、BR414へのバンク＃１
（Ｙデータメモリ），バンク＃２（Ｍデータメモリ），
バンク＃３（Ｃデータメモリ），バンク＃４（Bkデータ
メモリ）のデータの設定、そして最後にCOMR413への色
変換コマンドである。 MC4は色変換コマンドを受信後アドレスバス14b,デー
タバス14がMC4の管理下になつたら色変換を実行開始す
る。第７図が実行状態を示すタイミングチヤートで、A1
‐A23はアドレス信号で特にA17‐A23は上位７ビツトの
バンク用アドレスでA17‐A23にある＃ｎはバンクナンバ
ーである。これは前記BR414に設定されたバンク＃ｎに
対応するデータが出力される事を示し、A1‐A16のｎはA
DRC415に設定されたデータを示す。又、データD0-15の
Ｉ又はＯはデータの方向を示し、Ｉがメモリ５からMC4
へ、ＯがMC4からメモリ５への転送方向を示す。＊AS,＊
UDS,＊LDS,RWは全くMC4が出力する信号でメモリ５はこ
れらの信号を使用してデータの入力或いは出力を制御す
る。 以下１ワードの色変換手順を第７図でステツプ毎に説
明する。ステツプS71では、アドレスはバンク＃１を出
力（第８図のＹデータメモリ501が選択される）し、Ｙ
データを第２図DR410に取り込む。ステツプS72では、バ
ンク＃２を出力（第８図のＭデータメモリ502）し、Ｍ
データを第２図DR411に取り込む。ステツプS73では、MC
4の内部動作でAND回路418によりDR410とDR411のアンド
を取り、そのアンドされたデータをDR411に取り込む。
ステツプS74では、バンク＃３を出力（第８図のＣデー
タメモリ503）し、DR410に取り込む。ステツプS75で
は、ステツプS73と全く同じ動作を行うが、この結果と
してDR411にはＹ＊Ｍ＊Ｃ即ち、Bkデータがのこつてい
る。ステツプS76では、バンク＃４（第８図のBkデータ5
04）を出力しメモリに書き込む。ステツプS77では、新
しいY,M,Cデータを生成するための前準備としてBkデー
タを反転させてDR411に再書き込みをする。これはID430
が第９図の反転用信号430aを“1"にしてINV416に供給す
る事により内部データバス401のデータが反転して、DR4
11の入力となる。これを説明するのが第９図で非反転の
場合には反転用信号430aは“0"であるから、内部データ
401は非反転のままDR411に供給され、反転時には反転用
信号430aが“1"になるから内部データ401は反転され、D
R411に供給される。この動作により、反転信号が簡単に
得られる。ステツプS78では、ＹデータをDR410に取り込
む。ステツプS79では、DR410とDR411のアンド信号即ち
新しいＹデータをＹデータメモリ501に書き込む。ステ
ツプS80では、ＭデータをDR410に取り込む。ステツプS8
1では、DR410とDR411のアンド信号即ち新ＭデータをＭ
データメモリ502に書き込む。ステツプS82では、Ｃデー
タをDR410に取り込む。ステツプS83では、DR410とDR411
のアンド信号即ち新しいＣデータをＣデータメモリ503
に書き込む。このステツプで１ワードの色変化を終了す
るので、ADRC415を＋１し、更にLC412を−１する。その
結果としてLC412の内容がゼロでなければ第７図の如く
次のワード変換を実行し、ゼロであれば終了する。 以上述べた様に本実施例によれば、１ワード（２バイ
ト）の色変換はメモリ５に対するアクセスを間断なく行
うため、ソフトウエアによる変換よりも超高速で実行可
能なのが理解出来る。 ［縦横変換］（HVモード） 本モードはホストCPU1からのデータフオーマツトがラ
スタ−イメージフオーマツトの時に使用するモードで第
10図（ａ）〜（ｃ）がホストCPU1からの入力データと変
換後のメモリの内容の比較図である。インターフエース
バス幅が８ビツトのときの入力データ（ホストCPU1の送
出データ）が第10図（ａ）で示され、本モードの実行後
のメモリ５の内容が第10図（ｂ），（ｃ）で示されてい
る。第10図（ｂ），（ｃ）共に斜線部分は本モード実行
以前の内容とは何ら変化していない事を示している。第
10図（ｂ）はMSB先変換、第10図（ｃ）はLSB先変換を実
行した結果で両者の相違については後述する。 ここでは、MSB（D7）先変換を前提としてHVモードの
説明を第２図、第11図、第12図で説明する。なお、イン
ターフエースデータ15を取り込む部分は省略してあり、
第10図（ａ）のデータはDR410に記憶されているものと
する。 第11図でBCNR421は８進のバイナリカウンタ、PS420の
PSMXは８→１マルチプレクサでＹは正論理出力、BC419
のBCSLは４→16データセレクタ、BCA1〜BCA32はアンド
ゲートである。 第12図に沿つて説明すると動作開始時のアドレスが
ｍ、LD＝１（MSB先変換を示す）、第11図の対象メモリ
のビツト指定信号430bが430b-0＝０で430b-1＝430b-2＝
430b-3＝０であるとき、この430bにより、DR410のデー
タが第10図（ｂ）の例ではメモリのD1を指定したことに
なる。 ステツプS121では、アドレスｍ番地のデータをDR411
に取り込む。 ステツプS122では、DR411の出力を並直変換した最初
のビツトが第12図の420aに現れ、DR410の出力を第11図
の410aのD1と置換して410aのD1以外のデータは全く変化
されずにｍ番地のメモリに書き込む。以上の動作はBCNR
421は全て“0"であり、LD＝１であるからPSMXの入力A,
B,Cは全て“1"となる。そのためPSMXの出力Y420aにはDR
411の出力411aのD7が出力される。一方、BSCLの出力は
入力がＡ＝１でＢ＝Ｃ＝Ｄ＝０であるのでBCSL1のみ
が、“0"となり外は全て“1"であるから、DR140の出力4
10aはBCA1,BCA5,BCA9,…,BCA31がイネーブルであるので
内部データバス401にはD1を除き410aと同じデータが出
力される。BCA3,BCA4についてはBCAL1＝０のためBCA3は
デイセーブル、BCA4イネーブルとなるので420aの信号す
なわち411aのMSBが内部データバス401に出力される。こ
れで第10図（ｂ）のアドレスｍ番地と同じ結果になる。 このステツプの最後でBCNR421及びADRC415を＋１する
ことにより次のステツプに備える。 この結果としてアドレスA1‐A16はｍ＋１、BCNR421の
出力421a＝1,421b＝421c＝０、すなわちPSMXの入力A,B,
CはＡ＝0,B＝Ｃ＝１となる。 ステツプ123では、A1‐A16によって示される番地のデ
ータをDR411に取り込む。 ステツプ124では、PSMXの出力Y420aの内容がPSMXの入
力A,B,Cにより選択される部分（ステツプ124ではD6が選
択される）が異なるのみでステツプ122と同じである。 以上の事を奇数ステツプ（121,123,125…）、偶数ス
テツプ（122,124,126…）と同様の動作を繰り返す。ス
テツプS136ではLC421を−１する動作が加わることとス
テツプ136で変換終了するのでMC4の動作そのものが終了
しMNPU3にアドレスバス14b,データバス14の管理を渡
す。 以上の説明はDR411に記憶されているデータをMSB
（D7）を先頭にして変換しているモードであるが本実施
例の特徴としてLSB（D0）を先頭として変換するモード
を備えていることである。 この方法の実現方法としてMMPU3からはMC4に対してコ
マンドを送出する時にMSB/LSB先の切換えコマンド（あ
るいはMC4の外部端子により）を設ける事によりMC4の内
部処理として第11図のLD信号をMSB先の時“0"にするこ
とでPSMXの選択入力端子A,B,CがBCNR421の出力の反転，
非反転によりD7から順番に選択されるのか、D0なのかが
決定する。本機能を具備することによりホストCPU1から
のラスターフオーマツトが２種類になるので、ホストCP
U1内での処理方法として簡単に選択可能にするメリツト
が生ずる。 又、前記説明ではインターフエースバス幅が８ビツト
の時の説明であつたが、本実施例の特徴として16ビツト
バス幅も選択可能（IFRモード参照）である。その具体
的手段は図示しないが第11図を例にとると、BCNR421を
４ビツトのカウンタにして、PSMXを第11図の８→１マル
チプレクサから16→１マルチプレクサにすることにより
実現している。 以上述べた様に本実施例により１バイト８ビツトの縦
横変換が16ステツプという短時間で可能になつた。今、
メモリの１サイクルが250nsとすれば250ns×16＝4nsで
終了することになる。 ［固定データの書き込み］（CD、CDHVモード） 本実施例は単純なDMACとしても動作するが今迄のDMAC
にない機能を合わせ持つている。それが固定データの書
き込みモード、すなわちCDモードとCDHVモードである。 このモードはMC4内のDR411にデータを書き込むと転送
数分だけ連続的にDR411のデータをメモリ５に書き込む
動作である。 CDモードはIFRモードとCDHVモードはHVモードと以下
の点を除いて全く同じ動作である。 相違点は被対象変換データがCD,CDHVモードではDR411
に書き込まれているデータ、IFR,HVモードではインター
フエースデータである点とCD,CDHVモードではLC412に設
定されている転送数分を連続実行する点である。これを
説明するのが第13図（ａ），（ｂ）で第13図（ａ）はIF
R,HVモードの説明図で、DRQはインターフエースユニツ
ト６からの割り込み信号でMC4はDRQを検出するとアドレ
スデータバスの管理元となり、規定の処理を終了後バス
の管理権をMMPU3に渡す。この時の１回の処理で１バイ
ト（又は１ワード）の処理を行う。 第13図（ｂ）はCD,CDHVモードの説明図で、MMPU3がMC
4に対してコマンドを書き込むとMC4はLC412に設定され
ている分だけ連続的に処理を行う。従つて転送数が多い
とMMPU3が動作可能になる迄の時間が長くなる。 第14図（ａ），（ｂ）はそれぞれCD,CDVHモードを実
行後のメモリ５の内容であり、第14図（ａ），（ｂ）か
らわかる様にメモリのクリアに使用すると非常に有効で
ある。又第15図の様な千鳥パターンをメモリ５に書き込
むには、 1:スタートアドレスをｎにセツト 2:アドレスカウンタの増加量を＋２にセツト 3:転送数Ｎをレングスカウンタにセツト 4:DR411に'1010101010101010'をセツト 5:DCコマンドの送出 :（MC4がCDモードを実行） 6:スタートアドレスをｎ＋１にセツト 7:アドレスカウンタの増加量を＋２にセツト 8:転送数Ｎをレングスカウンタにセツト 9:DR411にＸ′0101010101010101をセツト 10:CDコマンドの送出 ;（CDモードの実行） という制御を行うだけで千鳥パターンの作成が高速で
行える利点がある。 ［データ反転］（IFRI,HVIモード） 両モード共IFR,HVモードと同一動作を行なうが本モー
ドはインターフエースデータ15を反転して使用する点が
IFR,HVモードと異なる。 第９図、第29図でIFRIモードの説明をすると、IFRIモ
ードのときには第９図の信号430aを“1"にしてインター
フエースデータ15をDR441に取り込む。信号430aが“1"
であるからDR411には内部データバス401の反転したデー
タが記憶される。つづいて第29図の＊IFRを“1"にする
とデータバス401はフローテイング状態となるのでMC4は
外部データバス14にDR411の内容を出力し、さらにメモ
リ５への制御信号＊UDS,＊LDS,＊AS,RWを出力して終了
する。 HVIモードのときはIFRIモードのときと同様に第９図
の403aを“1"にしてDR411に反転されたインターフエー
スデータ15を取り込む点のみがHVモードと異なるだけで
あとはすべてHVモードと同じである。 本両モードの利点はRGBデータをYMCデータに変換する
時に効果を発揮する。このことを第19図，第30図を使用
して説明すると、第30図（Ａ）は第19図（Ａ）のデータ
フオーマツト、第30図（Ｂ）は第19図（Ｃ）のデータフ
オーマツトの例を説明するもので、第19図（Ｃ）のデー
タフオーマツトはYMCフオーマツトであるのでＹは第８
図のバンク＃１に,Mはバンク＃２に,Cはバンク＃３に格
納すれば良い。これは第30図（Ｂ）で説明される様にIF
Rモード設定時にバンクナンバーの選択を＃1,＃2,＃３
の順番で行なえば良い。一方、第19図（Ａ）データフオ
ーマツトはRGBフオーマツトなのでこれをYMCに変換する
必要が生じる。このためには、 Ｙ＝notB Ｍ＝notG Ｃ＝cotR という式で表わされる変換を行う。これを実現するの
がIFRI、又はHBIモードで第30図のＡで説明される様に
最初のデータブロツクはＲであるからバンク＃３を選択
し、次はＭであるからバンク＃２を選択し、最後はＢで
あるからバンク＃１を選択するのみで実行可能であるた
めMMPU3は色変換に関するソフトウエアはMC4に対するコ
マンド、アドレス、転送数の設定だけで良いので非常に
効率的である。 この後、YMCをYMCBkに変換するためには前述したCCモ
ードを使用する。 ＜オートリフレツシユ機能＞ 本カラー記録装置は印字可能範囲が８インチで、横の
ドツト分解能が200dpi（ドツト／インチ）とすれば１ラ
イン分に必要なメモリの容量は８（インチ）×200（dp
i）×24（エレメント／ヘツド）×４（ヘツド数）＝153
600ビツトとなりこれをバイト数で表現すれば、153600
÷８＝19.2KBとなる。この程度の容量であれば当然スタ
テイツクRAMを使用するが、別の応用例で印字可能範囲
が15インチ，ドツト分解能400dpi,128エレメント／ヘツ
ドの装置を想定したときのメモリ容量は384KBとなるの
で使用するメモリはダイナミツクRAMが考えられる。ダ
イナミツクRAMは定期的にリフレツシユを実行しないと
メモリー内容が変化してしまう欠点がある。リフレツシ
ユ回路はMMPU3の制御の下でリフレツシユ信号を作成す
るか、メモリ５内部でMMPU3からのアクセスの間をぬつ
て空き時間を検出してリフレツシユ信号を作成する。し
かしながら、本実施例では特に色変換ではメモリ５のサ
イクルタイムの限界で色変換の実行を行なうし、実行中
MMPU3はその実行を中断することが不可能なためリフレ
ツシユが不可能になる恐れが出て来る。 その欠点を補うためMC4には図示しないARI信号を外部
端子として設けARI信号が“1"であるときCCモード,CD,C
DHVモードに限りオートリフレツシユを実行する。前記
以外のモードでオートリフレツシユを実行しない理由
は、それらのモードのとき第13図（ａ）でMC4がアドレ
スバス14b,データバス14の管理をしている時間は１μｓ
に満たない時間であり、１回の実行毎にアドレスバス14
b,データバス14の制御は一旦MMPU3に戻るためである。
それに対して、CC,CD,CDHVモードでは第13図（ｂ）のよ
うに、長時間にわたりアドレスバス14b,データバス14を
MC4が管理するためである。これをCCモードを例に取つ
て第７図と第31図で説明する。 第７図はオートリフレツシユを実行しない時の例であ
りCCモードのステツプｎは71〜83の繰返しである。それ
に対してオートリフレツシユ実行時は第31図で説明する
様にステツプS83と、次のステツプS71の間に１サイクル
のダミーステツプを入れ、このときリフレツシユパルス
＊RFを出力する。この時＊AS,＊LDS,RSは全て“1"であ
る。第31図のA1‐A23はステツプS83と全く同じ信号が出
力されているのはMC4はリフレツシユようのアドレスカ
ウンタを持つていないためである。従つてメモリ５は＊
RFを受信したら自分自身でもつているアドレスカウンタ
を使用してリフレツシユを実行する。 ＜LCラツチ、ADRCラツチ＞ 第19図（Ｃ）のYMCデータフオーマツトのデータをIFR
モードを使用して、メモリ５に格納する時のMMPU3がMC4
に対して送出するコマンド等の概略は第30図（Ｂ）で既
に述べたが、これをもう少し詳細に説明するとアドレス
カウンタの設定、レングスカウンタの設定、コマンドの
設定という３つの処理を３回繰り返すことによりIFRモ
ードを実行させるのだが、レングスカウンタについては
第19図（Ｃ）から説明される様にY,M,C全て同じ長さの
データであり、アドレスカウンタの内容も色変換処理の
都合上同じアドレスからデータの格納をしなければなら
ないので、同じデータを設定する必要がある。そのた
め、LC412,ADRC415のデータ入力部にラツチを設ければA
DRC415、LC412に対する設定は１回で済む事になりMMPU3
側の処理が非常に簡素化される。これを説明するのが第
32図、第33図である。LC412、ADRC415は共に機能が異な
るのみで、データの設定に関しては同一であるので、LC
412部のみについて説明する。第33図（Ａ）はラツチを
設ける前のレジスタ、カウンタのアドレス割付表で説明
の都合上＄１は空欄にしてある。今LC412にデータを設
定するときMMPU3はアドレス××××２に対して書き込
むとそのときのデータがLC412に格納される。第33図
（Ｂ）はラツチを設けた時のアドレス割付表で第33図
（Ａ）と変化はしていないが回路的には変化している。
それは第32図のLC412の入力部の前にラツチ831を設け
て、ラツチ831は内部データ416bを取り込む。MMPU3がLC
412にデータを設定するために第33図（Ｂ）でアドレス
××××２に対してデータを書き込むと第32図のラツチ
831のクロツク信号833が“1"になりラツチ831はデータ4
16bを取り込む。引き続いてMMPU3がCOMR413にデータを
書き込むと信号834が“0"になりLC412はラツチ831びデ
ータを取り込む。この回路により第30図（Ｂ）のときス
テツプS311以前に１度だけADRC415、LC412に対しデータ
を設定すれば良く、ステツプS312,S313では必要ない。 以上説明した回路を実施することによりMMPU3の負担
はさらに軽くなる事は明白である。 しかし入力データフオーマツトがラスターイメージデ
ータのときでYMCフオーマツト、１カラーデータが100バ
イトであるとき、第34図で説明される様に入力データを
受信してから印字する迄には ステツプS341では、ADRC415即ちスタートアドレスの
設定はこの例では０。LC412は１カラーデータが100バイ
トであるので100を設定する。 ステツプS342では、縦横変換HVモードを72回繰返す。
これは色指定フオーマツトがY,M,Cでかつヘツドのエレ
メント数が24であるため24回のデータを受信するため縦
横変換の回数は３×24＝72となるためである。 ステツプS343では、色変換CCモードを実行するために
アドレス、LC412の値を再設定する。ADRC415は０で良い
が、LC412は入力データを100バイト縦横変換したので第
10図（ａ），（ｂ）で説明されている如く、メモリには
横方向に８倍されて格納されているので100×８＝800,8
00をLC412に設定する。 ステツプS344では、CCモードの実行 ステツプS345では、印字の実行 以上で１回の印字に対する処理を終了してステツプS3
41に戻るが、ステツプS341で改めて、ADRC415,LC412に
対し規定の値を設定しなければならない。 この点を改良するために考案された回路が第35図で、
結果としては第34図で１回目の印字終了後はステツプS3
41に戻るのではなく、点線部で示される如く、ステツプ
S342に戻る様にする。この事によりMMPU3のソフトウエ
アは更に簡素化される。以下にその手法を説明する。 第33図（Ｃ）は改良案を実施したときのアドレス割付
表で第33図（Ａ），（Ｂ）と異なる点は＄１にコマンド
レジスタ、＄４にレングスラツチ、＄５にアドレスラツ
チを設けた点である。第35図は回路例で、第32図でのラ
ツチ831がトライステートバツフア付ラツチに変更さ
れ、更にトライステートバツフア830が追加する事によ
り第32図から第35図に変わる。 MMPU3は第33図（Ｃ）の＄２のレングスカウンタを選
択すると、信号832は“0"になりバツフア830はイネーブ
ルになり、ラツチ831のバツフア部はデイセーブルされ
るので、LC412の入力部には内部バス416Bが現われ、同
時に信号823が“0"となるので、オアゲート835の出力83
5aも“0"となり、LC412には416bと同じデータが取り込
まれる。MMPU3が＄４のレングスラツチを選択すると信
号833は“1"になりラツチ831は416bのデータを取り込
む。このラツチ831に取り込まれたデータをLC412に転送
するためには＄１のコマンドレジスタをMMPU3が選択す
れば良い。この時信号832は“1"であるからバツフア830
はデイセーブルされ、ラツチ831の出力がイネーブルと
なるので830aにはラツチ831の内容が現われ結果としてL
C412にはラツチ831の内容と同じデータが取り込まれ
る。以上の関係を第36図に示す。 この回路による第34図の動作は、 ステツプS341では、スタートアドレスを＄５のアドレ
スラツチにセツト、転送数100を＄４のレングスラツチ
にセツトする。 ステツプS342では、HVコマンドを＄１のコマンドレジ
スタにセツトする動作を72回繰返す。 ステツプS343では、スタートアドレスを＄３のアドレ
スカウンタセツト、転送数800を＄２のレングスカウン
タにセツトする。 ステツプS344では、＄０のコマンドレジスタにCCモー
ドをセツトし、実行する。 ステツプS345では、印字の実行、終了後ステツプS342
に戻る。 上記の説明ではCOMR413が２本存在する様になつてい
るが、実際には１本のレジスタが存在するのみでアドレ
スの違いにより動作を違える様に設計されている。 以上述べた様に本発明は特にカラー記録装置に摘要す
る事によりMPUのソフトウエアを非常に簡単にする効果
があり、更にインターフエースデータの取り込み、色変
換、縦横変換等超高速で実行するので大容量のデータで
あつてもスループツトの高いカラー記録装置が実現可能
である。 ［発明の効果］ 本発明によって、主制御装置のマイクロコンピュータ
は転送元及び転送先領域の指定と動作モード（演算内
容）を指定するだけで、ダイレクトメモリアクセス方式
によりメモリ上に格納されているデータを読み出して演
算し、その演算結果をメモリの所定領域に格納する動作
に並行して次の演算を実行する動作を、主制御装置のマ
イクロコンピュータとのやりとりなしに実現すること
で、主制御装置のマイクロコンピュータの負荷を低減し
て処理の高速化を実現するメモリ制御回路を提供でき
る。 特に、画像データの処理において、YMC成分からBk成
分を抽出し、その抽出したBk成分をメモリ内の所定のア
ドレスに格納する動作に並行して次のBk成分を抽出する
動作を主制御装置のマイクロコンピュータの介入なしに
実現する。
【図面の簡単な説明】
第１図はカラー記録装置のブロツク図、
第２図はメモリ制御回路のブロツク図、
第３図はメモリ制御回路データバス，アドレスバスの使
用タイミングチヤート、 第４図は８ビツト幅/16ビツト幅切換え回路図、 第５図はIFRモードのタイミングチヤート、 第６図はIFRモードのフローチヤート、 第７図はCCDモードのタイミングチヤート、 第８図はメモリ制御回路のアドレシング図、 第９図はインバータロジツク回路図、 第10図（ａ）〜（ｃ）はHVモード説明図、 第11図はHV変換回路図、 第12図はHVモードのタイミングチヤート、 第13図（ａ）はIFR,HVモード説明図、 第13図（ｂ）はCD,CDHVモード説明図、 第14図（ａ）はCDモード実行後のメモリ状態図、 第14図（ｂ）はCDVHモード実行後のメモリ状態図、 第15図は千鳥パターン形成状態図、 第16図はレスターフォーマツト時の入力データと出力結
果の比較図、 第17図は縦８ビツトイメージフォーマツト時の入力デー
タと出力結果の比較図、 第18図は縦24ビツトイメージフォーマツト時の入力デー
タと出力結果の比較図、 第19図（Ａ）〜（Ｄ）は色指定フォーマツト例図、 第20図は色変換説明図、 第21図は８ビツト幅の入力データ図、 第22図は縦８ビツトフォーマツト時の格納状態図、 第23図は８ビツト幅入力で縦24ビツトフオーマツト時の
格納状態図、 第24図は16ビツト幅の入力データ図、 第25図は８ビツト幅入力で縦24ビツトフオーマツト時の
格納状態図、 第26図はアドレスカウンタの部分回路図、 第27図はメモリ制御回路のアドレス指定図、 第28図はレングスカウンタ回路図、 第29図はIFRIモードのタイミングチヤート、 第30図（Ａ）はIFRIモードのフローチヤート、 第30図（Ｂ）はIFRモードのフローチヤート、 第31図はオートリフレツシユのタイミングチヤート、 第32図はレングスカウンタのラツチ回路図、 第33図（Ａ）〜（Ｃ）はメモリ制御回路への指令説明
図、 第34図はマスタMPUのフローチヤート、 第35図はレングスカウンタとラツチの制御回路図、 第36図はレングスカウンタとラツチの制御回路説明図で
ある。 図中、１……ホストCPU、２……カラー記録装置、３…
…マスタMPU、４……メモリ制御回路、５……メモリ、
６……インターファイスユニツト、７……サブMPU、８
……印字ヘツド、９……紙送りモータ、10……キヤリツ
ジモータ、410,411……データ格納レジスタ、412……レ
ングスカウンタ、413……コマンドレジスタ、414……バ
ンクレジスタ、415……アドレスカウンタ、416……イン
バータロジツク、417……バンクセレクタ、418……アン
ドロジツク、419……ビツトチエンジ、420……並直変換
回路、421……ビツトカウンタ、430……インストラクシ
ヨンデコーダ、440……マイクロシーケンサ、450……バ
スアービタである。
用タイミングチヤート、 第４図は８ビツト幅/16ビツト幅切換え回路図、 第５図はIFRモードのタイミングチヤート、 第６図はIFRモードのフローチヤート、 第７図はCCDモードのタイミングチヤート、 第８図はメモリ制御回路のアドレシング図、 第９図はインバータロジツク回路図、 第10図（ａ）〜（ｃ）はHVモード説明図、 第11図はHV変換回路図、 第12図はHVモードのタイミングチヤート、 第13図（ａ）はIFR,HVモード説明図、 第13図（ｂ）はCD,CDHVモード説明図、 第14図（ａ）はCDモード実行後のメモリ状態図、 第14図（ｂ）はCDVHモード実行後のメモリ状態図、 第15図は千鳥パターン形成状態図、 第16図はレスターフォーマツト時の入力データと出力結
果の比較図、 第17図は縦８ビツトイメージフォーマツト時の入力デー
タと出力結果の比較図、 第18図は縦24ビツトイメージフォーマツト時の入力デー
タと出力結果の比較図、 第19図（Ａ）〜（Ｄ）は色指定フォーマツト例図、 第20図は色変換説明図、 第21図は８ビツト幅の入力データ図、 第22図は縦８ビツトフォーマツト時の格納状態図、 第23図は８ビツト幅入力で縦24ビツトフオーマツト時の
格納状態図、 第24図は16ビツト幅の入力データ図、 第25図は８ビツト幅入力で縦24ビツトフオーマツト時の
格納状態図、 第26図はアドレスカウンタの部分回路図、 第27図はメモリ制御回路のアドレス指定図、 第28図はレングスカウンタ回路図、 第29図はIFRIモードのタイミングチヤート、 第30図（Ａ）はIFRIモードのフローチヤート、 第30図（Ｂ）はIFRモードのフローチヤート、 第31図はオートリフレツシユのタイミングチヤート、 第32図はレングスカウンタのラツチ回路図、 第33図（Ａ）〜（Ｃ）はメモリ制御回路への指令説明
図、 第34図はマスタMPUのフローチヤート、 第35図はレングスカウンタとラツチの制御回路図、 第36図はレングスカウンタとラツチの制御回路説明図で
ある。 図中、１……ホストCPU、２……カラー記録装置、３…
…マスタMPU、４……メモリ制御回路、５……メモリ、
６……インターファイスユニツト、７……サブMPU、８
……印字ヘツド、９……紙送りモータ、10……キヤリツ
ジモータ、410,411……データ格納レジスタ、412……レ
ングスカウンタ、413……コマンドレジスタ、414……バ
ンクレジスタ、415……アドレスカウンタ、416……イン
バータロジツク、417……バンクセレクタ、418……アン
ドロジツク、419……ビツトチエンジ、420……並直変換
回路、421……ビツトカウンタ、430……インストラクシ
ヨンデコーダ、440……マイクロシーケンサ、450……バ
スアービタである。
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04N 1/21
H04N 1/40
H04N 1/00
Claims (1)
- (57)【特許請求の範囲】 １．マイクロコンピュータとは独立に、前記マイクロコ
ンピュータにバスで接続されるメモリを制御するメモリ
制御回路であって、 前記マイクロコンピュータから、前記メモリの転送元領
域及び転送先領域を指定する情報と演算内容を指定する
情報とを受信する受信手段と、 前記メモリへのアクセスに先立って、前記バスの優先使
用を確立する優先使用確立手段と、 前記転送元領域に基づいて前記メモリ内のアドレスを指
定して、前記メモリからデータを読み出す読出手段と、 前記読出手段により読み出されたデータに指定された前
記演算内容を施す演算手段と、 前記転送先領域に基づいて前記メモリ内のアドレスを指
定して、前記演算手段による演算結果を前記メモリに書
き込む書込手段と備え、 前記書込手段による前記演算結果の書込に並行して前記
演算手段による次の演算を実行する ことを特徴とするメモリ制御回路。 ２．イエロー，シアン，マゼンタ成分の画像データが前
記メモリ内の相互に異なるバンクにそれぞれ格納され、 各成分の画像データから論理積の演算をすることにより
ブラック成分を抽出してブラック成分に対応するバンク
へ格納する ことを特徴とする特許請求の範囲第１項記載のメモリ制
御回路。 ３．マイクロコンピュータとは独立に、前記マイクロコ
ンピュータにバスで接続されるメモリを制御するメモリ
制御回路であって、 前記メモリが、バンクアドレスがそれぞれ異なる複数の
バンクを含んで構成されており、 前記マイクロコンピュータから、前記メモリの転送元領
域及び転送先領域を指定する情報と演算内容を指定する
情報とを受信する受信手段と、 前記メモリへのアクセスに先立って、前記バスの優先使
用を確立する優先使用確立手段と、 前記転送元領域に基づいて前記バンクアドレスを発生す
るバンクアドレス発生手段と、 前記複数のバンクで共通のデータアドレスを発生するア
ドレス発生手段と、 前記両発生手段により発生されたアドレスから前記メモ
リのデータを読み出す読出手段と、 前記読出手段により読み出されたデータに指定された前
記演算内容を施す演算手段と、 前記転送先領域に基づいて前記メモリ内のアドレスを指
定して、前記演算手段による演算結果を前記メモリに書
き込む書込手段とを備え、 前記書込手段による前記演算結果の書込に並行して前記
演算手段による次の演算を実行する ことを特徴とするメモリ制御回路。 ４．イエロー，シアン，マゼンタ成分の画像データが前
記メモリ内の相互に異なるバンクにそれぞれ格納され、 各成分の画像データから論理積の演算をすることにより
ブラック成分を抽出してブラック成分に対応するバンク
へ格納する ことを特徴とする特許請求の範囲第３項記載のメモリ制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059305A JP2845364B2 (ja) | 1986-03-19 | 1986-03-19 | メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059305A JP2845364B2 (ja) | 1986-03-19 | 1986-03-19 | メモリ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62217769A JPS62217769A (ja) | 1987-09-25 |
| JP2845364B2 true JP2845364B2 (ja) | 1999-01-13 |
Family
ID=13109526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61059305A Expired - Fee Related JP2845364B2 (ja) | 1986-03-19 | 1986-03-19 | メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845364B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115521A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | バス制御方式 |
| JPS58201157A (ja) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | バンクメモリの制御回路 |
| JPS59156065A (ja) * | 1983-02-25 | 1984-09-05 | Canon Inc | カラ−画像情報記憶方法 |
| JPS60558A (ja) * | 1983-06-17 | 1985-01-05 | Fujitsu Ltd | デ−タ転送制御方式 |
| JPS6143367A (ja) * | 1984-08-08 | 1986-03-01 | Fujitsu Ltd | レジスタ制御方式 |
-
1986
- 1986-03-19 JP JP61059305A patent/JP2845364B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62217769A (ja) | 1987-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845364B2 (ja) | メモリ制御回路 | |
| JP2771533B2 (ja) | メモリ制御回路 | |
| JP2878276B2 (ja) | メモリ制御装置 | |
| JP2771534B2 (ja) | メモリ制御回路 | |
| JPS58117036A (ja) | 印字制御装置 | |
| JPS62217768A (ja) | メモリ制御回路 | |
| JPS62217774A (ja) | メモリ制御回路 | |
| JPS62219295A (ja) | メモリ制御回路 | |
| JPS62217765A (ja) | メモリ制御回路 | |
| JP3079956B2 (ja) | プリンタ | |
| JPS62217766A (ja) | メモリ制御回路 | |
| JPS62217775A (ja) | メモリ制御回路 | |
| JPH0483664A (ja) | プリンタ装置 | |
| JPS62217772A (ja) | メモリ制御回路 | |
| JPS62217773A (ja) | メモリ制御回路 | |
| JPS63188052A (ja) | 記録装置 | |
| JPH0321475A (ja) | 画像出力装置 | |
| JP3480963B2 (ja) | Ｄｍａ転送システム | |
| JP2773686B2 (ja) | プリンタ装置 | |
| JP3138300B2 (ja) | 画像処理方法 | |
| JPS60168677A (ja) | 罫線イメ−ジ発生装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH06149735A (ja) | データ受信制御装置 | |
| JPS60142756A (ja) | 時分割多重メモリバンク制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |