JPS6244889A

JPS6244889A - ビデオデ−タ取込装置

Info

Publication number: JPS6244889A
Application number: JP18297985A
Authority: JP
Inventors: Shigemitsu Tazaki; 田崎　重充; Shigeru Tsuyukubo; 露久保　茂; Yukihisa Oota; 享寿太田; Hiroshi Kyogoku; 浩京極; Akira Nagatomo; 彰長友
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-08-22
Filing date: 1985-08-22
Publication date: 1987-02-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明はビデオデータ取込装置に関し、特に信号レベル
や画像サイズの異る走査画像信号を取込んでプリンタ等
の低速記録装置に供給可能なビデオデータ取込装置に関
するものである。

［従来技術］プリンタ等の記録装置中には例えばＣＲＴの画面データ
を直接装置内に取込んでハードコピーできるものがある
。しかしＣＲＴの画面データは非常に速いので、従来の
この種の装置ではＣＲＴデータを取込む際に１〜２走査
線分のバッファメモリを用意し、ＣＲＴ画像を静止させ
ておいてこのバッファメモリにデータを取込み、そのデ
ータの記録（印字）が終了した後、次の数走査線分のデ
ータを取込んで同様の印字を実行し、この繰り返しによ
りＣＲ７画面のハードコピーを行っていた。このため一
画面の印字には長時間を要し、特にカラープリントする
場合はデータ量も多く、また印字方式との関係もあって
更に長時間を要した。例えば６４０Ｘ４００ドツトのＣ
ＲＴＩ画面をこの種のインクジェットプリンタでコピー
すると４分もかかるものがあり、ホスト側コンピュータ
の操作性を非常に悪化させていた。まして、カラー化に
ついては更に長時間を要し、全く実用化の可能性のない
ものであった。一方、高速のためＣＲ７画面の全部を一
画面走査で取込もうとすると大容量の高速かつ高価なメ
モリが必要になり、しかもこれを高速制御するハードウ
ェアが必要となるから不経済であった。しかも、ＣＲＴ
装置により画像信号のレベルや画像サイズが異るため、
従来のこの種の装置はそれ自体高価であるにもかかわら
ず、特定のＣＲＴ装置に専用のものとして構成されてい
た。このことはＣＲＴ装置以外の一般の走査表示装置に
ついても同様である。

［目的］本発明は上述した従来技術の欠点に鑑みて成されたもの
であって、その目的とする所は、簡単な構成で多様な表
示方式及び信号レベルのビデオデータ取込が行えるビデ
オデータ取込装置を提供することにある。

［実施例］以下、添付図面に従って本発明の実施例を詳細に説明す
る。

第１図〜第６図は本発明の実施例に係り、第１図は実施
例のビデオデータ取込装置のブロック構成図、第２図（
ａ）、（ｂ）は第１　、ＣＲＴの表示タイミングチャー
ト、第３図（ａ）、（ｂ）は第２ＣＲＴの表示タイミン
グチャート、第４図はビデオデータ取込の制御手順を示
すフローチャート、第５図は第１ＣＲＴの表示方式とデ
ータ取込との関係を示す図、第６図は第２ＣＲＴの表示
方式とデータ取込との関係を示す図である。

第１図において、１は本実施例装置にビデオデータ取込
を開始させるスイッチ（ＶＳＷ）、２は実施例装置の主
制御を掌るセントラルプロセッシングユニツ）　（ＣＰ
Ｕ）、３は第４図の実施例の制御プログラムを格納して
いるＲＯＭ、４は制御に必要なデータを一時的に記憶す
るＲＡＭ、５は取込んだビデオデータを記憶する例えば
９６キロバイトのビデオメモリ　（ＶＲＡＭ）、６〜８
は３色シアン、マゼンタ、イエローからなるビデオデー
タＣ，Ｍ、Ｙをシリアル／パラレル変換してバッファリ
ングするシフトレジスタ（ＳＲ）、９は第１ｃＲＴのビ
デオデータ定格の３倍の周波数で発振するパルス発振器
（ＯＳＣ）、３Ｂは第２ＣＲＴのビデオデータ定格の３
倍の周波数で発振するパルス発振器（ｏｓｃ）、ｉｏは
０３Ｃ９又は３６出力を３分周する３進カウンタ、１１
は３進カウンタ１０出力を計数する８進カウンタ、１２
は第１又は第２ＣＲＴ（図示せず）の水平走査線上で取
込むべき画像データと同期をとるためのブランキング（
ダウン）カウンタ、１３はカウンタ１２に与えるブラン
キングデータ（数）を保持するラッチ（ＬＣＨ）、１４
は取込データがアベイラブルになったタイミングをＣＰ
Ｕ２に知らせるフリップフロップ（ＦＦ）、１５〜１９
は第１又は第２ＣＲＴからの信号（水平同期信号Ｈ１垂
直同期信号Ｖ及び３色のビデオ信号レッドＲ、グリーン
Ｇ、ブルーＢがスイッチ手段等で切替されたもの）を取
込むシュミットインバータ、２０〜２２はビデオメモリ
５から読み出したビデオデータを他の装置、例えばプリ
ンタ等に出力するための３ステートゲートバツフア、２
３はＣＰＵ２の入出力バス、３１は第１又は第２ＣＲＴ
の接続をＣＰＵ２に知らせるスイッチ（ＳＷＩ）、３２
はバス２３を外部装置（例えばプリンタ）のバスに接続
するインタフェース（ＰｉＦ）、３３〜３−５は信号切
換回路である。

第２図（ａ）、（ｂ）には第１ＣＲＴの垂直同期信号Ｖ
及び水平同期信号Ｈを基準にしてカラーデータＲ，Ｇ、
Ｂが転送されるタイミングを示す。第２図（ａ）におい
て信号Ｖの立下りから４３個目のＨ信号（４３走査線目
）が同図（ｂ）に示され、更にその信号Ｈの立下りから
１９３９３個目ツトに始まるＲ、Ｇ、Ｂのビデオデータ
６４θドツト分が示されている。即ち、画面横（主走査
）方向には６４０ドツトの画素があり、また縦（副走査
）方向には第４３番目から始まる更に４００本の信号Ｈ
（走査線）があるから、実施例装置は第１ｃＲＴの画面
データとして６４０Ｘ４００ドツトを取込むことになる
。

また第３図（ａ）、（ｂ）には第２ＣＲＴ（７）垂直同
期信号Ｖ及び水平同期信号Ｈを基準にしてカラーデータ
Ｒ，Ｇ、Ｂが転送されるタイミングを示す。第３図（ａ
）において信号Ｖの立上りから１６個目のＨ信号（１６
走査線目）が同図（ｂ）に示され、更にその信号Ｈの立
上りから１３７３７個目ツトに始まるＲ、Ｇ、Ｂのビデ
オデータ７５２ドツト分が示されている。即ち、画面横
（主走査）方向には７５２ドツトの画素があり、また縦
（副走査）方向には第１６番目から始まる更に２４６本
の信号Ｈ（走査線）があるから、実施例装置は第２ＣＲ
Ｔの画面データとして７５２Ｘ２４６ドツトを取込むこ
とになる。

以下、ＣＲＴデータの取込動作を説明すると、まず第１
図のビデオデータ取込スイッチｖＳＷがＯＮされるによ
り、ＣＰＵ２はこれを検知してＣＲ７画面データを取込
む動作に入る（ステップＳ１）。このときＣＰＵ２はス
イッチ３１出力が１か否かを調べ、１ならばステップＳ
３以下の第１ＣＲＴのデータ取込処理に進み、Ｏならば
ステップＳ２０以下の第２ＣＲＴのデータ取込処理に進
む（ステップＳ２）。まず第１ＣＲＴのデータ取込処理
を説明すると、ＣＰＵ２は信号線ｏｕｔｌを介して信号
レベル０を送り、スイッチ回路３３〜３５を第１ＣＲＴ
のモードに合せる（ステップＳ３）。即ち、垂直同期信
号Ｖ及び水平同期信号Ｈについては信号の立下がりのタ
イミングが基準となり、クロック信号としては０３Ｃ９
の出力が使用される。次にＣＰＵ２は／ヘスライン２３
を介してラッチ１３にブランキングパラメータ“８゛°
をセットする（ステップＳ４）。これは第２図（ｂ）の
信号Ｈの立」ニリから６４ドツト分を無視する８バイト
分のカウントデータである。ＣＰＵ２は初期設定を終え
ると信号Ｖの検出に入り、信号Ｖがシュミットインバー
タ１５及び信号縄文１を介してＣＰＵ２に入力されると
第１ＣＲＴ画面との垂直同期がとれる（ステップＳ５）
。次にシュミットインバータ１６及び信号縁立２を介し
て信号Ｈの検出を行い（ステップＳ６）、さらにその信
号Ｈの発生回数をカウントする（ステップＳ７）。やが
て信号Ｈを４２個カウントすると信号縁立３のレベルを
ＯにしてＦＦ１４をクリアする（ステップ５１０）。同
時に信号Ｈはカウンタ１２にラッチ１３の内容（実施例
の場合最初は８）をロードし、８進カウンタ１１をリセ
ットする。

更にＣＰＵ２は信号縁立３のレベルを１に戻しくステッ
プ５ｌｌ）、信号縄文４のレベルが１（ＦＦ１４セツト
）になるのを待つ（ステップ５１２）。

一方、ハードウェア上ではデータ取込動作が開始され、
３進カウンタ１０出力のクロックはシフトレジスタ６〜
８にビデオデータＣ，Ｍ、Ｙをシフトインする。ＣＲＴ
用３原色はＲ，Ｇ、Ｂであるが例えばプリンタ出力のた
めにシュミットインバータ１７〜１９でレベル反転し、
補色のデータＣ，Ｍ、Ｙに変換する。また３進カウンタ
１０１．Ｈ力は８進カウンタ１１により計数され、８個
（ドツト）毎のカウンタ１１出力はカウンタ１２でブラ
ンキングデータの値をカウントダウンする。即ち、最初
はデータの内容”　８　”を８進カウンタ１１出力でカ
ウントダウンしてゆき、該カウンタ１１の９個目の出力
パルスを受けたダウンカウンタ１２のポロー出力がＦＦ
１４をセットし、３進カウンタｌＯ出力によりシフトレ
ジスタ６〜８にシフトインした８ドツト（１バイト）ビ
デオデータが有効である旨をＦＦ４のＱ出力（信号縄文
４）によりＣＰＵ２に検出させる。即ち、ラッチ１３に
セットした値＋＋　８１＋は第２図の信号Ｈの立上りか
ら画面データまでのブランキングドツト数６４ドツト（
１９２−１２８＝６４）を示し、この８バイト目までの
データは取込まないことを示し、ダウンカウンタ１２か
らポローが得られたときの９バイト目からのデータは、
走査線上で取込むべき６４０ドツトのデータの最初の８
ドツト（ｌへイト）であることを示している。またこの
時点でＦＦ１４の出力ＱはＬＯであり、アントゲ−１・
２５の一方の入力を消勢し、シフトレジスタ６〜８に蓄
えられた９バイト目の８ドツトが固定されるよう働く。

ＣＰＵ２は信号縁立４のレベルが１であることを検出す
ると信号＠１３のレベルな０にして８ドツトデータの固
定状態を維持するとともに、ＦＦ１４をリセットする（
ステップ５１３）。そしてビデオメモリ５のアドレスを
アドレス信号線ＡＤＲによって指定し、書込命令（信号
線Ｒ／Ｉｌｌ　）によりデータＣ，Ｍ、Ｙを書込む（ス
テップ５１４）。

以上は、一画面データの走査線４００本のうちの１つ目
の信号Ｈ（走査線）の初めのデータ１バイト（８ドツト
）の取込みについて説明したものであり、第１ＣＲＴ画
面」二でのデータ対応箇所は第５図のｄｌで示されてい
る。もしステップＳ１５の判別で信号Ｈのカウントが４
００まで達していないときはステップＳｌｌに戻り、信
号縁立３のレベルを１にして次の走査線上のデータ取込
に入る。同様にして、次の信号Ｈにより前述した如くカ
ウンタ１２には前記同様の数値”　８　”がセットされ
、カウンタ１１から９回目の出力が出るとカウンタ１２
からポローが出力し、ＦＦ１４がセットされる。これに
より信号縁立４のレベルが１となり、データを取込む第
２番目の走査線上の９バイト目の８ドツト（１バイト）
がシフトレジスタ６〜８にセットされ、これが検知され
るとＣＰＵ２はビデオメモリ５のメモリアドレスを＋１
してデータＣ，Ｍ、Ｙを書込む（ステップＳ１２〜Ｓ　
１４）。このデータは第５図のｄ２に示すものである。

同様にして更にこれを繰り返し、画面データの第４００
Ｈ（走査線）まで進むと１画面の横方向６４０ドツトに
対して８ドツト分だけの縦方向データが格納されたこと
になる。こうしてステップ３１５で４００８　（最初の
４２Ｈは含まない）まで終了したと判別した場合はステ
ップ３１６でブランキングデータに＋１し、ステップＳ
１７でその値が°“８９”（初めのブランキング数８＋
データ８０バイト（６４０ドツト分）＋１）か否かを判
断する。”　８９　”でなければステップＳ４に戻り、
次の列のデータ取込みに入る。即ち、最初のブランキン
グデータは°“８′′であり、横６４０ドツト中の第１
バイト目のデータ取込みは終了しているのであるから、
今度は今までのブランキングデータに＋１したものを新
しいブランキングデータとしてラッチ１３にセットし、
信号Ｈの立」ユリから横方向９バイト目までを無視し、
第５図の第１Ｏバイト目のデータｄ３から縦方向に４０
０Ｈ分を取込むものである。また以上の繰り返しにより
ＣＲＴ画面データの全体、即ち横８０バイト×縦４００
Ｈのデータ取込が終了すると、第４図ステップＳ１７の
判別が８９となり、データ取込処理を終了する。例えば
この間の時間は信号Ｖが８０回繰り返されたことになり
、約１．５秒程度と実用的な時間である。

また、ステップＳ２の判別でスイッチ３１の出力が０な
らばステップ３２０以下の第２ＣＲＴのデータ取込処理
に進む。この場合、ＣＰＵ２は信号線ｏｕｔｌを介して
信号レベルｌを送り、スイッチ回路３３〜３５を第２Ｃ
ＲＴのモードに合せる（ステップ５２０）。即ち、垂直
同期信号■及び水平同期信号Ｈについては信号の立上が
りのタイミングが基準となり、クロック信号としては０
８Ｃ３Ｂの出力が使用される。次にＣＰＵ２はパスライ
ン２３を介してラッチ１３にブランキングパラメータ゛
９′”をセットする（ステップ５２１）。これは第３図
（ｂ）の信号Ｈの立下りから７２ドツト分を無視する９
バイト分のカウントデータである。ＣＰＵ２は初期設定
を終えると前述と同様にして信号Ｖの検出に入り、信号
■がシュミットインバータ１５及び信号縁立１を介して
ＣＰＵ２に入力されると第２ＣＲＴ画面との垂直同期が
とれる（ステップＳ５′）。以下、第４図について前述
した処理と同一の処理ブロックには「′」付きの同一番
号を附して説明を省略する。

ステップＳ２２では信号Ｈの発生回数をカウントし、信
号Ｈを１５個カウントすると信号縁立３のレベルをＯに
してＦＦ１４をクリアする（ステップＳ　１０　”）。

ステップＳ２３では走査線２４６木につき同様の処理を
繰り返す。こうして得られた第２ＣＲＴ画面」二での第
１列目のデータ対応箇所は第６図のｄｌ　′、ｄ２’・
・・で示されている。

またステップＳ２４ではブランキングデータが１０４”
（初めのブランキング数９＋データ９４バイ）（７５２
ドツト分）＋１）か否かを判断する。°“１０４”でな
ければステップＳ２１に戻り、次列のデータ取込みに入
る。即ち、最初のブランキングデータは９″であり、横
７５２ドツト中の第１バイト目のデータ取込みは終了し
ているのであるから、今度は今までのブランキングデー
タに＋１したものを新しいブランキングデータとしてラ
ンチ１３にセットし、信号Ｈの立下りから横方向１０バ
イト目までを無視し、第６図の第１１バイト目のデータ
ｄ３’から縦方向に２４６Ｈ分を取込むものである。ま
た、以上の繰り返しによりＣＲＴ画面データの全体、即
ち横９４バイト×縦２４６Ｈのデータ取込が終了すると
、第４図ステップＳ２４の判別が１０４になり、データ
取込処理を終了する。この間の時間はやはり約１．５秒
程度と実用的な時間である。

尚、上述した説明ではスイッチ３１入力に従ってでＣＲ
Ｔの接続モードを切替えていたが、その代りに第１図の
ＰｉＦを介して外部接続装置等から切替コマンドを受は
取り、これをＣＰＵ２で解読して処理実行してもよい。

［効果］以上述べた如く本発明によれば、簡単な構成で多様な表
示方式、仕様のビデオデータを実用的時間（約１．５〜
３秒）で取込め、その後はビデオ情　ｎ報を変更しても記録紙に印字させることでこの情報は再
現させることが可能であり、従来の様にユーザがプリン
タ印字終了まで数分間もビデオ情報を変えずに待たなけ
ればならないという非能率的な状態を大幅に改善でき、
操作性が向上する。

また本発明によれば、どのような走査表示装置とプリン
タでも用意に切替接続できるので経済的である。

【図面の簡単な説明】

第１図は本発明の実施例のビデオデータ取込装置のブロ
ック構成図、第２図（ａ）、（ｂ）は第１ＣＲＴの表示タイミングチ
ャート、第３図（＆）、（ｂ）は第２ＣＲＴ（７）表示タイミン
グチャート、ｔり第４図は実施例のビデオデータ取込制御手順を示すフロ
ーチャート、第５図は第１ＣＲＴの表示方式とデータ取込との関係を
示す図、第６図は第２ＣＲＴの表示方式とデータ取込との関係を
示す図である。ここで、１・・・ビデオスタートスイッチ（ｖＳＷ）、
２・・・セントラルプロセツシングユニット（ＣＰＵ）
、３・・・ＲＯＭ、４・・・ＲＡＭ、５・・・ビデオメ
モリ、６〜８・・・シフトレジスタ（ＳＲ）、９．３６
・・・パルス発振器（ｏｓｃ）、ｔｏ・・・３進カウン
タ、１１・・・８進カウンタ、１２・・・ブランキング
（ダウン）カウンタ、１３・・・ラッチ（ＬＣＨ）、１
４・・・フリップフロップ（ＦＦ）、１５〜１９・・・
シュミットインバータ、２０〜２２・・・３ステートゲ
ートバツフア、２３・・・入出力バス、２５・・・アン
ドゲート、３１・・・切替スイッチ（ＳＷｌ）、３２・
・・ペリフェラルインタフェース（ＰｉＦ）、３３〜３
５・・・スイッチ回路である。特許出願人　　キャノン株式会社第５図第６図ｄ’ｒ７５２ドクＵ

Claims

【特許請求の範囲】

（１）走査画像信号を入力保持するビデオデータ取込装
置において、異る仕様の走査画像信号を切替えて入力す
る画像信号切替手段と、前記走査画像信号のうち主走査
方向所定位置のビデオデータを入力保持する主走査入力
手段と、該主走査方向の入力を副走査方向に繰返し実行
する副走査入力手段と、副走査終了後に前記主走査方向
所定位置を更新する主走査更新手段と、前記入力保持し
た画像を記憶するビデオメモリを備えることを特徴とす
るビデオデータ取込装置。
（２）主走査入力手段は主走査当りバイトの倍数のビデ
オデータを入力保持することを特徴とする特許請求の範
囲第１項記載のビデオデータ取込装置。