JPH02131685A - ハードコピー方式 - Google Patents

ハードコピー方式

Info

Publication number
JPH02131685A
JPH02131685A JP1232940A JP23294089A JPH02131685A JP H02131685 A JPH02131685 A JP H02131685A JP 1232940 A JP1232940 A JP 1232940A JP 23294089 A JP23294089 A JP 23294089A JP H02131685 A JPH02131685 A JP H02131685A
Authority
JP
Japan
Prior art keywords
field
hard copy
memories
memory
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1232940A
Other languages
English (en)
Inventor
Juko Sugaya
寿鴻 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1232940A priority Critical patent/JPH02131685A/ja
Publication of JPH02131685A publication Critical patent/JPH02131685A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はハードコピー方式に係り、特に簡単な装置で高
解像力の画面を短時間で記憶できるようにしたハードコ
ピー方式に関する。
CATVなどによる静止画放送の機運が高まるに従い、
CRTモニタに表示された画像のコピーが要求され始め
た。モニタのハードコピー装置としては、従来からCR
Tやレーザを使用したものが知られている。周知の如く
、標準的なCRTモ二夕は1秒当り30枚の画面を2:
1のインターレース動作で表示し、フリツカレスの画面
を提示してる。しかし、ハードコピー装置は記録紙の感
度と走査機構の速度の問題からリアルタイム記録をさけ
、通常低速で動作させている。
ハードコピー装置を低速で駆動させるためには、系にビ
デオ信号の速度変換機能を持たせる必要がある。その方
法として、■伝送されたビデオ信号、1フレーム分を磁
気シート・メモリ、蓄積管メモリ、ICメモリ等に蓄え
、ノ\−ドコビー装置の速度に合せて読出す方法、■1
フィールド期間に各水平走査線の1点ずつをサンプリン
グし、ノ1−ドコビー装置の1ラインとする。すなわち
、通常、モニタでは横方向に走査することにより画面を
構成しているが、モニタで見てこれを直交する方向(又
は縦方向)に走査し、これがノ一一ドコビーの走査方向
となる様なサンプリングを施す方法の2通りがある。
■は1画面分の容量のメモリさえ用意すれば、コピーを
とる時刻や記録に要する時間などが原信号と無関係に設
定できかつ何枚でも連続してコピーのとれるメリットが
ある。しかし、この方法は1画面分を蓄えるメモリを必
要とするため、メモリの装置に占める割合が大きく、装
菫の大幅なコストアップを招き、一般に使用できるもの
ではない。
他方■は外部に特にメモリを要しない代りに、1フィー
ルド毎に1走査線しか得られないため、記録時間が長く
かかり、しかもフィールド毎のサンプリングであるから
、モニタ上の画面と比べると半分の情報量しか表現でき
ない。
この様子をわかり易く説明するために、第1図に示す様
にモニタに表示される画面を8×10の画素として考え
てみる。インターレス2:1であるから、ビデオ信号は の様に1フレームが構成されている。このビデオ信号を
ハードコピー用に変換すると第2図の様になる。この図
からもわかる様に表示できる情報はもとの情報の1/2
で、表示に要する時間は水平画素数フィールド周波数と
なる。通常のTVの場合、垂直走査数525本、有効走
査数は約483本である。アスペクトレシオは3:4(
垂直方向と水平方向の画面の長さ)である。従って、有
効水平画素は483x4/3−644 (=650)フ
ィールド周波数を60Hzとすれば、ハードコピーに表
示する時間は約11秒(6 5 0/6 0)となる。
一方、高精細画像で走査数1000本系であれば垂直、
水平共に画素数は、TVの場合の2倍(全画素でみると
4倍)となる。従って、この画像を表示する時間は、T
Vの場合の約2倍、約22秒近くかかることになる。
以上の様に■の方法は特に外部にメモリを持つ必要がな
い代りに記録時間がながくかかり、しかもモニタに比べ
て低解像力という欠点がある。
本発明は■の利点を生かしながら、■の欠点を少量のメ
モリを使用することにより補い、高解像力な画面を短時
間で記憶できるハードコピー方式を提供することを目的
とする。
■の欠点であった走査方向の密度の低下はインターレー
ス信号をそのまま扱っていたことによる。
すなわち、フレーム信号に対して、垂直方向にサンプリ
ングすべきをフィールド信号に対して行っているために
生ずる。そこで、先行するフィールドを1フィールド遅
らせて垂直方向のサンプリングを施せば、ハードコピー
における走査方向の抜けを防止できる。
このとき1秒当りの送像数は60枚から30枚になり、
1枚の画面を構成するためには、従来の2倍の時間を必
要とする。そこで、この発明では2対のメモリを用意し
、原信号の書込みと読出しとを交互に行うと記録時間を
短縮することができる。以下実施例をもって詳しく説明
する。
TV系のビデオ信号は 水平走査時間    63.556μs(HD)有効水
平走査時間  52.75μs 走査線数      525本 有効走査線数    483本 フレーム時間    H DX 525     33
.37++Sフィールド時間  H DX l/2 X
525   18.88ISで表わされるものとする。
ただし、水平方向の有効画素は644とする。ビデオ・
ハードコピー装置は、TV系の1フィールドに2走査を
行う。このとき1画面を構成するに要する時間は約5.
37秒である。必要とするラインメモリは4本×2で計
8本、1本当り482by t eで構成されている。
水平方向のサンプリング間隔は52.75μS/6 4
 4 (81.9n S )で4個を1単位として、フ
ィールド毎に移動する。第3図に本発明の概略を示す。
まず、入力されたビデオ信号A/D変換回路(1)とS
YNC分離回路(2)に送られる。SYNC分離回路(
2)は内部、外部周期を受けつける。タイミング回路(
3)はSYNC分離回路(2)からの信号を受け、ハー
ドコピー装置(4)のコピースタート信号をもらってA
/D変換回路(l)、スイッチ回路(5) (8)、メ
モリ制御回路(7)〜(10)に必要な信号及びハード
コピー装置制御信号を発生する。
使用するA/D変換回路(1)は8ビット構成で変換時
間81.9n S以下で動作するものであれば良い。
第4図にビデオ信号とサンプリングパルスの関係を示す
コピースタート信号がタイミング回路(3)に入ると、
必要な信号が各回路に送られる。まず、第1フィールド
で、サンプリングパルスがA/D変換回路(1)に送ら
れると時間遅れを生じてサンプリング(4画素)データ
がスイッチ回路(5)に送られる。スイッチ回路(5)
を通9たサンプリングパルスにより得られるデータは(
4画素)はメモリ制御回路(7〉を通って、メモリ(l
la)のし1〜L4に順次記憶される。つまりサンプリ
ングパルスの間隔は81.9n SでH走査方向の4画
素が1単位となって、L  −L4に1画素づつ記憶さ
れる。
l これが1水平走査毎に行われ、このようにして1フィー
ルド間の有効走査線数は483/2 (241.5本)
であるが、0.5本分を切りすてて、241本分記録す
る。このとき、第1フィールドはV  信号BLK の立上りと、H  信号の立上りが一致するフイBLK ールドとする。
そうすると第1フィールドではメモリ(11a)のL1
〜L4にメモリ容量の半分の241個のデータが各々に
記憶されることになる。これにより、まずフレーム信号
に対する垂直方向にサンプリングされたフィールド信号
が記録される。続いて、第2フィールドでは、第1フィ
ールドで抜けた状態になっている走査すなわち、■  
信号の立上BLK りとH  信号の立上りが一致しないフィールドBLK の走査画信号が第4図のように、第1フィールドと同様
のタイミングでサンプリングされ、メモリし1〜L4の
残りの半分に記憶される。この2フィールドによって、
メモリL t ”− L 4は各々482画素分蓄積し
、ハードコピーの第1のライン〜第4ライン分の画像が
記憶されたことになる。
続<第3、4フィールド(第2フレームの第1フィール
ド、第2フィールドに対応する)ではスイッチ回路(5
)が下側となり、上述と同様にメモリ(flb)に画像
が記憶され、ハードコピーの第5ライン〜第8ライン分
の画像が記憶されたことになる。
このとき、メモリ(lla)は第3フィールドの間にL
1,L2が読出され、スイッチ回路(6)を通ってD/
A変換回路(l2)に送られ、ここで、アナログ信号に
変換されてハードコピー装置本体(l4)に送られる。
このとき、L  ,L  の読出しは前記l2 の第1フィールド、第2フィールドで記憶した画素を順
次に読出すことにより連続した画像を形成することがで
きる。(歯抜けのない画像)。尚、メモリのデータはサ
ンプリングされた順に記憶し、読み出し時に1ライン分
の順序をコントロールする方法であっても又、メモリへ
の記憶時にデータを1つおきに記憶し、読み出しは、1
ライン分をそのまま読み出す方法であってもよい。いず
れにしろ、読み出された画像は連続した歯抜けのないも
のとなる。更に第4フィールドの期間中、メモリ(ll
a)のL  ,L  が同様に読出される。メモりの読
出しスピードは、ハードコピー装置の有効走査率を60
%とすると、16.88 m S X 0.8 / 2
/ 4 g 2 = (lo.38u S ) − (
96.3KHz)となる。
第2フレームで、メモリ(lla)が読出され、メモリ
(llb)の書込みが完了すると、第3フレームでは同
様にメモリ(lla)が書込まれ、メモリ(llb)の
内容が読出される。この様にして、1画面を形成するに
は161フレーム同様のことが行われる。
これに要する時間は1 6 1 X 33.36 m 
S = (547秒)となり、ハードコピーは、約5.
37秒で得られることになる。
次に、低速で動作するA/D変換回路(1)の一実施例
を第5図に、またタイミングチャートを第6図に示す。
回路は4つのサンプルホールド回路(20−1)− (
20−4)と、スイッチ回路(2l)、A/D変換器(
22)及び制御回路(23)から成る。制御回路(23
)は、第3図のサンプリングパルス及び周期信号を受け
て第6図に示すサンプルホールドパルス、スイッチパル
ス、A/D変換パルスを発生する。
サンプリングパルスは先にも述べた様にll1.9n 
Sのくり返しパルス4個から成っている。このパルスの
立下りを使って第6図の様なサンプルホールトパルスS
&H    を作り、各々サンプルホー1〜4 ルド回路(20−1)〜(20−4)に与える。くり返
しはH  期間すなわち、63.556μsであれう。
このBLK 様にすると、A/D変換すべきデータはHD期間に4個
となり、その変換速度は81.9n S−15.89μ
sの任意の時間となり変換スピードを大幅に下げること
ができる。
ここでは変換パルスの周期を15/89μsにとった。
各々サンプルホールド回路でサンプルホールドされた信
号はスイッチ回路(21)を通り、シリアル信号に変換
され、A/D変換器(22)によりデジタル信号に変換
され、ICメモリに記憶される。
以上説明したように、本発明によれば、わずかなメモリ
を用いることにより、従来の欠点であった解像力がモニ
タの画面に比べて半分となってしまうことや、記憶速度
が遅いことなどが改善できる。
【図面の簡単な説明】
第1図及び第2図は従来の方式を説明するための図、第
3図は本発明の一実施例を示す図、第4図は本発明装置
の動作を説明するための図、第5図は第3図中のA/D
変換回路の一具体例を示す図、第6図は第5図に示した
回路の動作を説明するための図である。 (1) ・A / D変換回路、(2)・ SYNC分
離回路、(3)・・・タイミング回路、(4)・・・ハ
ードコピー装置本体、(5) . (8)・・・スイッ
チ回路、(7)〜(1o)・・・メモリ制御回路、(l
la),(llb)−・・メモリ、(l2)・・・D/
A変換回路。

Claims (2)

    【特許請求の範囲】
  1. (1)ビデオ信号を走査方向にサンプリングして得られ
    るサンプリングデータを一定時間毎に交互に第1及び第
    2のメモリに記憶し、この第1及び第2のメモリに記憶
    されたデータを一定時間毎に交互に読み出し、読み出さ
    れたデータをもとにハードコピーを得るハードコピー方
    式において、前記第1及び第2のメモリの容量を、各々
    少なくともハードコピーのn本分の走査線を記憶し得る
    よう設定され、かつ第1及び第2のメモリのデータの記
    憶順序及びデータの読み出し順序を前記ビデオ信号の走
    査方向と垂直な方向に順にハードコピー化が行われて出
    力されるよう設定されてなることを特徴とするハードコ
    ピー方式。
  2. (2)第1及び第2のメモリは、各々ビデオ信号の1フ
    レーム間にハードコピーが走査する本線分のラインメモ
    リからなり、各ラインメモリの容量はビデオ信号の有効
    走査線数に等しいことを特徴とする特許請求の範囲第1
    項記載のハードコピー方式。
JP1232940A 1989-09-11 1989-09-11 ハードコピー方式 Pending JPH02131685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1232940A JPH02131685A (ja) 1989-09-11 1989-09-11 ハードコピー方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1232940A JPH02131685A (ja) 1989-09-11 1989-09-11 ハードコピー方式

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15374378A Division JPS5580953A (en) 1978-12-14 1978-12-14 Hard copy device

Publications (1)

Publication Number Publication Date
JPH02131685A true JPH02131685A (ja) 1990-05-21

Family

ID=16947234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1232940A Pending JPH02131685A (ja) 1989-09-11 1989-09-11 ハードコピー方式

Country Status (1)

Country Link
JP (1) JPH02131685A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035047A (ja) * 2005-07-28 2007-02-08 Robert Bosch Gmbh アナログ信号のサンプリングにより得られたデータを処理する方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035047A (ja) * 2005-07-28 2007-02-08 Robert Bosch Gmbh アナログ信号のサンプリングにより得られたデータを処理する方法および装置

Similar Documents

Publication Publication Date Title
US4364090A (en) Method for a compatible increase in resolution in television systems
US5119191A (en) Flicker processor for cinema video assist
US4901148A (en) Data processing device
JP2006301667A (ja) マトリクスディスプレイの制御装置
JPH02131685A (ja) ハードコピー方式
JP2602189B2 (ja) 画像表示方法
EP0395429B1 (en) Image display apparatus
JP2548017B2 (ja) 倍速変換装置
JP2548018B2 (ja) 倍速変換装置
JP2916149B2 (ja) 映像信号の縮小表示回路
JPS63257785A (ja) 走査周波数変換方式
JP2653937B2 (ja) 画像処理装置
JPS59126377A (ja) 高速度撮像装置
JPH023357B2 (ja)
JPS61192185A (ja) 2画面テレビ受信機
JPH0713834B2 (ja) 画像情報の処理方法
JPS5911078A (ja) 画像情報処理装置
JPS6116925B2 (ja)
JPH05268539A (ja) 画像表示装置
JPH0362693A (ja) テレビジョン装置
JPS60154782A (ja) 挿入画像信号作成装置
JPS60204087A (ja) 表示パタ−ンの検出装置
JPS6093482A (ja) 表示装置
JPH02162044A (ja) 画像プリンタ
JPS6033790A (ja) 画像メモリ装置