JPH0662280A - 偽輪郭補正回路 - Google Patents
偽輪郭補正回路Info
- Publication number
- JPH0662280A JPH0662280A JP4233076A JP23307692A JPH0662280A JP H0662280 A JPH0662280 A JP H0662280A JP 4233076 A JP4233076 A JP 4233076A JP 23307692 A JP23307692 A JP 23307692A JP H0662280 A JPH0662280 A JP H0662280A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- random number
- adder
- false contour
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 画像的に規則性のない補正出力を生成するこ
とにより、画質劣化の少ない偽輪郭補正を行なうこと。 【構成】 デジタル乱数ｘを出力する乱数発生器１３を
設ける。入力したデジタル映像信号ａの下位ビットｅと
乱数発生器１３のデジタル乱数ｘを判別回路１１に入力
する。判別回路１１は、入力信号の大小判別を行い、１
又は０の補正出力ｙを加算器１２に与える。加算器１２
は映像信号の上位ビットｆに補正出力を加算し、補正信
号ｄを生成する。このようにデジタル映像信号ａの上位
ビットｆに対して下位ビットｅの補正を確率的に行う。
こうすれば画像的に規則性のない偽輪郭の補正を行うこ
とができ、画質の低下を防ぐことができる。
とにより、画質劣化の少ない偽輪郭補正を行なうこと。 【構成】 デジタル乱数ｘを出力する乱数発生器１３を
設ける。入力したデジタル映像信号ａの下位ビットｅと
乱数発生器１３のデジタル乱数ｘを判別回路１１に入力
する。判別回路１１は、入力信号の大小判別を行い、１
又は０の補正出力ｙを加算器１２に与える。加算器１２
は映像信号の上位ビットｆに補正出力を加算し、補正信
号ｄを生成する。このようにデジタル映像信号ａの上位
ビットｆに対して下位ビットｅの補正を確率的に行う。
こうすれば画像的に規則性のない偽輪郭の補正を行うこ
とができ、画質の低下を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタルテレビジョン
受像機における偽輪郭補正回路に関するものである。
受像機における偽輪郭補正回路に関するものである。
【０００２】
【従来の技術】近年、テレビジョン受像機の高画質化や
多機能化にともない、信号処理におけるデジタル化の傾
向が強まっている。信号のデジタル処理の過程で、例え
ばデジタル映像信号の下位ビットの削減を行うと、画像
に偽輪郭が生じる。このような画質の劣化を少なくする
ために偽輪郭補正回路が必要となる。
多機能化にともない、信号処理におけるデジタル化の傾
向が強まっている。信号のデジタル処理の過程で、例え
ばデジタル映像信号の下位ビットの削減を行うと、画像
に偽輪郭が生じる。このような画質の劣化を少なくする
ために偽輪郭補正回路が必要となる。
【０００３】従来の偽輪郭補正回路の一例について説明
する。図２は、従来の偽輪郭補正回路の構成例を示すブ
ロック図である。本図において、入力端１は、アナログ
の輝度信号又は色信号のレベルが量子化され、ｎビット
幅のデジタル映像信号ａが入力される端子である。デジ
タル映像信号ａは、下位ビットｅと上位ビットｆに分か
れ、夫々第１の加算器２と第２の加算器３に入力され
る。遅延器４はクロックｂにより動作する遅延器で、デ
ジタル映像信号ａの下位ビットｅと同じビット幅を持つ
ものである。第１の加算器２は下位ビットｅの同じビッ
ト幅を持つ加算器である。加算器２は、入力端１より与
えられる映像信号の下位ビットｅに遅延器４の出力値ｇ
を加算して、キャリー出力ｃと演算結果ｈを出力するも
のである。ここで加算器２と遅延器４とは、積分器を構
成している。第２の加算器３は、映像信号ａの上位ビッ
トｆとキャリー出力ｃとを加算し、補正信号ｄを出力す
るものである。
する。図２は、従来の偽輪郭補正回路の構成例を示すブ
ロック図である。本図において、入力端１は、アナログ
の輝度信号又は色信号のレベルが量子化され、ｎビット
幅のデジタル映像信号ａが入力される端子である。デジ
タル映像信号ａは、下位ビットｅと上位ビットｆに分か
れ、夫々第１の加算器２と第２の加算器３に入力され
る。遅延器４はクロックｂにより動作する遅延器で、デ
ジタル映像信号ａの下位ビットｅと同じビット幅を持つ
ものである。第１の加算器２は下位ビットｅの同じビッ
ト幅を持つ加算器である。加算器２は、入力端１より与
えられる映像信号の下位ビットｅに遅延器４の出力値ｇ
を加算して、キャリー出力ｃと演算結果ｈを出力するも
のである。ここで加算器２と遅延器４とは、積分器を構
成している。第２の加算器３は、映像信号ａの上位ビッ
トｆとキャリー出力ｃとを加算し、補正信号ｄを出力す
るものである。
【０００４】このように構成された偽輪郭補正回路の動
作の説明をする。まず、デジタル映像信号ａのうち下位
ビットｅは第１の加算器２に入力される。加算器２は遅
延器４に記憶されている値を出力値ｇとして取り出し、
この信号に下位ビットｅの信号を加算する。そして加算
器２の演算結果ｈを再びクロックｂにより遅延器４に格
納する。このような積分動作を順次続けていくと、加算
器２はオーバーフローを起こし、キャリー出力ｃとして
「１」を出力する。そして、このキャリー出力ｃは、加
算器３の補正値として入力される。加算器３ではデジタ
ル映像信号ａの上位ビットｆに対してキャリー出力
「１」が加算され、補正が行われる。このようにすると
例えば輝度が徐々に変化する映像の場合、下位ビットの
切り捨て又は切り上げ等の処理により、輝度レベルの量
子化される位置が画面上で固定されず、不自然な輪郭
線、即ち偽輪郭が少なくなる。
作の説明をする。まず、デジタル映像信号ａのうち下位
ビットｅは第１の加算器２に入力される。加算器２は遅
延器４に記憶されている値を出力値ｇとして取り出し、
この信号に下位ビットｅの信号を加算する。そして加算
器２の演算結果ｈを再びクロックｂにより遅延器４に格
納する。このような積分動作を順次続けていくと、加算
器２はオーバーフローを起こし、キャリー出力ｃとして
「１」を出力する。そして、このキャリー出力ｃは、加
算器３の補正値として入力される。加算器３ではデジタ
ル映像信号ａの上位ビットｆに対してキャリー出力
「１」が加算され、補正が行われる。このようにすると
例えば輝度が徐々に変化する映像の場合、下位ビットの
切り捨て又は切り上げ等の処理により、輝度レベルの量
子化される位置が画面上で固定されず、不自然な輪郭
線、即ち偽輪郭が少なくなる。
【０００５】
【発明が解決しようとする課題】しかしながらこのよう
な構成で、例えばデジタル映像信号の輝度レベルが変化
さず固定値をとる場合を考える。この場合には映像信号
の下位ビットｅを２ビットとして、例えば「０１」とし
た場合、加算器３のキャリー出力ｃは常に４クロック毎
に「１」を出力する。この信号が上位ビットｆに加算さ
れる。従ってこのキャリー出力ｃで偽輪郭を補正した映
像には、縦縞または斜め縞が現れ、画質が低下するとい
う問題が生じていた。
な構成で、例えばデジタル映像信号の輝度レベルが変化
さず固定値をとる場合を考える。この場合には映像信号
の下位ビットｅを２ビットとして、例えば「０１」とし
た場合、加算器３のキャリー出力ｃは常に４クロック毎
に「１」を出力する。この信号が上位ビットｆに加算さ
れる。従ってこのキャリー出力ｃで偽輪郭を補正した映
像には、縦縞または斜め縞が現れ、画質が低下するとい
う問題が生じていた。
【０００６】本発明はこのような問題点に鑑みてなされ
たものであって、画像上に規則性のない補正を行うこと
により、画質の偽輪郭を顕在化させない偽輪郭補正回路
を提供することを目的とする。
たものであって、画像上に規則性のない補正を行うこと
により、画質の偽輪郭を顕在化させない偽輪郭補正回路
を提供することを目的とする。
【０００７】
【課題を解決するため手段】本発明は映像信号のデジタ
ル処理化に伴って生じる画像の偽輪郭を少なくする偽輪
郭補正回路であって、デジタル乱数を出力する乱数発生
器と、入力されたデジタル映像信号の下位ビットと前記
乱数発生器の出力を入力し、両者の大小判別を行い、ビ
ット１又は０を出力する判別回路と、入力されたデジタ
ル映像信号の上位ビットと前記判別回路の出力とを加算
して補正信号を出力する加算器とを、具備することを特
徴とするものである。
ル処理化に伴って生じる画像の偽輪郭を少なくする偽輪
郭補正回路であって、デジタル乱数を出力する乱数発生
器と、入力されたデジタル映像信号の下位ビットと前記
乱数発生器の出力を入力し、両者の大小判別を行い、ビ
ット１又は０を出力する判別回路と、入力されたデジタ
ル映像信号の上位ビットと前記判別回路の出力とを加算
して補正信号を出力する加算器とを、具備することを特
徴とするものである。
【０００８】
【作用】このような特徴を有する本発明によれば、デジ
タル映像信号の下位ビットと、乱数発生器の出力とを判
別回路に入力し、両者の大小を判別して、映像信号の上
位ビットに対して、下位ビットの値を不規則に加算して
補正を行なっている。こうすると画像的に相関性のない
補正が行え、画質の低下を防ぐことができる。
タル映像信号の下位ビットと、乱数発生器の出力とを判
別回路に入力し、両者の大小を判別して、映像信号の上
位ビットに対して、下位ビットの値を不規則に加算して
補正を行なっている。こうすると画像的に相関性のない
補正が行え、画質の低下を防ぐことができる。
【０００９】
【実施例】本発明の一実施例について図１を用いて説明
する。図１は本発明の一実施例における偽輪郭補正回路
の構成を示すブロック図である。本図において、入力端
１０は、アナログ映像信号の輝度信号又は色信号のレベ
ルを量子化し、ｎビット幅のデジタル映像信号ａを入力
する端子である。デジタル映像信号ａは、下位ビットｅ
と上位ビットｆに分かれ、判別回路１１と加算器１２に
夫々入力される。
する。図１は本発明の一実施例における偽輪郭補正回路
の構成を示すブロック図である。本図において、入力端
１０は、アナログ映像信号の輝度信号又は色信号のレベ
ルを量子化し、ｎビット幅のデジタル映像信号ａを入力
する端子である。デジタル映像信号ａは、下位ビットｅ
と上位ビットｆに分かれ、判別回路１１と加算器１２に
夫々入力される。
【００１０】乱数発生器１３は、デジタル映像信号ａの
下位ビットｅと同じビット幅を持つデジタル乱数ｘを出
力する発生器である。判別回路１１は、入力したデジタ
ル映像信号ａの下位ビットｅを抽出して入力し、乱数発
生器１３の出力するデジタル乱数ｘを入力し、両者の大
小判別を行う回路である。即ち判別回路１１は、その大
小関係により、「１」又は「０」を補正出力ｙとして出
力する。加算器１２はデジタル映像信号ａの上位ビット
ｆと同じビット幅を持つ加算器で、上位ビットｆと判別
回路１１の補正出力ｙを加算し、補正信号ｄを出力する
ものである。
下位ビットｅと同じビット幅を持つデジタル乱数ｘを出
力する発生器である。判別回路１１は、入力したデジタ
ル映像信号ａの下位ビットｅを抽出して入力し、乱数発
生器１３の出力するデジタル乱数ｘを入力し、両者の大
小判別を行う回路である。即ち判別回路１１は、その大
小関係により、「１」又は「０」を補正出力ｙとして出
力する。加算器１２はデジタル映像信号ａの上位ビット
ｆと同じビット幅を持つ加算器で、上位ビットｆと判別
回路１１の補正出力ｙを加算し、補正信号ｄを出力する
ものである。
【００１１】このように構成された偽輪郭補正回路の動
作について説明する。デジタル映像信号ａの下位ビット
ｅと、乱数発生器１３の出力するデジタル乱数ｘとを判
別回路１１に入力する。そして判別回路１１は両者の大
小判別を行い、規則性のない補正出力ｙを加算器１２に
与える。この場合補正出力ｙは、下位ビットｅの値に対
して確率的な出力となる。次に加算器１２はデジタル映
像信号ａの上位ビットｆに補正出力ｙを加算する。この
ようにすると、判別回路１１に入力する下位ビットｅ
と、補正出力ｙとの間の統計的性質は、乱数発生器１３
の精度内において無相関となる。この補正信号ｄで映像
を表示画面に出力すると、周期性の偏りを持った偽輪郭
の画像は表示されない。
作について説明する。デジタル映像信号ａの下位ビット
ｅと、乱数発生器１３の出力するデジタル乱数ｘとを判
別回路１１に入力する。そして判別回路１１は両者の大
小判別を行い、規則性のない補正出力ｙを加算器１２に
与える。この場合補正出力ｙは、下位ビットｅの値に対
して確率的な出力となる。次に加算器１２はデジタル映
像信号ａの上位ビットｆに補正出力ｙを加算する。この
ようにすると、判別回路１１に入力する下位ビットｅ
と、補正出力ｙとの間の統計的性質は、乱数発生器１３
の精度内において無相関となる。この補正信号ｄで映像
を表示画面に出力すると、周期性の偏りを持った偽輪郭
の画像は表示されない。
【００１２】このように本実施例によれば、画像的に相
関性のない補正を行うことにより、輝度又は色相の変化
の少ない画像を量子化するとき、その量子化の画面上で
の位置が前後左右に分散し、不自然な偽輪郭が少なくな
る。このため量子化レベルの少ない量子化の場合、画質
の低下を防止できるデジタル映像信号が得られる。
関性のない補正を行うことにより、輝度又は色相の変化
の少ない画像を量子化するとき、その量子化の画面上で
の位置が前後左右に分散し、不自然な偽輪郭が少なくな
る。このため量子化レベルの少ない量子化の場合、画質
の低下を防止できるデジタル映像信号が得られる。
【００１３】
【発明の効果】以上のように本発明によれば、デジタル
映像信号の下位ビットと、乱数発生器の出力とを判別回
路に入力し、両者の大小を判別して、映像信号の上位ビ
ットに対して、下位ビットの確率的な補正を行うことに
より、画像的に相関性のない補正が行える。従って不自
然な偽輪郭がなくなり、画質の低下を防ぐことが可能と
なる。
映像信号の下位ビットと、乱数発生器の出力とを判別回
路に入力し、両者の大小を判別して、映像信号の上位ビ
ットに対して、下位ビットの確率的な補正を行うことに
より、画像的に相関性のない補正が行える。従って不自
然な偽輪郭がなくなり、画質の低下を防ぐことが可能と
なる。
【図１】本発明の一実施例における偽輪郭補正回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】従来の偽輪郭補正回路の構成例を示すブロック
図である。
図である。
１１ 判別回路 １２ 加算器 １３ 乱数発生器
Claims (1)
- 【請求項１】 映像信号のデジタル処理化に伴って生じ
る画像の偽輪郭を少なくする偽輪郭補正回路であって、 デジタル乱数を出力する乱数発生器と、 入力されたデジタル映像信号の下位ビットと前記乱数発
生器の出力を入力し、両者の大小判別を行い、ビット１
又は０を出力する判別回路と、 入力されたデジタル映像信号の上位ビットと前記判別回
路の出力とを加算して補正信号を出力する加算器とを、
具備することを特徴とする偽輪郭補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233076A JPH0662280A (ja) | 1992-08-06 | 1992-08-06 | 偽輪郭補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233076A JPH0662280A (ja) | 1992-08-06 | 1992-08-06 | 偽輪郭補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662280A true JPH0662280A (ja) | 1994-03-04 |
Family
ID=16949429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233076A Pending JPH0662280A (ja) | 1992-08-06 | 1992-08-06 | 偽輪郭補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662280A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661469B1 (en) | 1998-04-17 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | False contour correcting apparatus and method |
| US8873877B2 (en) | 2011-11-01 | 2014-10-28 | Dolby Laboratories Licensing Corporation | Adaptive false contouring prevention in layered coding of images with extended dynamic range |
| WO2018104993A1 (ja) * | 2016-12-05 | 2018-06-14 | Eizo株式会社 | 情報処理装置及びプログラム |
-
1992
- 1992-08-06 JP JP4233076A patent/JPH0662280A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661469B1 (en) | 1998-04-17 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | False contour correcting apparatus and method |
| US7209182B2 (en) | 1998-04-17 | 2007-04-24 | Matsushita Electric Industrial Co., Ltd. | False contour correcting apparatus and method |
| US8873877B2 (en) | 2011-11-01 | 2014-10-28 | Dolby Laboratories Licensing Corporation | Adaptive false contouring prevention in layered coding of images with extended dynamic range |
| WO2018104993A1 (ja) * | 2016-12-05 | 2018-06-14 | Eizo株式会社 | 情報処理装置及びプログラム |
| KR20190078652A (ko) * | 2016-12-05 | 2019-07-04 | 에이조 가부시키가이샤 | 정보 처리 장치 및 프로그램 |
| US10733964B2 (en) | 2016-12-05 | 2020-08-04 | Eizo Corporation | Information processing apparatus and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1072153B1 (en) | False contour correcting apparatus and method | |
| US20060197993A1 (en) | Image processing apparatus, image processing method, image display apparatus, and image display method | |
| KR100385404B1 (ko) | 영상신호처리회로 | |
| US6768514B1 (en) | Image processing apparatus and image processing method | |
| US6801925B2 (en) | Bit reduction using dither, rounding and error feedback | |
| EP1575264A1 (en) | Image processing apparatus and image processing method | |
| JPH06325170A (ja) | 画像処理装置 | |
| JPH0662280A (ja) | 偽輪郭補正回路 | |
| EP0575995A2 (en) | Noise reduction apparatus | |
| US5506698A (en) | Image reproducing apparatus and process wherein minimized average error technique is used for each of fractions of original pel intensity value | |
| US5719793A (en) | Recursive noise reduction device having improved adaptability with respect to input image data | |
| EP0604759B1 (en) | Method of and apparatus for processing digital image data | |
| JP2506205B2 (ja) | 黒レベル補正装置 | |
| JP3735875B2 (ja) | 量子化装置および量子化方法 | |
| JP4301627B2 (ja) | 偽輪郭補正装置および方法 | |
| JP3222585B2 (ja) | 中間調二値データ発生回路 | |
| JP4548060B2 (ja) | 誤差拡散処理回路 | |
| JPH0563984A (ja) | 中間調二値データ発生回路 | |
| JP2723856B2 (ja) | のこぎり波信号データ生成回路 | |
| US5943439A (en) | Method and apparatus for generating an image areas using halftone processing, binary contouring, and dithering conversion techniques | |
| JPH0654173A (ja) | 画像処理装置 | |
| JPH06225179A (ja) | 画像信号用量子化器 | |
| JPH0563983A (ja) | 中間調二値データ発生回路 | |
| JPH0130348B2 (ja) | ||
| JPS5848571A (ja) | 画信号補正方式 |