KR20190078652A - 정보 처리 장치 및 프로그램 - Google Patents

정보 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20190078652A
KR20190078652A KR1020197017499A KR20197017499A KR20190078652A KR 20190078652 A KR20190078652 A KR 20190078652A KR 1020197017499 A KR1020197017499 A KR 1020197017499A KR 20197017499 A KR20197017499 A KR 20197017499A KR 20190078652 A KR20190078652 A KR 20190078652A
Authority
KR
South Korea
Prior art keywords
random number
value
bit
number sequence
threshold value
Prior art date
Application number
KR1020197017499A
Other languages
English (en)
Other versions
KR102137113B1 (ko
Inventor
마모루 오가키
히로키 마츠자키
레오 아오키
타카시 나카마에
마사후미 히가시
케이타 하시
타쿠야 마츠다
Original Assignee
에이조 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이조 가부시키가이샤 filed Critical 에이조 가부시키가이샤
Publication of KR20190078652A publication Critical patent/KR20190078652A/ko
Application granted granted Critical
Publication of KR102137113B1 publication Critical patent/KR102137113B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/391Resolution modifying circuits, e.g. variable screen formats
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/18Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428Gradation resolution change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

반짝임을 저감하면서 표현 가능한 계조를 의사적으로 향상시키는 것이 가능한 정보 처리 장치 및 프로그램을 제공한다.
본 발명에 의하면, 난수열을 생성하는 난수 생성부와, 입력 화상 데이터를 구성하는 임의의 수의 상위 비트 및 하위 비트 중, 상기 하위 비트에 대응되는 역치와 상기 난수열을 구성하는 난수치를 비교하는 비교기와, 상기 비교기에 의한 비교 결과에 기초하여 상기 입력 화상 데이터의 상기 상위 비트의 값을 변화시키는 연산기를 구비하고, 상기 역치는 상기 하위 비트의 값에 대해 비선형적으로 변화되도록 설정되고 또한 상기 역치가 상기 하위 비트의 값에 대해 선형적으로 변화되도록 설정되는 경우에 비교하여 상기 상위 비트의 값의 변화 후의 계조의 선형성이 높아지도록 설정되는 정보 처리 장치가 제공된다.

Description

정보 처리 장치 및 프로그램
본 발명은 표현 가능한 계조(階調, gradation)를 의사(擬似)적으로 향상시킬 수 있는 정보 처리 장치 및 프로그램에 관한 것이다.
화상 표시 장치의 구동 가능한 계조 심도보다 깊은 계조 심도의 입력 화상 데이터에 대해 프레임 변조를 실시함으로써, 표현 가능한 계조를 의사적으로 향상시키는 기술로서, 시계열적으로 스위칭할 수 있는 프레임마다 각 화소의 계조를 제어하는 소위 프레임 레이트 컨트롤(이하, FRC) 기술이 제안되고 있다.
특허문헌 1에는, 입력 화상 데이터의 비트수보다 적은 비트수로 이루어지는 출력 데이터에 기초하여 화상 표시 장치에 화상을 표시하는 기술이며, 비트 정도(精度)의 확장을 실시할 때에, 주기성을 갖는 상태 천이(遷移)를 이용하여 입력 화상 데이터의 상위 비트를 조정함으로써, 의사적으로 입력 화상 데이터와 동등한 계조를 갖는 출력 화상 데이터를 생성하는 화상 표시 방법이 개시되어 있다.
특허문헌 1에 개시되는 화상 표시 방법을 적용하여, 예를 들면 12비트의 입력 화상 데이터 중, 하위의 4비트를 정도 확장에 이용하여 상위 8비트를 조정할 경우의 알고리즘에 대해 도 1을 이용하여 설명한다.
삭감하는 하위의 4비트로 표현 가능한 16개의 상태마다 도 1에 나타내는 주기성을 가진 상태 천이를 정의한다. 여기에서, A~H는 상태 기호라고 부르고 "1"의 시에 상위의 8비트 중의 제8비트에 대해 휘도를 가산하는 것을 나타낸다.
여기에서, 도 1에서는, 설명을 위해 하위의 4비트가 취할 수 있는 16개의 상태마다 상태ID로서 1~16을 부여하고 있다. 또한, 스테이트수란, 상태 기호의 수이며 휘도의 가산 주기(프레임수)를 나타낸다.
예를 들면, 입력 화상 데이터가 "101110100100"의 12비트로 표현될 경우에는 상위 비트 "10111010"과 하위 비트 "0100"로 나누고 하위 비트 "0100"에 대응하는 상태를 특정한다. 도 1의 예에서는, 상태ID가 5에 해당하고, 상태 기호가 D와 H일 때에, 상위 비트 "10111010"에 1비트 가산하는 것을 나타낸다.
즉, 입력 화상 데이터의 1프레임째가 상태 기호A에 대응할 경우, 1~3프레임째 (상태 기호A~C에 대응)에 있어서는, 상위 비트 "10111010"을 그대로 출력 데이터로서 출력한다. 또한, 4프레임째에서는, 상태 기호D가 1이기 때문에, 상위 비트 "10111010"에 1비트 가산하여 "10111011"을 출력 데이터로서 출력한다.
5~7프레임째 (상태 기호E~G에 대응)에 대해서도, 1~3프레임과 마찬가지로, 상위 비트 "10111010"을 그대로 출력 데이터로서 출력한다. 그리고, 8프레임째 (상태 기호H에 대응)에서는, 4프레임째와 마찬가지로, 상위 비트 "10111010"에 1비트 가산하여 "10111011"을 출력 데이터로서 출력한다.
이와 같이, 하위 비트가 "0100"일 경우에는, 8프레임 중 2프레임에 있어서 상위 비트에 1비트를 가산함으로써, 중간 계조를 표현하는 것이 가능하게 된다. 즉, 모든 프레임에 있어서 상위 비트에 확장 비트를 가산했을 경우의 계조를 1로 하면, 상태ID가 5일 경우에는, 8프레임에 2회의 빈도로, 상위 비트에 1비트 가산하기 때문에 인간의 눈에 느껴지는 잔상에 의해 의사적으로 2/8계조, 즉, 0.25계조를 표현할 수 있다.
또한, 도 1의 예에서는 상태 기호를 8개 이용한 예이기 때문에, 이상(理想) 계조(상태ID와의 사이에서 선형성을 갖는 계조이며, 상태ID가 1 늘어날 때마다 1/16계조씩 증가하는 계조)와 중간 계조(도 1의 예로 실제로 표현할 수 있는 의사 계조)의 사이에는 괴리가 있다. 예를 들면, 상태ID가 2일 경우에는, 이상 계조를 표현하기 위해서는, 16프레임에 1회의 빈도로 상위 비트에 확장 비트를 가산할 필요가 있지만, 스테이트수가 최대로 8개이기 때문에 이상 계조를 표현할 수 없다.
여기에서, 스테이트수를 8, 7, 6, 5와 다르게 하고 있는 것은 중간 계조를 될수 있는 한 선형으로 하기 위해서 즉 이상 계조에 근접시키기 위해서이다. 즉, 스테이트수를 적당히 설정함으로써, 될 수 있는 한 중간 계조가 1/16씩 증가하도록 조정하고 있다. 예를 들면, 상태ID가 3일 경우, 이상 계조는 0.125(=2/16)이다. 때문에, 스테이트수를 8로 하고 8프레임에 1회의 빈도로 상위 비트에 1비트 가산함으로써, 중간 계조로서 0.125(=1/8)를 실현하고 있다. 또한, 상태ID가 14일 경우, 이상 계조는 0.8125(=13/16)이다. 때문에, 스테이트수를 5로 하고 5프레임에 4회의 빈도로 상위 비트에 1비트 가산함으로써 중간 계조로서 0.8(=4/5)을 실현하고 있다.
일본공개특허 2000-231368호 공보
특허문헌 1에 개시되는 화상 표시 방법에서는, 중간 계조를 표현하기 위해 주기성을 갖는 상태 천이를 이용하고 있다. 이 때문에, 주기적으로 상위 비트가 가산되게 되어 인간의 눈으로는 반짝임으로서 시인된다. 이것은 주기적인 휘도의 증가는 선명하기 때문이다.
그래서, 이러한 주기성에 기인하는 문제를 해소하기 위해, 예를 들면 화이트 노이즈(white noise)를 구성하는 균등 난수열(Uniform random number sequence)을 이용하여 난수열을 구성하는 난수치가 소정의 역치를 하회할(또는 상회할) 경우에 상위 비트에 확장 비트를 가산함으로써, 휘도가 증가하는 타이밍을 랜덤으로 하는 기술이 제안되고 있다. 그러나, 이러한 기술에도 과제가 존재한다.
이러한 과제에 대해 도 2를 이용하여 설명한다. 도 2(a)는 복수의 고주파 성분과 저주파 성분의 합성파(난수열), 도 2(b)는 분해된 저주파 성분, 도 2(c)는 분해된 고주파 성분을 나타낸다. 또한, 설명을 위해 도 2의 예에서는 고주파 성분 및 저주파 성분이 각각 1개인 경우를 나타낸다.
난수열을 파형으로 보면, 푸리에 변환(Fourier transform)에 의해 복수의 고주파 성분과 저주파 성분으로 분해할 수 있다. 그러나, 도 2에 나타낸 바와 같이, 저주파 성분의 영향에 의해, 역치를 하회하는, 즉 상위 비트에 확장 비트를 가산하기 위한 조건이 성립하는 시간(사선부)이 길어진다. 때문에, 상위 비트에 확장 비트를 가산하는 타이밍이 랜덤으로 되어도 이러한 가산을 연속으로 실행하거나 이러한 가산을 당분간 실행하지 않거나 하는 사태가 발생된다. 따라서, 역시 인간의 눈으로는 반짝임으로서 시인된다.
본 발명은 이러한 사정에 비추어 실시된 것이며, 반짝임을 저감하면서 의사적으로 해상도를 향상시킬 수 있는 정보 처리 장치 및 프로그램을 제공하는 것이다.
본 발명에 의하면, 난수열을 생성하는 난수 생성부와, 입력 화상 데이터를 구성하는 임의의 수의 상위 비트 및 하위 비트 중, 상기 하위 비트에 대응되는 역치와 상기 난수열을 구성하는 난수치를 비교하는 비교기와, 상기 비교기에 의한 비교 결과에 기초하여 상기 입력 화상 데이터의 상기 상위 비트의 값을 변화시키는 연산기를 구비하고, 상기 역치는 상기 하위 비트의 값에 대해 비선형적으로 변화되도록 설정되고, 또한 상기 역치가 상기 하위 비트의 값에 대해 선형적으로 변화되도록 설정되는 경우에 비교하여 상기 상위 비트의 값의 변화 후의 계조의 선형성이 높아지도록 설정되는 정보 처리 장치가 제공된다.
본 발명에 의하면, 난수열을 생성하고, 이러한 난수열을 구성하는 난수치와 입력 화상 데이터를 구성하는 하위 비트에 대응되는 역치를 비교한다. 그리고, 이러한 비교 결과에 기초하여 입력 화상 데이터의 상위 비트의 값을 변화시킨다. 이와 같이, 난수열을 이용하여 소정의 처리를 실행함으로써, 상술한 도 2의 예에 존재하는 과제를 해결할 수 있다. 또한, 이러한 역치는 하위 비트의 값에 대해 비선형적으로 변화되도록 설정되고 또한 역치가 하위 비트의 값에 대해 선형적으로 변화되도록 설정되는 경우에 비교하여 상위 비트의 값의 변화 후의 계조의 선형성이 높아지도록 설정되기 때문에 상술한 도 1의 예에 있어서의 이상 계조에 아주 가까운 중간 계조를 실현하는 것이 가능하게 된다.
이하, 본 발명의 여러가지 실시 형태를 예시한다. 이하에 나타내는 실시 형태는 서로 조합 가능하다.
바람직하게는, 상기 연산기는 상기 상위 비트에 1 또는 복수 비트를 가산 또는 감산하도록 구성된다.
바람직하게는, 상기 연산기는 상기 가산 또는 감산된 상기 상위 비트로 나타내는 데이터를 출력 화상 데이터로서 출력하도록 구성된다.
바람직하게는, 상기 난수열은 소정의 주파수의 저주파 성분 및 상기 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 균등 파형으로부터 상기 저주파 성분을 저감한 파형에 대응하는 난수열이며, 상기 균등 파형은 균등 난수열로 나타내는 파형이다.
바람직하게는, 상기 난수열에 대응하는 파형의 파워 스텍트럼은 고주파 측에 치우친 강도분포를 갖는다.
바람직하게는, 상기 역치는 상기 난수열을 구성하는 난수치의 히스토그램에 기초하여 결정된다.
바람직하게는, 상기 역치는 상기 난수열을 구성하는 난수치의 누적 확률분포에 기초하여 결정된다.
바람직하게는, 상기 역치는 상기 누적 확률분포로 나타내는 함수의 역함수에 기초하여 결정된다.
바람직하게는, 상기 연산기에 의한 연산은 상기 입력 화상 데이터를 구성하는 1프레임마다 실행된다.
바람직하게는, 상기 하위 비트와 상기 역치는 LUT또는 수식에 의해 대응된다.
바람직하게는, 상기 난수열은 소정의 주파수의 저주파 성분 및 상기 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 균등 파형으로부터 콘트라스트 감도 함수가 소정치보다 큰 주파수 성분을 저감한 파형에 대응하는 난수열이며, 상기 균등 파형은 균등 난수열로 나타내는 파형이다.
바람직하게는, 상기의 임의의 정보 처리 장치를 구비하는 화상 표시 장치가 제공된다.
바람직하게는, 컴퓨터를, 난수열을 생성하는 난수 생성부, 입력 화상 데이터를 구성하는 임의의 수의 상위 비트 및 하위 비트 중, 상기 하위 비트에 대응되는 역치와 상기 난수열을 구성하는 난수치를 비교하는 비교기, 상기 비교기에 의한 비교 결과에 기초하여 상기 입력 화상 데이터의 상기 상위 비트의 값을 변화시키는 연산기로서 기능시키고, 상기 역치는 상기 하위 비트의 값에 대해 비선형적으로 변화되도록 설정되고 또한 상기 역치가 상기 하위 비트의 값에 대해 선형적으로 변화되도록 설정되는 경우에 비교하여 프레임 변조 후의 계조의 선형성이 높아지도록 설정되는 정보처리 프로그램이 제공된다.
도 1은 종래의 FRC에 대해 설명하기 위한 도면이며, 특허문헌 1에 개시되는 화상 표시 방법을 적용하고, 12비트의 입력 화상 데이터 중, 하위의 4비트를 정도 확장에 이용하여 상위 8비트를 조정할 경우의 알고리즘에 대해 설명하기 위한 도면이다.
도 2는 종래의 FRC에 대해 설명하기 위한 도면이며, 예를 들면 화이트 노이즈를 구성하는 균등 난수열을 이용하여 난수열을 구성하는 난수치가 소정의 역치를 하회할 경우에 상위 비트에 확장 비트를 가산함으로써, 휘도가 증가하는 타이밍을 랜덤으로 하는 기술에 대해 설명하기 위한 도면이다. 여기에서, 도 2(a)는 복수의 고주파 성분과 저주파 성분의 합성파(난수열), 도 2(b)는 분해된 저주파 성분, 도 2(c)는 분해된 고주파 성분을 나타낸다. 또한, 설명을 위해 도 2의 예에서는 고주파 성분 및 저주파 성분이 각각 1개인 경우를 나타낸다.
도 3 중, 도 3(a)는 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)의 기능 블록도, 도 3(b)는 입력 데이터, 도 3(c) 및 도 3(d)는 출력 데이터를 나타내는 개념도이다.
도 4는 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)에 있어서의, 하위 비트의 상태와, 하위 비트가 나타내는 값인 하위 비트치의 대응 관계에 대해 설명하기 위한 도면이다. 본 실시 형태에서는, 하위 비트가 취할 수 있는 16개의 상태마다 하위 비트 치가 1/16씩 선형으로 증가한다.
도 5는 균등 난수열로부터 비균등 난수열을 생성하는 알고리즘의 일례에 대해 설명하기 위한 개념도이다. 도면 중의 원은 화상 표시 장치의 표시면에 있어서의 각 픽셀(Pixel)을 나타낸다.
도 6은 도 5의 예에 있어서 균등 난수열을 구성하는 난수치의 차분을 계산하고 이러한 차분의 히스토그램을 구하는 과정을 설명하기 위한 도면이다.
도 7 중, 도 7(a)는 도 6의 예에 있어서의 계산 결과, 도 7(b)는 도 7(a)를 가시화한 히스토그램, 도 7(c)는 실제의 실험에 있어서 얻어진 히스토그램을 나타내는 도면이다.
도 8 중, 도 8(a)는 균등 난수열의 파워 스펙트럼(power spectrum)의 예, 도 8(b)는 비균등 난수열의 파워 스펙트럼의 예를 나타내는 도면이다.
도 9 중, 도 9(a)는 도 7(c)의 히스토그램으로부터 생성되는 누적 확률분포, 도 9(b)는 도 9(a)에 나타내는 누적 확률분포로 표시되는 함수의 역함수에 기초하여 결정된 역치LUT, 도 9(c)는 입력 화상 데이터에 포함되는 하위 비트치와 상위 비트에의 가산 확률의 관계를 나타내는 도면이다. 도 9(c)에 나타낸 바와 같이, 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)를 적용함으로써, 가산 후의 계조의 선형성이 높아진다.
도 10은 화상 표시 장치의 표시 패널과 ASIC의 양쪽에서 FRC를 실행할 경우에 있어서의 간섭의 예를 설명하기 위한 개념도이다.
도 11 중, 도 11(a)는 도 9(a)와 같은 누적 확률분포, 도 11(b)는 종래의 FRC에 있어서의 역치LUT, 도 11(c)는 하위 비트치와 상위 비트에의 가산 확률의 관계를 나타내는 도면이다.
이하, 도면을 이용하여 본 발명의 실시 형태에 대해 설명한다. 이하에 나타내는 실시 형태 중에서 나타내는 각종 특징 사항은 서로 조합 가능하다.
이하, 도 1~도 9를 이용하여 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)에 대해 설명한다.
<정보 처리 장치(10)>
도 3은 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)에 대해 설명하기 위한 도면이다. 도 3 (a)은 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)의 기능 블록도, 도 3(b)은 입력 화상 데이터(이하, 입력 데이터), 도 3(c) 및 도 3(d)은 출력 화상 데이터(이하, 출력 데이터)를 나타내는 개념도이다.
정보 처리 장치(10)는 난수 생성기(1), 필터(2), 역치LUT(3), 비교기(4), 가산기(5)를 구비한다. 또한, 본 실시 형태에서는, 난수 생성기(1) 및 필터(2)에 의해 비균등 난수 생성기(6)가 구성된다. 여기에서, 가산기(5)는 입력 데이터를 구성하는 상위 비트 및 하위 비트 중, 상위 비트의 값을 변화시키는 연산기의 일례이다. 여기에서, 상위 비트의 값을 변화시키는 것이란 상위 비트에 1 또는 복수 비트를 가산 또는 감산하는 것을 의미한다. 또한, 본 실시 형태에서는, 이러한 각 요소에 의해 프레임 변조부(7)가 구성된다. 그리고, 프레임 변조부(7)에 의해 FRC가 실행된다.
이들은 소프트웨어에 의해 실현해도 되고 하드웨어에 의해 실현해도 된다. 소프트웨어에 의해 실현할 경우, CPU가 프로그램을 실행함으로써 각종 기능을 실현할 수 있다. 프로그램은, 내장의 기억부에 격납하는 것이어도 되고, 컴퓨터 판독 가능한 비일시적인 기록 매체에 격납하는 것이어도 된다. 또한, 외부의 기억부에 격납된 프로그램을 판독하고 소위 클라우드 컴퓨팅에 의해 실현해도 된다. 하드웨어에 의해 실현할 경우, ASIC, FPGA 또는 DRP 등의 여러가지 회로에 의해 실현할 수 있다.
도 3(a)에 나타낸 바와 같이, 정보 처리 장치(10)에는 입력 데이터가 입력된다. 여기에서, 본 실시 형태에서는, 입력 데이터가 12비트의 예에 대해 설명한다. 또한, 도 3(b)에 나타낸 바와 같이, 12비트 중, 상위의 8비트를 상위 비트, 하위의 4비트를 하위 비트로 한다. 즉, 본 실시 형태에 따른 정보 처리 장치(10)는 12비트의 입력 데이터 중, 하위의 4비트를 삭감하는 동시에 하위의 4비트의 상태에 기초하여 상위의 8비트를 조정하는 것이다.
여기에서, 본 실시 형태에서는, 도 4에 나타낸 바와 같이, 하위 비트의 상태마다 하위 비트가 나타내는 값인 하위 비트치가 설정된다. 본 실시 형태에서는, 하위 비트는 4비트이기 때문에 "0000"~"1111"까지의 16개의 상태를 취할 수 있다. 그리고, 하위 비트의 상태가 1개 변화될 때마다 하위 비트치가 1/16씩 변화되도록 대응시킨다. 이러한 대응 관계는 도시하지 않은 기억부에 기억된다. 또한, 하위 비트치의 의의에 대해서는 후술한다.
난수 생성기(1)는, 예를 들면, 화이트 노이즈를 구성하는 동일한 난수열을 생성하는 것이다. 본 실시 형태에서는, 0~1의 값을 균등 난수열로서 생성한다. 그리고, 균등 난수열을 구성하는 난수치(도면 중의 균등 난수치)를 필터(2)에 출력한다.
필터(2)는 0~1까지의 범위에 있어서, 분포가 균등하지 않은 비균등 난수열을 생성하기 위한 것이다. 구체적으로는, 필터(2)는 난수 생성기(1)가 발생시키는 균등 파형 으로부터 저주파 성분을 저감한 파형에 대응하는 난수열을 생성하기 위한 것이다. 여기에서, 균등 파형이란 소정의 주파수의 저주파 성분 및 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 파형을 의미한다. 따라서, 분포가 균등하지 않은 비균등 난수열을 생성한다. 즉, 난수 생성기(1) 및 필터(2)에 의해 비균등 난수 생성기(6)가 구성된다. 이하, 비균등 난수열의 생성 알고리즘에 대해 설명한다.
<비균등 난수열>
도 5는 균등 난수열로부터 비균등 난수열을 생성하는 알고리즘의 일례에 대해 설명하기 위한 개념도이다. 도면 중의 원은 화상 표시 장치의 표시면에 있어서의 각 픽셀을 나타낸다. 또한, (x, y)는 각 픽셀의 위치를 특정하는 좌표를 나타낸다. 도 5의 예에서는, x방향에 n개의 픽셀이, y방향에 m개의 픽셀이 존재한다. 또한, 가까운 쪽의 화상은 시각 t에 있어서의 프레임을, 먼 쪽의 화상은 시각 t-1에 있어서의 프레임을 나타낸다.
여기에서, 난수 생성기(1)가 시각 t에 있어서의 프레임의 좌표(x, y)로 특정되는 픽셀에 대해 출력한 난수치(균등 난수치)를 R(x, y, t)(0~1의 범위)로 하면, 필터(2)는 "R(x, y, t)-R(x, y, t-1)"로 얻어지는 값에 소정의 보정을 실시함으로써 얻어지는 값 "N(x, y, t)(0~1의 범위)"을 난수치(비균등 난수치)로서 출력한다. 이것에 대해 도 6 및 도 7을 이용하여 설명한다.
도 6은 R(x, y, t)가 취할 수 있는 값을 가장 위의 행에 배치하고, R(x, y, t-1) 가 취할 수 있는 값을 가장 왼쪽 열에 배치하고, 이러한 값이 교차하는 개소(箇所)의 차분 "R(x, y, t)-R(x, y, t-1)"을 기재한 표다.
이러한 차분마다 빈도를 나타낸 것이 도 7(a)이다. 도 6 및 도 7(a)에 나타낸 바와 같이, 차분 ("R(x, y, t)-R(x, y, t-1)"에 상당)은 "-1~+1"까지의 범위로 되어 있다. 따라서, 이러한 범위를 "0~1"로 하기 위해 소정의 보정을 실행한다. 구체적으로는, 각 차분에 대해 일률적으로 "0.5"를 곱하고 그 후 "0.5"를 가산한다.
소정의 보정이 실시된 각 차분을 보정 후 차분으로 하면, 보정 후 차분은 도 7(a)에 나타낸 바와 같이 "0~1"의 범위로 된다. 또한, 보정 후 차분마다의 빈도는 도 7(b)에 나타낸 바와 같이, 0.5를 피크로 한 히스토그램으로 되어 있다. 본 실시 형태에서는, 이러한 보정 후 차분을 비균등 난수치로서 이용한다. 또한, 실제의 실험에 있어서 얻어진 히스토그램을 도 7(c)에 나타낸다. 도 7(c)의 예에서는, 난수치의 발생 회수는 10만회이다.
여기에서, 이러한 히스토그램은 도 8(b)에 나타내는 파워 스펙트럼을 갖는다. 도 8(b)에 나타낸 바와 같이, 이러한 파워 스펙트럼은 고주파 측에 치우친 강도 분포를 갖는다. 이것은 소위 블루 노이즈로 불리는 것에 상당한다. 또한, 난수 생성기(1)가 생성하는 균등 난수열의 파워 스펙트럼은 도 8(a)에 나타내지는 바와 같은 형상으로 된다. 균등 난수열에서는, 파워 스펙트럼은 전 주파수에서 균등하게 분포되어 있다. 이것은 소위 화이트 노이즈에 상당한다.
이와 같이, 난수 생성기(1) 및 필터(2)가 협동하여 난수 생성기(1)가 발생시키는 균등 난수열로 나타내지는 파형이며, 소정의 주파수의 저주파 성분 및 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 파형(화이트 노이즈)으로부터, 저주파 성분을 제거한 파형에 대응하는 난수열(블루 노이즈)을 생성한다. 따라서, 본 실시 형태에서는 난수 생성기(1) 및 필터(2)가 비균등 난수 생성기(6)로서 기능한다.
또한, 상술한 방법에서는, 적어도 시각 t에 있어서의 프레임과 시각 t-1에 있어서의 프레임에 관한 정보를 메모리에 기억해 놓을 필요가 있다. 이러한 차분의 계산은 입력 데이터가 1프레임 입력될 때마다 실행해도 된다. 또한, 메모리에 충분한 여유가 있을 경우, 예를 들면 몇만 프레임 분의 비균등 난수열을 미리 계산하여 메모리에 기억해 놓아도 된다. 이 경우, 입력 데이터가 1프레임 입력될 때마다 미리 기억한 비균등 난수열로부터 1프레임 분의 난수치를 출력하면 된다. 혹은, 재현성이 있는 난수 생성기를 2기(a, b) 준비하고, 1픽셀마다 난수 생성기(a)에서는 시각 t의 난수R(x, y, t)을 발생시키고 또 난수 생성기(b)에는 난수 생성기(a)의 시각 t-1시점의 내부 상태를 제공해 두는 등의 방법으로 난수R(x, y, t-1)을 동시에 재현시킴으로써 메모리의 대신으로 해도 된다.
또한, 이러한 방법에 대신하여 난수 생성기(1)가 생성한 균등 난수열에 대하여, 저주파 성분을 차단하는 임의의 고역 필터(high-pass filter)를 적용하여 비균등 난수열을 생성해도 된다.
이어서, 도 3으로 되돌아가 역치LUT(3), 비교기(4) 및 가산기(5)에 대해 설명한다.
역치LUT(3)는 입력 데이터의 하위 비트가 나타내는 하위 비트치(도 4 참조)에 대응하는 역치를 격납한 LUT이다. 입력 데이터가 입력되면, 하위 비트를 추출하여 대응하는 하위 비트치를 취득한다. 그리고, 취득한 하위 비트치에 대응하는 역치를 비교기(4)에 출력한다.
비교기(4)는 필터(2)로부터 출력된 비균등 난수치와, 역치LUT(3)로부터 출력된 역치를 비교한다. 그리고, 소정의 조건을 만족하는지 아닌지를 판단한다. 본 실시 형태에서는, 비균등 난수치가 역치를 하회할 경우에 소정의 조건이 만족시켜졌다고 판단한다. 비교기(4)는 비균등 난수치가 역치를 하회할 경우에 1을, 그렇지 않을 경우에 0을 가산기(5)에 출력한다.
가산기(5)는 비교기로부터 출력된 비트를 상위 비트에 가산한다. 그리고, 가산된 상위 비트로 나타내는 데이터를 출력 데이터로서 출력한다.
구체적으로는, 도 3(b)에 나타내는 입력 데이터가 입력되었을 경우이고 비교기(4)에 의한 비교의 결과 비균등 난수치가 역치를 하회할 경우에는, 상위 비트에 1비트 가산한다(도 3(c)). 그리고, 이러한 데이터를 출력 데이터로서 출력한다. 또한, 비균등 난수치가 역치를 상회할 경우에는, 가산기(5)는 가산 처리를 실행하지 않고 입력 데이터의 상위 비트를 그대로 출력 데이터로서 출력한다.
여기에서, 입력 데이터가 도 3(b)에 나타내는 상태의 경우, 하위 비트 "0100"에 대응하는 하위 비트치는 "0.25"로 된다(도 4 참조). 따라서, 4프레임에 1회(1/4=0.25)의 빈도로 가산기(5)에 의한 가산이 실행되는 것이 이상적이다. 이것은 역치LUT(3)를 적절하게 생성함으로써 실현된다.
이하, 도 9을 이용하여 역치LUT(3)의 생성 방법에 대해 설명한다.
<역치LUT(3)의 생성>
도 9(a)는 필터(2)로부터 출력된 난수치가 도 7(c)에 나타내는 히스토그램으로부터 생성되는 누적 확률분포이다. 예를 들면, 난수치가 0.3을 하회할 확률은 도 7(c)에 나타내는 히스토그램의 값이 0.3을 하회하는 부분의 면적(=도 7(c) 중의 점선D보다 좌측의 영역에 있어서의 거의 삼각형의 면적)과 같다. 본 실시 형태에서는, 히스토그램의 값이 1을 하회하는 부분의 면적, 즉 히스토그램으로 나타내는 거의 삼각형의 전체 면적을 1로서 계산한다.
도 9(a)에 나타낸 바와 같이, 본 실시 형태에서는, 히스토그램의 값이 0.3을 하회하는 부분의 면적이 0.25이며, 히스토그램의 값이 0.55를 하회하는 부분의 면적이 0.75이다. 이러한 계산을 히스토그램의 값을 0~1의 범위에서 변화시키면서 계산한 결과가 도 9(a)이다. 바꿔 말하면, 도 9(a)는 횡축이 난수치, 종축이 확률에 상당하고 예를 들면 필터(2)가 출력하는 난수치가 0.3을 하회하는 확률이 0.25, 난수치가 0.5를 하회하는 확률이 0.5, 난수치가 0.55를 하회하는 확률이 0.75인 것을 나타낸다.
여기에서, 도 9(a)에 나타내는 확률분포는 비선형이며, 이러한 확률분포로 나타내는 난수치에 기초하여 상위 비트에 확장 비트를 가산할 경우, 가산 후의 상위 비트가 나타내는 계조치가 선형으로 변화되지 않는다.
이것에 대해 도 11을 이용하여 설명한다. 도 11(a)는 도 9(a)와 같은 누적 확률분포, 도 11(b)는 종래의 FRC에 있어서의 역치LUT, 도 11(c)는 하위 비트치와 상위 비트에의 가산 확률의 관계를 나타내는 도면이다.
예를 들면, 하위 비트치가 0.3일 때에는, 0.3(=3/10)의 확률로 부가 비트를 가산하는 것이 바람직하다. 그러나, 도 11(b)에 나타낸 바와 같이, 하위 비트치가 0.3일 때의 역치를 그대로 0.3으로 했을 경우, 도 11(a)에 의하면 난수치가 0.3을 하회할 확률은 "0.25"로 된다. 즉, 하위 비트치가 0.3일 경우에는 0.25(=1/4)의 확률로 부가 비트가 가산되는 결과로 된다. 따라서, 도 11(c)에 나타낸 바와 같이, 가산 후의 상위 비트가 나타내는 계조치가 선형으로 변화되지 않는다.
그래서, 가산 후의 상위 비트가 나타내는 계조치의 선형성을 높이기 위해 도 9(b)에 나타내는 역치LUT(3)를 이용한다. 역치LUT(3)는 이하의 방법으로 생성된다.
예를 들면, 입력 데이터의 하위 비트가 "0100", 즉 하위 비트치가 "0.25"일 경우, 4프레임에 1회의 빈도로 상위 비트에 확장 비트를 가산하는 것이 요구된다. 때문에, 하위 비트치가 "0.25"일 때에, "난수치<역치"로 되는 확률을 0.25(=1/4)로 하기 위해 도 9(a)에 나타내는 누적 확률분포를 참조한다. 도 9(a)에 있어서의 확률이 0.25로 되는 것은 난수치가 0.3을 하회하는 경우이다. 따라서, 하위 비트치 "0.25"에 대응하는 역치를 "0.3"으로 함으로써, 하위 비트치가 "0.25"일 때에 "난수치<역치"로 되는 확률이 0.25로 된다.
또한, 하위 비트가 "1100", 즉 하위 비트치가 "0.75"일 경우, 4프레임에 3회의 빈도로 상위 비트에 확장 비트를 가산하는 것이 요구된다. 때문에, 하위 비트치가 "0.75"일 때에, "난수치<역치"로 되는 확률을 0.75(=3/4)로 하기 위해 도 9(a)에 나타내는 누적 확률분포를 참조한다. 도 9(a)에 있어서의 확률이 0.75로 되는 것은 난수치가 0.55를 하회하는 경우다. 따라서, 하위 비트치 "0.75"에 대응하는 역치를 "0.55"로 함으로써, 하위 비트치가 "0.75"일 때에 "난수치<역치"로 되는 확률이 0.75로 된다.
이와 같이, 도 9(a)에 나타내는 누적 확률분포를 참조하여 하위 비트치에 대응하는 역치를 결정한다. 즉, 어떤 하위 비트치에 대응하는 역치는 이러한 하위 비트치와 같은 값의 확률에 대응하는 난수치를 결정함으로써 정해진다. 이것은 도 9(a)에 나타내는 누적 확률분포로 나타내는 함수의 역함수를 구하는 것에 상당한다.
이와 같이, 도 9(a)에 나타내는 누적 확률분포로 나타내는 함수의 역함수를 구하여 이러한 역함수를 도 9(b)에 나타내는 역치LUT(3)로서 이용한다.
즉, 본 실시 형태에서는, 역치는 비균등 난수열을 구성하는 난수치의 히스토그램에 기초하여 결정된다. 또한, 역치는 비균등 난수열을 구성하는 난수치의 누적 확률분포에 기초하여 결정된다. 또한, 역치는 누적 확률분포로 나타내는 함수의 역함수에 기초하여 결정된다.
여기에서, 본 실시 형태에서는, 역치를 난수치가 히스토그램에 포함되는 소정의 값을 하회할 때의 누적 확률분포에 기초하여 결정하고 있지만, 이것에 한정되지 않는다. 예를 들면, 난수치가 히스토그램에 포함되는 소정의 값 이하로 되는 확률, 난수치가 히스토그램에 포함되는 소정의 값을 상회하는 확률, 난수치가 히스토그램에 포함되는 소정의 값 이상으로 되는 확률에 기초하여 결정해도 된다. 난수치가 히스토그램에 포함되는 소정의 값 이상으로 되는 확률 또는 상회하는 확률을 이용할 경우, 도 9(a) 및 도 9(b)에 있어서의 그래프는 각각 상하 반전한 것으로 된다.
또한, 역치LUT(3)에 대신하여 하위 비트치와 역치의 대응 관계를 나타내는 수식을 이용해도 된다. 이 경우, 이러한 수식은 도시하지 않은 기억부에 기억되고 가산 처리를 실행할 때마다 수식에 기초하여 역치가 계산된다.
도 9(c)는 이러한 역치LUT(3)를 이용했을 경우에 있어서의 하위 비트치와 상위 비트에의 가산 확률의 관계를 나타내는 도면이다. 도 9(c)에 나타낸 바와 같이, 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)를 적용함으로써, 가산 후의 계조의 선형성이 높아진다. 예를 들면, 하위 비트가 "0100", 즉 하위 비트치가 "0.25(=4/16)"일 경우, 상위 비트에의 가산 확률은 0.25(=4/16)로 되어 있다. 또한, 하위 비트가 "1000", 즉 하위 비트치가 "0.5(=8/16)"일 경우, 상위 비트에의 가산 확률은 0.5(=8/16)로 되어 있다. 또한, 하위 비트가 "1100", 즉 하위 비트치가 "0.75(=12/16)"일 경우, 상위 비트에의 가산 확률은 0.75(=12/16)로 되어 있다. 또한, 하위 비트가 "1111", 즉 하위 비트치가 "0.9375(=15/16)"일 경우, 상위 비트에의 가산 확률은 0.9375(=15/16)로 되어 있다. 이와 같이, 하위 비트의 취할 수 있는 16개의 상태에 따라 가산 후의 계조를 선형으로 하는 것이 가능하게 된다.
이상 설명한 바와 같이, 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)는 비균등 난수열을 생성하는 비균등 난수 생성기(6)와, 입력 화상 데이터를 구성하는 임의의 수의 상위 비트 및 하위 비트 중, 하위 비트에 대응되는 역치와 비균등 난수열을 구성하는 난수치를 비교하는 비교기(4)와, 비교기(4)에 의한 비교 결과에 기초하여 입력 화상 데이터의 상위 비트의 값을 변화시키는 연산기(가산기(5))를 구비한다. 여기에서, 본 실시 형태에서는, 연산기로서 가산기(5)를 이용하여 상위 비트에 1비트를 가산하는 구성으로 하고 있다. 또한, 역치는 하위 비트의 값에 대하여 비선형적으로 변화되도록 설정되고(도 9(b) 참조), 또한 상기 역치가 상기 하위 비트의 값에 대하여 선형적으로 변화되도록 설정될 경우에 비하여 가산 후의 계조의 선형성이 높아지도록(도 9(c) 참조) 설정된다. 또한, 연산기(가산기(5))는 가산된 상위 비트로 나타내는 데이터를 출력 화상 데이터로서 출력하도록 구성된다.
그리고, 이러한 처리를 1프레임마다 실행한다. 또한, 1프레임에 포함되는 픽셀마다 실행한다.
이러한 구성에 의해, 상위 비트에의 가산 타이밍을 난수열에 의해 랜덤으로 하면서 누적 확률분포를 이용하여 설정한 역치를 이용함으로써, 가산 후의 계조의 선형성을 높이는 것이 가능하게 된다. 따라서, 비주기적으로 상위 비트에의 가산이 가능해지기 때문에 주기적으로 가산하는 종래의 FRC와 비교하여 반짝임을 저감하면서 의사적으로 해상도를 향상시키는 것이 가능하게 된다.
<응용예>
이하, 도 10을 이용하여 정보 처리 장치(10)의 응용예에 대해 설명한다.
도 10은, 화상 표시 장치의 표시 패널과, 화상 표시 장치에 장착되는 ASIC의 양쪽에서 종래의 FRC를 실행할 경우에 있어서의 간섭의 예를 설명하기 위한 도면이다. 예를 들면, 12비트의 입력 데이터를 ASIC의FRC에 따라 8비트의 의사 계조로 표현하여 8 비트의 의사 계조를 표시 패널의 FRC에 의해 6비트의 의사 계조로 표현하는 경우 등을 생각할 수 있다.
도 10에 있어서, 상단이 입력 데이터 프레임수, 중단이 표시 패널에 있어서의 상위 비트에의 가산 타이밍, 하단이 ASIC에 있어서의 상위 비트에의 가산 타이밍을 나타낸다. 여기에서, 도 10의 예에서는, 제2, 8, 14, 20프레임에서 표시 패널에 있어서의 상위 비트에의 가산이 실행된다. 즉, 표시 패널에 있어서의 FRC는 6프레임에 1회의 빈도로 주기적으로 상위 비트에 확장 비트를 가산한다.
또한, ASIC에 대해서는 제2, 5, 8, 11, 14, 17, 20프레임에서 상위 비트에의 가산이 실행된다. 즉, ASIC에 있어서의 FRC는 3프레임에 1회의 빈도로 주기적으로 상위 비트에 확장 비트를 가산한다.
여기에서, 이러한 주기성 때문에, 도면 중의 타원으로 나타낸 제2, 8, 14, 20프레임에서, 표시 패널의 FRC와 ASIC의 FRC가 동시에 상위 비트에 확장 비트를 가산함으로써, 서로의 신호가 간섭하고 표시 패널에 표시되는 화상의 반짝임이나 줄무늬 모양의 파문 등의 불량이 생겨버린다.
또한, 본 발명의 일 실시 형태에 따른 정보 처리 장치(10)를 이용하여 표시 패널 및 ASIC의 양쪽에서 FRC를 실행했을 경우에는, 이러한 간섭의 빈도가 저감한다. 즉, 표시 패널 및 ASIC에 있어서의 상위 비트에의 가산 타이밍은 각각 난수치에 기초하여 랜덤으로 결정되기 때문에 도 10과 같은 주기적인 간섭이 생기지 않기 때문이다.
이어서, 본 발명의 하나의 실시 형태에 따른 정보 처리 장치(10)를 이용하여 콘트라스트 감도 함수(CSF)를 저감하는 예에 대해 설명한다.
콘트라스트 감도 함수(CSF)는 인간의 시각 특성을 관능 평가한 함수이다. 이것은 여러가지 공간 주파수의 파동을 표시한 화상을 피험자에게 제시하고, 그 파동이 보이지 않게 되는 점의 데이터로부터 인간의 시각의 공간 주파수에 의한 감도를 모델화한 것이다.
균등 난수열로 나타내는 파형이며, 소정의 주파수의 저주파 성분 및 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 파형으로부터, 필터(2)에 의해 저주파 성분을 제거하는 구성으로 대신하고 CSF가 높은 주파수 성분을 저감하도록 필터(2)를 설계하면 확장 비트에 의한 모양(또는 반짝임)을 인간에게 보이기 어렵게 하는 것이 가능하게 된다.
<기타>
이상, 여러가지 실시 형태에 대해 설명했지만, 본 발명에 따른 정보 처리 장치(10)는 이들에 한정되지 않는다.
예를 들면, 상위 비트에 1비트 가산하는 대신에 2비트 가산해도 된다. 이 경우, 1비트 가산할 경우에 있어서의 가산 확률의 1/2의 확률로 가산하면 된다. 또한, 필요에 따라 더 많은 비트를 가산해도 된다.
또한, 상위 비트에 1비트 가산하는 대신에 상위 비트를 1비트 감산하는 구성으로 해도 된다. 예를 들면, 1/16의 확률로 1비트 가산하는 대신에 1/16 또는 15/16의 확률로 1비트 감산하는 구성으로 해도 된다.
또한, 비균등 난수 생성기(6)로서 단일인 난수 생성기를 이용할 수도 있다. 또한, 입력 데이터 및 출력 데이터로서, 12비트 및 8비트 이외의 임의의 비트수를 이용할 수도 있다. 또한, 도 3에 나타낸 바와 같이, 난수 생성기(1)가 발생시킨 균등 난수를 필터(2)를 통하여 비균등 난수로서 출력하는 구성은 어디까지나 일례일 뿐이다. 구체적인 난수의 발생 수법은 특별히 한정되지 않고, 도 7(b)에 나타내지는 바와 같은 히스토그램을 갖는 것을 이용함으로써, 정보 처리 장치(10)로서 기능한다.
또한, 정보 처리 장치(10)는 PC, 서버 또는 컴퓨터 혹은 화상 표시 장치에 접속하는 셋톱박스(Set Top Box)로서 제공할 수 있다. 또한, 정보 처리 장치(10)를 구비하는 화상 표시 장치로서 제공할 수도 있다. 또한, 정보 처리 장치(10)의 기능을 장착한 컴퓨터 판독 가능한 비일시적인 기록 매체로서 제공할 수도 있다. 또한, 정보 처리 장치(10)의 기능을 실현하는 프로그램을 인터넷 등을 통하여 전송할 수도 있다.
또한, 정보 처리 장치(10)를 구성하는 각 부는 같은 케이스에 포함되어도 되고, 복수의 케이스에 분산 배치되어도 된다.
1: 난수 생성기
2: 필터
3: 역치LUT
4: 비교기
5: 가산기
6: 비균등 난수 생성기
7: 프레임 변조부
10: 정보 처리 장치

Claims (13)

  1. 난수열을 생성하는 난수 생성부와,
    입력 화상 데이터를 구성하는 임의의 수의 상위 비트 및 하위 비트 중, 상기 하위 비트에 대응되는 역치와 상기 난수열을 구성하는 난수치를 비교하는 비교기와,
    상기 비교기에 의한 비교 결과에 기초하여 상기 입력 화상 데이터의 상기 상위 비트의 값을 변화시키는 연산기를 구비하고,
    상기 역치는 상기 하위 비트의 값에 대해 비선형적으로 변화되도록 설정되고 또한 상기 역치가 상기 하위 비트의 값에 대해 선형적으로 변화되도록 설정되는 경우에 비교하여 상기 상위 비트의 값의 변화 후의 계조의 선형성이 높아지도록 설정되는 정보 처리 장치.
  2. 제1항에 있어서,
    상기 연산기는 상기 상위 비트에 1 또는 복수 비트를 가산 또는 감산하도록 구성되는 정보 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 연산기는 상기 가산 또는 감산된 상기 상위 비트로 나타내는 데이터를 출력 화상 데이터로서 출력하도록 구성되는 정보 처리 장치.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 난수열은 소정의 주파수의 저주파 성분 및 상기 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 균등 파형으로부터 상기 저주파 성분을 저감한 파형에 대응하는 난수열이며,
    상기 균등 파형은 균등 난수열로 나타내는 파형인 정보 처리 장치.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 난수열에 대응하는 파형의 파워 스텍트럼은 고주파 측에 치우친 강도분포를 갖는 정보 처리 장치.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서,
    상기 역치는 상기 난수열을 구성하는 난수치의 히스토그램에 기초하여 결정되는 정보 처리 장치.
  7. 제1항 내지 제6항 중의 어느 한 항에 있어서,
    상기 역치는 상기 난수열을 구성하는 난수치의 누적 확률분포에 기초하여 결정되는 정보 처리 장치.
  8. 제7항에 있어서,
    상기 역치는 상기 누적 확률분포로 나타내는 함수의 역함수에 기초하여 결정되는 정보 처리 장치.
  9. 제1항 내지 제8항 중의 어느 한 항에 있어서,
    상기 연산기에 의한 연산은 상기 입력 화상 데이터를 구성하는 1프레임마다 실행되는 정보 처리 장치.
  10. 제1항 내지 제9항 중의 어느 한 항에 있어서,
    상기 하위 비트와 상기 역치는 LUT또는 수식에 의해 대응되는 정보 처리 장치.
  11. 제1항 내지 제10항 중의 어느 한 항에 있어서,
    상기 난수열은 소정의 주파수의 저주파 성분 및 상기 저주파 성분보다 높은 주파수의 고주파 성분을 포함하는 균등 파형으로부터 콘트라스트 감도 함수가 소정치보다 큰 주파수 성분을 저감한 파형에 대응하는 난수열이며,
    상기 균등 파형은 균등 난수열로 나타내는 파형인 정보 처리 장치.
  12. 제1항 내지 제11항 중의 어느 한 항에 기재된 정보 처리 장치를 구비하는 화상 표시 장치.
  13. 컴퓨터를,
    난수열을 생성하는 난수 생성부,
    입력 화상 데이터를 구성하는 임의의 수의 상위 비트 및 하위 비트 중, 상기 하위 비트에 대응되는 역치와 상기 난수열을 구성하는 난수치를 비교하는 비교기,
    상기 비교기에 의한 비교 결과에 기초하여 상기 입력 화상 데이터의 상기 상위 비트의 값을 변화시키는 연산기,
    로서 기능시키고,
    상기 역치는 상기 하위 비트의 값에 대해 비선형적으로 변화되도록 설정되고 또한 상기 역치가 상기 하위 비트의 값에 대해 선형적으로 변화되도록 설정되는 경우에 비교하여 프레임 변조 후의 계조의 선형성이 높아지도록 설정되는 정보처리 프로그램.
KR1020197017499A 2016-12-05 2016-12-05 정보 처리 장치 및 프로그램 KR102137113B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/086020 WO2018104993A1 (ja) 2016-12-05 2016-12-05 情報処理装置及びプログラム

Publications (2)

Publication Number Publication Date
KR20190078652A true KR20190078652A (ko) 2019-07-04
KR102137113B1 KR102137113B1 (ko) 2020-07-23

Family

ID=62491817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017499A KR102137113B1 (ko) 2016-12-05 2016-12-05 정보 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US10733964B2 (ko)
JP (1) JP6616020B2 (ko)
KR (1) KR102137113B1 (ko)
CN (1) CN110036634B (ko)
WO (1) WO2018104993A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019069753A1 (ja) * 2017-10-04 2019-04-11 パナソニックIpマネジメント株式会社 映像信号処理装置、映像表示システム、及び映像信号処理方法
JP2022046836A (ja) * 2019-02-04 2022-03-24 京セラ株式会社 表示データ生成装置および表示装置
US11650795B2 (en) * 2019-08-23 2023-05-16 SK Hynix Inc. Raw read based physically unclonable function for flash memory
CN112634817A (zh) * 2020-12-23 2021-04-09 浙江大学 一种pwm调光装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662280A (ja) * 1992-08-06 1994-03-04 Matsushita Electric Ind Co Ltd 偽輪郭補正回路
JP2000231368A (ja) 1999-02-09 2000-08-22 Nanao Corp 画像表示方法および画像表示装置
KR100848093B1 (ko) * 2002-03-18 2008-07-24 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
JP2008181081A (ja) * 2006-12-28 2008-08-07 Matsushita Electric Ind Co Ltd 画像表示装置の駆動装置
KR100859507B1 (ko) * 2001-12-05 2008-09-22 삼성전자주식회사 디더링 장치 및 디더링 방법
KR20090013481A (ko) * 2007-08-02 2009-02-05 삼성전자주식회사 소스 드라이버 회로 및 이를 포함하는 액정표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4086520B2 (ja) * 2001-03-19 2008-05-14 株式会社リコー 多値画像の符号化及び復号化方法並びに装置
JP4374473B2 (ja) * 2003-12-24 2009-12-02 学校法人同志社 制御システムおよび照明用制御システム
US20080158033A1 (en) 2006-12-28 2008-07-03 Yasuyuki Doi Driving device for image display system
CN101582165B (zh) * 2009-06-29 2011-11-16 浙江大学 基于灰度图像与空间深度数据的摄像机阵列标定算法
US20110231465A1 (en) * 2010-03-09 2011-09-22 Phatak Dhananjay S Residue Number Systems Methods and Apparatuses
JP5382009B2 (ja) * 2011-01-21 2014-01-08 ブラザー工業株式会社 画像処理装置及び画像処理プログラム
CN103841385B (zh) * 2012-11-26 2016-06-01 比亚迪股份有限公司 图像抖动处理方法及装置
JP2015049335A (ja) * 2013-08-30 2015-03-16 三星ディスプレイ株式會社Samsung Display Co.,Ltd. El表示装置及びel表示装置の駆動方法
CN104050928B (zh) * 2014-07-10 2017-06-27 杭州士兰微电子股份有限公司 用于led显示器的灰度显示驱动方法及装置
CN105741222B (zh) * 2015-12-31 2019-01-29 杨春芳 一种基于像素子集嵌入率估计的隐写信息定位方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662280A (ja) * 1992-08-06 1994-03-04 Matsushita Electric Ind Co Ltd 偽輪郭補正回路
JP2000231368A (ja) 1999-02-09 2000-08-22 Nanao Corp 画像表示方法および画像表示装置
KR100859507B1 (ko) * 2001-12-05 2008-09-22 삼성전자주식회사 디더링 장치 및 디더링 방법
KR100848093B1 (ko) * 2002-03-18 2008-07-24 삼성전자주식회사 액정 표시 장치의 디더링 장치 및 디더링 방법
JP2008181081A (ja) * 2006-12-28 2008-08-07 Matsushita Electric Ind Co Ltd 画像表示装置の駆動装置
KR20090013481A (ko) * 2007-08-02 2009-02-05 삼성전자주식회사 소스 드라이버 회로 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
KR102137113B1 (ko) 2020-07-23
CN110036634B (zh) 2021-03-09
CN110036634A (zh) 2019-07-19
US20190304410A1 (en) 2019-10-03
WO2018104993A1 (ja) 2018-06-14
JPWO2018104993A1 (ja) 2019-10-24
JP6616020B2 (ja) 2019-12-04
US10733964B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
KR20190078652A (ko) 정보 처리 장치 및 프로그램
JP4816970B2 (ja) 画像処理装置、表示装置、画像処理方法及びプログラム
US9313374B2 (en) Method and device to enhance image quality in digital video processing systems using dithering
US9100530B2 (en) Image processing apparatus, image processing method and storage medium
KR20100119023A (ko) 디밍 구동 방법 및 이를 수행하기 위한 표시 장치
JP4703152B2 (ja) ディザーパターンの生成方法およびシステム
JP2006319953A (ja) 画像形成装置及び画像形成方法
US10290254B2 (en) Image processing apparatus, display apparatus, and computer-readable storage medium
JP2005073243A (ja) ディザー構造を生成および適用する方法およびシステム
KR100745979B1 (ko) 다계조 표현을 위한 디더링 장치 및 방법
US20100165409A1 (en) Image processing apparatus, image processing method, and program
US8619189B2 (en) Image processing apparatus to reduce isolated noise effects in moving image drive distribution processing
KR20130077044A (ko) 표시장치 및 그 영상처리방법
US8947475B2 (en) Spatially multiplexed pulse width modulation
KR102284613B1 (ko) 표시장치 및 그의 영상데이터 처리방법
JP2019021993A (ja) 画像処理装置、画像処理方法、及びプログラム
Farrell et al. Optimizing subpixel rendering using a perceptual metric
JP2012118105A (ja) 表示装置、中間階調処理回路及び中間階調処理方法
KR100809348B1 (ko) 흑백 출력 장치의 다계조 표현을 위한 서브 채널 픽셀 변조방법 및 장치
JP7066562B2 (ja) 画像処理装置、画像処理方法及びプログラム
CN111988488B (zh) 网点生成方法、装置、电子设备及存储介质
JPH11225273A (ja) 画像処理方法および画像処理装置
JP2020024324A (ja) 投射型液晶表示装置
JP2020052098A (ja) 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム
JP2019028259A (ja) 映像信号処理装置、表示装置、及び映像信号処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right