JP2020052098A - 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム - Google Patents
映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム Download PDFInfo
- Publication number
- JP2020052098A JP2020052098A JP2018178452A JP2018178452A JP2020052098A JP 2020052098 A JP2020052098 A JP 2020052098A JP 2018178452 A JP2018178452 A JP 2018178452A JP 2018178452 A JP2018178452 A JP 2018178452A JP 2020052098 A JP2020052098 A JP 2020052098A
- Authority
- JP
- Japan
- Prior art keywords
- dither
- value
- dimensional
- address
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
条件1:1つのディザパターン内でディザ値0〜255が極力均一に分散していること、
条件2:ディザパターンDp1〜Dp8の各位置におけるフレーム方向のディザ値が極力分散した値であること、
である。
条件3:ディザパターンが加算されたR信号、G信号、及びB信号のフレーム内においてブロックの境界が視認されず、ブロックの境界における視覚的な違和感がほとんどないこと、
条件4:ディザパターンDp1〜Dp8よりなる3次元的なブロックが加算されたR信号、G信号、及びB信号のフレーム方向において、ディザパターンのフレーム周期の境界がほとんど視認されず、フレーム方向の周期性(具体的にはフリッカ妨害)をほとんど認識できないこと、
である。
図5は、ディザパターン生成部20が、第1実施形態のディザパターン生成方法、または、第1実施形態のディザパターン生成プログラムを実行してディザパターンを生成する処理を示している。
図7は、ディザパターン生成部20が、第2実施形態のディザパターン生成方法、または、第2実施形態のディザパターン生成プログラムを実行してディザパターンを生成する処理を示している。
上述した第1及び第2実施形態においては、対象アドレスの隣接アドレスを、図6または図8のように定義したが、図9のように定義してもよい。図9においては、対象アドレスAtgtを中心とした水平及び垂直方向にpのp×pのアドレスと、対象アドレスAtgtのフレーム方向に隣接した前及び後に位置するp×pのアドレスとが、対象アドレスAtgtを中心とした3次元的な所定の領域を構成している。pは3以上の整数である。
図10において、ディザパターン生成部20は、ステップS41にて、RAM30の2048個の全てのアドレスにディザ値0を書き込む。ディザパターン生成部20は、ステップS22にて、カウンタをリセットしてカウント値を0とし、ディザ値を255に設定する。
20 ディザパターン生成部
30 RAM(記憶装置)
41〜43 加算器
51〜53 下位ビット削減部
Claims (3)
- 水平方向のドット数をH、垂直方向のライン数をV、フレーム方向の数をFとし、H×Vのドット数は4を超える数であり、H×Vのドット数よりなる2次元的なブロックは各ドットにnビットのいずれかの値であるディザ値が設定された1つの2次元的なディザパターンとされており、前記2次元的なディザパターンがフレーム方向に数Fで配列した3次元的なブロックで構成された3次元的なディザパターンを有するディザデータを記憶する記憶装置と、
フレーム方向の数Fの2次元的なディザパターンがフレーム周期Fで順に選択され、入力された第1のビット数を有する映像信号のフレームにおけるH×Vのドット数よりなる2次元的なブロックごとに、選択されたディザパターンを加算する加算器と、
前記加算器の出力におけるオーバフローをリミット処理し、前記第1のビット数のうちの下位のnビットを削減した第2のビット数を有する映像信号を出力する下位ビット削減部と、
を備え、
H×V×Fのドット数よりなる3次元的なブロックの各ドットに対応する前記記憶装置のアドレスには、nビットのディザ値の最小値から最大値までの各値が書き込まれており、
前記記憶装置にnビットのディザ値の各値が書き込まれる際に、新たにディザ値を書き込むことができる各アドレスを中心とした3次元的な所定の領域内における、既にディザ値が書き込まれている書き込み済みアドレスの粗密の程度を示す時空間密度値を求める処理と、新たにディザ値を書き込むことができるアドレスのうち、前記時空間密度値が最小のアドレスを選択してディザ値を書き込む処理とが、前記3次元的なブロックの前記2次元的なブロックごとに実行され、
前記時空間密度値を求める処理と前記時空間密度値が最小のアドレスを選択してディザ値を書き込む処理とが実行される前記2次元的なブロックがフレーム方向に任意の順で巡回されることにより、前記3次元的なブロックの各ドットにnビットのディザ値の各値が割り当てられている
映像信号処理装置。 - 水平方向のドット数をH、垂直方向のライン数をV、フレーム方向の数をFとし、H×Vのドット数は4を超える数であり、H×Vのドット数よりなる2次元的なブロックは各ドットにnビットのいずれかの値であるディザ値が設定された1つの2次元的なディザパターンとされており、前記2次元的なディザパターンがフレーム方向に数Fで配列した3次元的なブロックで構成された3次元的なディザパターンを生成するディザパターン生成方法であり、
前記3次元的なブロックの前記2次元的なブロックごとに、
H×V×Fのドット数よりなる3次元的なブロックの各ドットに対応する記憶装置内のアドレスのうち、新たにディザ値を書き込むことができる各アドレスを中心とした3次元的な所定の領域内における、既にディザ値が書き込まれている書き込み済みアドレスの粗密の程度を示す時空間密度値を求め、
新たにディザ値を書き込むことができるアドレスのうち、前記時空間密度値が最小のアドレスを選択してディザ値を書き込み、
前記時空間密度値を求める処理と前記時空間密度値が最小のアドレスを選択してディザ値を書き込む処理とを実行する前記2次元的なブロックをフレーム方向に任意の順で巡回して、前記3次元的なブロックの各ドットに対応する前記記憶装置内のアドレスに、nビットのディザ値の最小値から最大値までの各値を任意の順番で書き込むことにより、前記記憶装置に、前記3次元的なディザパターンを有するディザデータを記憶させる
ディザパターン生成方法。 - コンピュータに、水平方向のドット数をH、垂直方向のライン数をV、フレーム方向の数をFとし、H×Vのドット数は4を超える数であり、H×Vのドット数よりなる2次元的なブロックは各ドットにnビットのいずれかの値であるディザ値が設定された1つの2次元的なディザパターンとされており、前記2次元的なディザパターンがフレーム方向に数Fで配列した3次元的なブロックで構成された3次元的なディザパターンを生成する処理を実行させるディザパターン生成プログラムであり、
前記3次元的なブロックの前記2次元的なブロックごとに、
H×V×Fのドット数よりなる3次元的なブロックの各ドットに対応する記憶装置内のアドレスのうち、新たにディザ値を書き込むことができる各アドレスを中心とした3次元的な所定の領域内における、既にディザ値が書き込まれている書き込み済みアドレスの粗密の程度を示す時空間密度値を求める処理と、
新たにディザ値を書き込むことができるアドレスのうち、前記時空間密度値が最小のアドレスを選択してディザ値を書き込む処理と、
を実行させ、
さらに、前記時空間密度値を求める処理と前記時空間密度値が最小のアドレスを選択してディザ値を書き込む処理とを実行させる前記2次元的なブロックをフレーム方向に任意の順で巡回させて、前記3次元的なブロックの各ドットに対応する前記記憶装置内のアドレスに、nビットのディザ値の最小値から最大値までの各値を任意の順番で書き込むことにより、前記記憶装置に、前記3次元的なディザパターンを有するディザデータを記憶させる処理を実行させる
ディザパターン生成プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018178452A JP7063214B2 (ja) | 2018-09-25 | 2018-09-25 | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム |
US16/580,160 US10834314B2 (en) | 2018-09-25 | 2019-09-24 | Image signal processing device, dither pattern generating method, and dither pattern generating program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018178452A JP7063214B2 (ja) | 2018-09-25 | 2018-09-25 | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020052098A true JP2020052098A (ja) | 2020-04-02 |
JP7063214B2 JP7063214B2 (ja) | 2022-05-09 |
Family
ID=69996905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018178452A Active JP7063214B2 (ja) | 2018-09-25 | 2018-09-25 | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7063214B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148068A (ja) * | 1998-11-06 | 2000-05-26 | Victor Co Of Japan Ltd | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 |
JP2000188702A (ja) * | 1998-10-12 | 2000-07-04 | Victor Co Of Japan Ltd | マトリクス型表示装置の映像信号処理回路 |
JP2005107532A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | ディザーパターンアレイの形成方法およびシステム |
JP2005321442A (ja) * | 2004-05-06 | 2005-11-17 | Pioneer Electronic Corp | ディスプレイ装置のディザ処理回路 |
JP2009092837A (ja) * | 2007-10-05 | 2009-04-30 | Hitachi Ltd | デジタル表示装置の表示方法及びデジタル表示装置 |
-
2018
- 2018-09-25 JP JP2018178452A patent/JP7063214B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188702A (ja) * | 1998-10-12 | 2000-07-04 | Victor Co Of Japan Ltd | マトリクス型表示装置の映像信号処理回路 |
JP2000148068A (ja) * | 1998-11-06 | 2000-05-26 | Victor Co Of Japan Ltd | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 |
JP2005107532A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | ディザーパターンアレイの形成方法およびシステム |
JP2005321442A (ja) * | 2004-05-06 | 2005-11-17 | Pioneer Electronic Corp | ディスプレイ装置のディザ処理回路 |
JP2009092837A (ja) * | 2007-10-05 | 2009-04-30 | Hitachi Ltd | デジタル表示装置の表示方法及びデジタル表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7063214B2 (ja) | 2022-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4816970B2 (ja) | 画像処理装置、表示装置、画像処理方法及びプログラム | |
JP4577583B2 (ja) | 画像処理装置および画像処理方法、プログラム、並びに、記録媒体 | |
JP4922091B2 (ja) | 映像信号処理装置、映像信号処理方法及び表示装置 | |
US20070024636A1 (en) | Apparatus and method for color dithering | |
JP2007181189A (ja) | 画像処理装置、表示装置、画像処理方法及びプログラム | |
US10834314B2 (en) | Image signal processing device, dither pattern generating method, and dither pattern generating program | |
JP7006519B2 (ja) | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム | |
CN110036634B (zh) | 信息处理装置、图像显示装置及信息处理记录介质 | |
US7580044B2 (en) | Method and apparatus for non-linear dithering of images | |
JP7063213B2 (ja) | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム | |
US9583072B2 (en) | Spatial dithering for a display panel | |
US20160335752A1 (en) | Image signal providing apparatus and image signal providing method | |
JP2020052098A (ja) | 映像信号処理装置、ディザパターン生成方法、及びディザパターン生成プログラム | |
JP2006086965A (ja) | 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 | |
JP5024112B2 (ja) | 画像信号処理装置および画像信号処理プログラム | |
CN114202517A (zh) | 一种图像对比度调节方法及装置 | |
JP4843489B2 (ja) | 画像処理装置 | |
US11302232B2 (en) | Circuit device, electro-optical device, and electronic apparatus | |
JP4930845B2 (ja) | 画像処理装置、画像処理方法、および画像処理用プログラム | |
JP6334358B2 (ja) | 画像信号処理装置およびビット拡張演算処理方法 | |
JP6969194B2 (ja) | 映像信号処理装置、表示装置、及び映像信号処理方法 | |
JP2008064831A (ja) | 画像処理回路、画像処理方法、電気光学装置、電子機器 | |
JP2017062437A (ja) | 映像信号処理装置、表示装置及び映像信号処理方法 | |
JP2007101694A (ja) | 画像処理装置及びプログラム | |
JP2001042819A (ja) | 階調表示方法、及び階調表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7063214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |