JP2006086965A - 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 - Google Patents
画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 Download PDFInfo
- Publication number
- JP2006086965A JP2006086965A JP2004271498A JP2004271498A JP2006086965A JP 2006086965 A JP2006086965 A JP 2006086965A JP 2004271498 A JP2004271498 A JP 2004271498A JP 2004271498 A JP2004271498 A JP 2004271498A JP 2006086965 A JP2006086965 A JP 2006086965A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- image
- value
- image processing
- bit planes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2048—Display of intermediate tones using dithering with addition of random noise to an image signal or to a gradation threshold
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Color Image Communication Systems (AREA)
Abstract
【解決手段】二次元ディザマトリクスで多値ディザ処理し原画像ラスタ画像1のビットプレーン数を減少させる処理部前段4と、ビットプレーン数減少ラスタ画像の画像データを記憶するメモリ2と、メモリ2画像データに対してビット付加処理しビットプレーン数を増加させる処理部後段5とを有する画像処理装置で、処理部前段4は、原画像とビットプレーン数増加ラスタ画像の全ディザ値の平均との差を最小とするためにオフセット生成部101生成のオフセット値としきい値生成部11A生成のしきい値との合算値で多値ディザ処理を行い、しきい値マトリクスは、ディザマトリクスの値のうち、オフセットマトリクスの値が“0”ではない各箇所に対応する値を、元とは異なる値に変更したマトリクスである。
【選択図】 図5
Description
○ビットプレーン数を減らすことにより、偽輪郭、偽色の発生、粒状感等がみられ、画質が低下してしまう。
○スーパーインポーズ(ある表示画面上に「文字」のような異なる画面を重ねて表示する技術)表示の場合、入力画像として、複数の画面(例えば、画像と文字)を用意しなければならないため、入力画像のデータ容量が大きくなってしまい、入力画像をメモリに蓄積したり、バス幅に制限のある伝送路を介して伝送することが難しくなってしまう。
○携帯端末など、表示画面の最大解像度が小さいディスプレイでは、地図などの大きい画像を表示する際に画像をスクロールさせる必要がある。このスクロール表示は一見単純な動作であるが、表示メモリの書き換え量が多くなり、これに伴って消費電力が増大してしまう。
○ラスタ画像に対するディザ処理の場合は、ディザ周期が小さいほど高周波な微小ノイズが得られるため、画質の劣化を小さくできる。しかし、一般的に、表示装置の主走査方向の画素数は、“2”〜“6”を因数として含む数(480,720,840等)であるため、画像の圧縮・伸張に伴って画質が劣化してしまう。表示装置の主走査方向の画素数の因数とならないように、ディザの周期を大きくした場合は、ディザ処理の本来の目的である高周波な微小ノイズが得られなくなり、やはり画像の圧縮・伸張に伴って画質が劣化してしまう。
従って、逆量子化後に画像信号に付加する値は−1、0、1、2及び3のいずれかであり、正の値をとる場合と負の値をとる場合との両方のケースがあり得ることとなる。このため、出力側の画像信号にオフセット値を付加する場合は、加算回路ではなく加減算回路を用いた構成としなければならない。しかし、加減算回路の回路面積は、加算回路と比較して少なく見ても20%以上大きいため、回路規模の増大は避けられない。
一般に、ノイズ成分は、低周波になると人間に知覚されやすくなるため、オフセット例2を用いると、画質が劣化して見えてしまう。
又は、上記本発明の第1の態様の、第1の画像処理手段が、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算する構成に加えて、合算値マトリクスと定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することが好ましい。
また、ラスタ画像のビットプレーン数を減少させるときは、二次元ディザマトリクスの一部の値を変更して生成した“しきい値マトリクス”と“オフセットマトリクス”との合算値(合算値マトリクス)に基づいて多値ディザ処理を施し、ビットプレーン数を増加させるときは多値ディザ処理で用いたしきい値マトリクスを基にビット付加を行うため、ビット付加を行った画像は、従来の画像処理方法を適用した場合と比較して原画像との誤差が小さくなる。これにより、誤差が大きい場合に現れる粒状感や偽色を抑制でき、高画質な表示が得られる。
なお、基板(例えば、ガラス基板)上に駆動回路を形成した表示装置に本態様の画像処理装置を適用する場合は、同じプロセスで基板上に形成することが可能である。よって、本態様の画像処理装置を表示装置に適用すれば、省メモリによる面積減少、及び低消費電力を実現できる。
又は、上記本発明の第2の態様の、第1の装置が、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算する構成においては、第1の装置が合算値マトリクスと定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することが好ましい。
これにより、例えば、バス幅が16ビットしかない伝送路を用いてRGB各色6ビット(計18ビット)のラスタ画像のデータを伝送したい場合に、ラスタ画像に対してビットプレーン圧縮を施すことで、データをパラレル伝送することが可能となる。
又は、上記本発明の第3の態様の、第1の画像処理手段が、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算する構成に加えて、合算値マトリクスと定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することが好ましい。
これにより、例えば、バス幅が16ビットしかない伝送路を用いてRGB各色6ビット(計18ビット)のラスタ画像のデータを伝送したい場合に、ラスタ画像に対してビットプレーン圧縮を施すことで、データをパラレル伝送することが可能となる。
本発明によれば、表示装置に送るビットマップ画像の圧縮・伸張を少ないロジック数で行うことができ、メモリ容量や伝送容量の減少を図ることができる。
ディザ法によって生じる粒状感を目立たなくするには、加えるしきい値(ディザ値)としてはなるべく空間周波数が高いものを選ぶ必要がある。例えば、画像の縦横いずれの方向に対しても微小長さを一周期として同一のパターンが繰り返される二次元ディザマトリクスを用いてディザ処理を行うのであれば、ディザマトリクスの周期が小さいほど周期的なノイズの周波数が高くなり、ノイズとして目立ちにくくなる。しかしながら、上記説明したように、図1(a)に示す従来のしきい値マトリクス(縦横いずれも2画素周期の二次元ディザマトリクス)に上記オフセット例2のようなオフセット値を加算すると、加算後のマトリクスは低い周波数成分を含むこととなり、粒状感が目立ってしまう。
(1)ある1構成単位で(1×1は除く)で市松模様となるようにオフセットマトリクスを決定する。この時のオフセットの値は“0”又は“1”である。
(2)オフセット値が“1”の領域のしきい値マトリクスのマトリクス値を上記手法に乗っ取って演算する。
という順序で設定できる。
ただし、実際にディザ処理に用いるマトリクス(合算値マトリクス)の空間周波数が高くなるのであれば、これとは異なる方法でしきい値マトリクスとオフセットマトリクスとを設定しても良い。
本発明を好適に実施した第1の実施形態について説明する。図5に、本実施形態にかかる画像処理装置の構成を示す。
この画像処理装置は、コンピュータから送出されたRGB各色6ビットのラスタ画像1を画像処理部前段4で処理した後、各色4ビットのラスタ画像をメモリ2に蓄積し、当該蓄積された各色4ビットのラスタ画像を画像処理部後段5で各色6ビットに変換して、6ビット表示可能な画像表示部3に出力する構成である。なお、図5ではRGBのうちの1色に対するブロック構成を示しているが、他の2色に対しても同様な構成を並列で有している。
しきい値生成部11Aは、ラスタ画像1の画素のXY座標(x,y)が入力され、これを基にディザ処理に用いるしきい値を生成する。オフセット生成部101は、ラスタ画像1の画素のXY座標(x,y)が入力され、これを基にして画素信号に付加するオフセット値を生成する。量子化部18は、入力された6ビットのデータから下位2ビットを取り除き、上位4ビットのみを出力する。
第2の加算器21には、合成オフセット値と初期しきい値とが入力される。第2の加算器21は、これらの加算結果(以下、合算値ともいう)を第3の加算器22へ出力する。
第3の加算器22には、6ビットの画素データと合算値とが入力される。第3の加算器22は、これらの加算結果を量子化器18へ出力する。
横軸の各画素(画素位置)において、左の縦軸で示している6ビット入力階調を右の縦軸で示している4ビット出力階調に変換する処理を行っている。例えば、左から4番目の画素位置にある“◆”は、入力階調が“011010”であることを示している。その値は合算値である“011100”と“011000”との間にあるため、その間に引かれた横線の値に間引きされる。出力階調は“■”で示されており、この時の出力階調は“0110”である。
なお、左から2番目の画像位置のように、入力階調と合算値とが同じである場合(共に011100)には、出力階調は、入力階調よりも小さい合算値(011000)との間にある横線の値(0110)に間引きされる。また、左から3番目の画素位置のように、入力階調値(011011)を挟む合算値同士の間(011101と011001との間)に横線が無い(換言すると、合算値と横線とが重なる)場合は、入力階調値(011011)よりも大きい方の合算値(011101)と重ねる横線の値(0111)に変換される。換言すると、図中で入力階調値(011011)よりも上側となる4ビットの階調値のうち、入力階調値に最も近い値(0111)が出力階調値として選択される。ただし、一番左の画素位置のように、入力階調値(011101)が横線上にある場合には、横線の値(0111)が出力階調値として選択される。
上記プロセスを画素位置ごとに行って、6ビットの階調データであるラスタ画像1を4ビット出力階調に変換する。
なお、合算値と入力階調値とが同じ場合は、合算値よりも小さくて最も近い4ビット値に変換される。換言すると、合算値と入力階調値とが同じ場合は、図中で合算値よりも下側となる4ビットの階調値のうち、合算値に最も近い値が出力階調値として選択される。
図8において、画像処理部前段4は、入力された画素のxy座標値(x,y)に応じて変わる合算値に基づいて4ビット階調に変換している。このように各色6ビットから各色4ビットに変換することにより、ビットプレーン数を減少したラスタ画像をメモリ2に蓄積していく。
ビット付加部14は、メモリ2から出力された4ビット信号を上位4ビットとし、しきい値生成部11Bから出力された2ビット信号を下位2ビットとして6ビットの信号を生成し、画像表示部3へ出力する。
図中では、各入力信号、初期しきい値及び初期オフセットと、しきい値生成部における信号値とを10進数で示している。メモリに蓄積される信号は、4ビットの階調値の10進数表現、各出力信号は6ビット階調値の10進数表現である。
入力信号が2以上61以下の場合は出力信号の平均値は、入力信号の値と一致しており、階調ずれが発生しないことが分かる。
本発明を好適に実施した第2の実施形態について説明する。本実施形態にかかる画像処理装置は、第1の実施形態にかかる画像処理装置とほぼ同様の構成であるが、ビット付加部14の構成が第1の実施形態とは異なっている。
図中では、各入力信号、初期しきい値及び初期オフセットと、しきい値生成部における信号値とを10進数で示している。メモリに蓄積される信号は、4ビットの階調値の10進数表現、各出力信号は6ビット階調値の10進数表現である。
入力信号が6以上57以下の場合は出力信号の平均値は、入力信号の値と一致しており、階調ずれが発生しないことが分かる。また、入力信号が、最大階調の“63”や最小階調の“0”である場合にも、入力信号の値と出力信号の平均値とが一致するため、いわゆる「白抜け」や「黒浮き」の発生を防止できる。
本発明を好適に実施した第2の実施形態について説明する。図14に、本実施形態にかかる画像処理装置の構成を示す。この画像処理装置は、第1の実施形態にかかる画像処理装置とほぼ同様であるが、画像処理部前段4内部の構成が異なっている。
本実施形態において、画像処理部前段4は、オフセット込みしきい値生成部102、量子化器18、第3の加算器22及び第4の加算器23で構成されている。
本発明を好適に実施した第4の実施形態について説明する。図16に本実施形態にかかる画像伝送装置の構成を示す。この画像伝送装置は、ラスタ画像を送信する第1の装置7と、ラスタ画像を受信する第2の装置8と、を有して構成され、第1の装置7では各色6ビット階調のラスタ画像1を画像処理部前段4で各色4ビット階調に変換し、それを第2の装置8に伝送する。第2の装置8では、第1の装置7から受け取ったラスタ画像を画像処理部後段105で処理を行い、各色6ビット階調のラスタ画像に戻し、画像表示部3へ出力する。
カウンタ106は、第1の装置7からシリアルに送られてくる画素データに対応して動作し、カウント値に基づいて画素のXY座標を特定する。カウンタ106は、画素のXY座標(x,y)をしきい値生成部11Bへ出力する。
例えば、画像を受信するための伝送路が16ビットのバス幅しか備えていない装置間で各色6ビット(計18ビット)のラスタ画像を伝送したい場合などは、送信側においてビットプレーン数が減少させ、ビットプレーン数が減少した状態のラスタ画像を伝送路を介して伝送し、この画像のビットプレーン数を受信側において増加させることにより、原画像と比較して画質に遜色のない画像を各色パラレルに伝送することが可能となる。
本発明を好適に実施した第5の実施形態について説明する。図17に、本実施形態にかかる表示装置の構成を示す。 この表示装置は、コンピュータから送出されたRGB各色6ビットのラスタ画像1を画像処理部前段4で処理した後、各色4ビットのラスタ画像をメモリ2に蓄積し、当該蓄積された各色4ビットの画像データを1ライン分まとめて画像処理部後段103A〜103Dへ出力し、ここで各色6ビットに変換して、6ビット表示可能な画像表示部3で表示する装置である。
図19(b)に示すように、しきい値生成部104Xの出力値は、しきい値生成部11Aが生成する初期しきい値の各列に対応する。
これにより、画素データをラッチするための回路が不要となり、回路規模を縮小できる。
本発明を好適に実施した第6の実施形態について説明する。図20に、本実施形態にかかる画像表示装置の構成を示す。この画像表示装置は、第5の実施形態とほぼ同様であり、コンピュータから送出されたRGB各色6ビットのラスタ画像1を画像処理部前段4で処理した後、各色4ビットのラスタ画像をメモリ2に蓄積し、当該蓄積された各色4ビットの画像データを1ライン分まとめて画像処理部後段107へ出力し、ここで各色6ビットに変換して、6ビット表示可能な画像表示部3で表示する装置である。
本発明を好適に実施した第7の実施形態について説明する。図25に本実施形態にかかる画像表示装置の構成を示す。本実施形態にかかる画像表示装置は、第6の実施形態とほぼ同様の構成である。ただし、本実施形態においては、全しきい値生成部108内部の構成が第6の実施形態とは異なっており、全しきい値生成部108から出力されるデータは5ビットのデータである。
しかも、本実施形態においては、第6の実施形態のように全しきい値生成部108内にしきい値生成部を四つ(108a〜108D)設ける必要はない。さらに、全しきい値生成部108と各画像処理部後段107とを接続する配線は5本で済む(第6の実施形態では8本必要)。このため、第6の実施形態に示す構成よりも小さい規模の回路で同様の効果が得られる。
本発明を好適に実施した第8の実施形態について説明する。本発明の画像処理は、コンピュータを用いたソフトウェア処理として実行することも可能である。すなわち、図30に示すように、画像処理部前段4及び画像処理部後段6を実質的なコンピュータによるソフトウェアで構成する。
図31に、本実施形態にかかる画像処理方法の流れを示す。この画像処理方法は、6bitのラスタ画像1のビットプレーン数を4bitに減少させて一旦メモリ2に格納し、メモリ2から読み出した画像信号のビットプレーン数を6bitに増加させてから表示装置3に表示させる処理であり、ステップS3が画像処理部前段4における処理、ステップS6が画像処理部後段5における処理である。画像処理部前段4での処理の流れを図32に示す。また、画像処理部後段5における処理の流れを図33に示す。
・((x mod 4)+1)及び((y mod 4)+1)を算出し、DitherER(図2に示した合算値マトリクス)から((x mod 4)+1)列、((y mod 4)+1)行の値を取得する(ステップS31)。
・Rinの値が、DitherERから定数オフセット減算した値(DitherER-2)以上であれば(ステップS32/Yes)、Rinの値から(DitherER-2)を減算した値(Rin+2-DitherER)を4で除した値(量子化した値)をRmemとする(ステップS33)。
・Rinが、(DitherER-2)未満であれば(ステップS32/No)、Rmemを0とする(ステップS34)。
・((x mod 4)+1)及び((y mod 4)+1)を算出し、DitherDR(図2に示したしきい値マトリクス)から((x mod 4)+1)列、((y mod 4)+1)行の値を取得する(ステップS61)。
・Rmemを4倍し、DitherDRから取得した値を加算する(ステップS62)。
・Rmem=15ならば(ステップS61’/Yes)、Rout=63とする(ステップS62’)。
・Rmem=0ならば(ステップS61’/No、S63’/Yes)、Rout=0とする(ステップS64’)。
・Rmem≠15かつRmem≠0ならば(ステップS61’/No、S63’/No)、((x mod 4)+1)及び((y mod 4)+1)を算出し、DitherDR(図2に示したしきい値マトリクス)から((x mod 4)+1)列、((y mod 4)+1)行の値を取得し(ステップS65’)、この値をRmemを4倍した値を加算する(ステップS66’)。
また、本実施形態においては、画像処理装置の画像処理部前段及び画像処理部後段をコンピュータを用いたソフトウェア処理で実現する構成について説明したが、画像伝送装置や表示装置に関しても同様に画像処理部前段や画像処理部後段をコンピュータを用いたソフトウェア処理によって構成できることは言うまでもない。
本発明の好適に実施した第9の実施形態について説明する。上記各実施形態においては、6ビットのラスタ画像のビットプレーン数を4ビットに減少させ、その後でビットプレーン数を6ビットに増加させる処理について説明したが、処理の前後でのビットプレーン数はこれに限定されることはないため、本実施形態においては上記各実施形態とはビットプレーンの減少数が異なる場合について説明する。
図36に、本実施形態にかかる画像処理装置の構成を示す。図36に示すように、本実施形態においては、6ビットのラスタ画像のビットプレーン数を5ビットに減少させ、その後でビットプレーン数を6ビットに増加させる。本実施形態にかかる画像処理装置では、しきい値マトリクスやオフセットマトリクスには、図37に示すように2×2のマトリクスを用いる。また、定数オフセット値は“1”となる。さらに、量子化部18’は、入力された6ビットの信号の下位1ビットだけを削除する。
・((x mod 4)+1)及び((y mod 4)+1)を算出し、DitherER(図37に示したしきい値マトリクスとオフセットマトリクスとを合算したマトリクス)から((x mod 4)+1)列、((y mod 4)+1)行の値を取得する(ステップS31’’)。
・Rinの値が、DitherERから定数オフセット減算した値(DitherER-1)以上であれば(ステップS32’’/Yes)、Rinの値から(DitherER-1)を減算した値(Rin+1-DitherER)を2で除した値(量子化した値)をRmemとする(ステップS33’’)。
・Rinが、(DitherER-1)未満であれば(ステップS32’’/No)、Rmemを0とする(ステップS34’’)。
・Rmem=15ならば(ステップS61’’/Yes)、Rout=63とする(ステップS62’’)。
・Rmem=0ならば(ステップS61’’/No、S63’’/Yes)、Rout=0とする(ステップS64’’)。
・Rmem≠15かつRmem≠0ならば(ステップS61’’/No、S63’’/No)、((x mod 4)+1)及び((y mod 4)+1)を算出し、DitherDR(図37に示したしきい値マトリクス)から((x mod 4)+1)列、((y mod 4)+1)行の値を取得し(ステップS65’’)、この値をRmemを2倍した値を加算する(ステップS66’’)。
例えば、上記実施形態においては、RGBの各色に同様の構成が並列に構成されているものとしたが、各色のビットプレーンの減少数が同じである必要はない。例えば、画像信号がRGBの3系統である場合は、青のビットプレーンを最も大きく減少させ、赤のビットプレーン数を2番目に大きく減少させ、緑のビットプレーン数を最も小さく減少させることが好ましい。これは、人間の目は、緑の変化に対して最も敏感で、青の変化に対して鈍感だからである。
また、RGBの一部の色のみビットプレーン数を減少・増加させる構成であっても良い。
また、ラスタ画像は必ずしも複数色の画像信号からなるカラー画像である必要はなく、単色画像であっても良い。すなわち、上記各実施形態において示した構成が必ずしも各色並列に設けられている必要はない。
このように本発明は様々な変形が可能である。
2 メモリ
3 画像表示部
4、4’ 画像処理部前段
5、5’、103A、103B、103C、103D 画像処理部後段
11、11A、11A’、11B、11B’、104A、104B、104C、104D、107、108A、108B、108C、108D しきい値生成部
14、14’ ビット付加部
18、18’ 量子化部
20 第1の加算器
21 第2の加算器
22 第3の加算器
23 第4の加算器
101、101’ オフセット生成部
102 オフセット込みしきい値生成部
106 カウンタ
108 全しきい値生成部
Claims (55)
- 二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第1の画像処理手段と、該第1の画像処理手段によってビットプレーン数が減少させられたラスタ画像の画像データを記憶するメモリと、該メモリから読み出した前記画像データに対してビット付加処理を行ってビットプレーン数を増加させる第2の画像処理手段とを有する画像処理装置であって、
前記第1の画像処理手段は、前記原画像の信号値と前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを前記多値ディザ処理に用い、
前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“0”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像処理装置。 - 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項1記載の画像処理装置。
- 前記オフセットマトリクスは、マトリクス値“1”と“0”とがそれぞれ行方向及び列方向ともに2以上連続して市松状に配置されたマトリクスであることを特徴とする請求項1又は2記載の画像処理装置。
- 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“1”である部分に対応するマトリクス値が、元の値が0でなければ1減少させられ、元の値が0であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項3記載の画像処理装置。
- 前記第1の画像処理手段は、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項1から4のいずれか1項記載の画像処理装置。
- 前記オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することを特徴とする請求項1から5のいずれか1項記載の画像処理装置。
- 前記合算値マトリクスと前記定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することを特徴とする請求項5記載の画像処理装置。
- 前記第2の画像処理手段は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項1から7のいずれか1項記載の画像処理装置。 - 前記ラスタ画像は、RGB信号の各色いずれもが同じビットプレーン数を有するRGBカラー画像であり、ビットプレーン数の減少量はB信号が最も大きく、G信号が最も小さいことを特徴とする請求項1から8のいずれか1項記載の画像処理装置。
- 前記ラスタ画像は、RGBの各色成分からなるRGBカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第1の画像処理手段において減少させた後、前記第2の画像処理手段においてビットプレーン数を増加させることを特徴とする請求項1から8のいずれか1項記載の画像処理装置。
- 前記第2の画像処理手段は、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項1から10のいずれか1項記載の画像処理装置。
- 第1の装置にて、二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させ、該ビットプレーン数が減少したラスタ画像を第2の装置に伝送し、前記第2の装置にて、該ビットプレーン数が減少したラスタ画像に対してビット付加処理を行ってビットプレーン数を増加させる画像伝送装置であって、
前記第1の装置は、前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均と前記原画像の階調値との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとを合算したマトリクスを前記多値ディザ処理に用い、
前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“0”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像伝送装置。 - 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項12記載の画像伝送装置。
- 前記オフセットマトリクスは、マトリクス値“1”と“0”とがそれぞれ行方向及び列方向ともに2以上連続して市松状に配置されたマトリクスであることを特徴とする請求項12又は13記載の画像伝送装置。
- 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“1”である部分に対応するマトリクス値が、元の値が0でなければ1減少させられ、元の値が0であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項14記載の画像伝送装置。
- 前記第1の装置は、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項12から15のいずれか1項記載の画像伝送装置。
- 前記第1の装置が、前記オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することを特徴とする請求項12から16のいずれか1項記載の画像伝送装置。
- 前記第1の装置が、前記合算値マトリクスと前記定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することを特徴とする請求項16記載の画像伝送装置。
- 前記第2の装置は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項12から18のいずれか1項記載の画像伝送装置。 - 前記ラスタ画像は、RGB信号の各色いずれもが同じビットプレーン数を有するRGBカラー画像であり、ビットプレーン数の減少量はB信号が最も大きく、G信号が最も小さいことを特徴とする請求項12から19のいずれか1項記載の画像伝送装置。
- 前記ラスタ画像は、RGBの各色成分からなるRGBカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第1の装置において減少させた後、前記第2の装置においてビットプレーン数を増加させることを特徴とする請求項12から19のいずれか1項記載の画像伝送装置。
- 前記第2の装置は、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項12から19のいずれか1項記載の画像伝送装置。
- 二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第1の画像処理手段と、該第1の画像処理手段によってビットプレーン数が減少させられたラスタ画像の画像データを記憶するメモリと、該メモリから読み出した前記画像データに対してビット付加処理を行ってビットプレーン数を増加させる第2の画像処理手段と、該第2の画像処理手段がビットプレーン数を増加させた画像データに応じた画像表示する画像表示手段とを有する表示装置であって、
前記第1の画像処理手段は、前記原画像の信号値と前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを前記多値ディザ処理に用い、
前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“0”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする表示装置。 - 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項23記載の表示装置。
- 前記オフセットマトリクスは、マトリクス値“1”と“0”とがそれぞれ行方向及び列方向ともに2以上連続して市松状に配置されたマトリクスであることを特徴とする請求項23又は24記載の表示装置。
- 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“1”である部分に対応するマトリクス値が、元の値が0でなければ1減少させられ、元の値が0であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項25記載の表示装置。
- 前記第1の画像処理手段は、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項23から26のいずれか1項記載の表示装置。
- 前記オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することを特徴とする請求項23から27のいずれか1項記載の表示装置。
- 前記合算値マトリクスと前記定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することを特徴とする請求項27記載の表示装置。
- 前記第2画像処理手段は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項23から29のいずれか1項記載の表示装置。 - 前記ラスタ画像は、RGB信号の各色いずれもが同じビットプレーン数を有するRGBカラー画像であり、ビットプレーン数の減少量はB信号が最も大きく、G信号が最も小さいことを特徴とする請求項23から30のいずれか1項記載の表示装置。
- 前記ラスタ画像は、RGBの各色成分からなるRGBカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第1の画像処理手段において減少させた後、前記第2の画像処理手段においてビットプレーン数を増加させることを特徴とする請求項23から30のいずれか1項記載の表示装置。
- 前記第2の画像処理手段は、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項23から32のいずれか1項記載の表示装置。
- 前記第2の画像処理手段は、前記画像表示部の主走査方向の1ライン分の各画素ごとに設けられており、
前記メモリからは、前記画像表示手段の主走査方向の1ライン分の画像データが各画素に対応する前記第2の画像処理手段へ一括して出力されることを特徴とする請求項23から33のいずれか1項記載の表示装置。 - 前記第2の画像処理手段の各々が前記ビット付加処理に用いるしきい値を一括して生成し、該第2の画像処理手段のそれぞれに出力する全しきい値生成手段を有することを特徴とする請求項34記載の表示装置。
- 前記第2の画像処理手段が、前記表示装置の駆動回路と同じ基板上に形成されたことを特徴とする請求項23から35のいずれか1項に記載の表示装置。
- 前記第1の画像処理手段が、前記表示装置の駆動回路と同じ基板上に形成されたことを特徴とする請求項23から36のいずれか1項に記載の表示装置。
- 二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第1の画像処理工程と、該ビットプレーン数が減少させられたラスタ画像の画像データをメモリに記憶させる工程と、該メモリから読み出した前記画像データに対してビット付加処理を行ってビットプレーン数を増加させる第2の画像処理工程とを有する画像処理方法であって、
前記第1の画像処理工程においては、前記原画像の信号値と前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを前記多値ディザ処理に用い、
前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“0”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像処理方法。 - 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項38記載の画像処理方法。
- 前記オフセットマトリクスは、マトリクス値“1”と“0”とがそれぞれ行方向及び列方向ともに2以上連続して市松状に配置されたマトリクスであることを特徴とする請求項38又は39記載の画像処理方法。
- 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“1”である部分に対応するマトリクス値が、元の値が0でなければ1減少させられ、元の値が0であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項40記載の画像処理方法。
- 前記第1の画像処理工程では、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項38から41のいずれか1項記載の画像処理方法。
- 前記第2の画像処理工程においては、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項38から42のいずれか1項記載の画像処理方法。 - 前記ラスタ画像は、RGB信号の各色いずれもが同じビットプレーン数を有するRGBカラー画像であり、ビットプレーン数の減少量はB信号が最も大きく、G信号が最も小さいことを特徴とする請求項38から43のいずれか1項記載の画像処理方法。
- 前記ラスタ画像は、RGBの各色成分からなるRGBカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第1の画像処理工程において減少させた後、前記第2の画像処理工程においてビットプレーン数を増加させることを特徴とする請求項38から43のいずれか1項記載の画像処理方法。
- 前記第2の画像処理工程では、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項38から45のいずれか1項記載の画像処理方法。
- 第1の装置が二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第1の画像処理工程と、該ビットプレーン数が減少したラスタ画像を前記第1の装置から第2の装置へ伝送する伝送工程と、前記第2の装置が該ビットプレーン数が減少したラスタ画像に対してビット付加処理を行ってビットプレーン数を増加させる第2の画像処理工程とを画像伝送方法であって、
前記第1の装置は、前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均と前記原画像の階調値との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとを合算したマトリクスを前記多値ディザ処理に用い、
前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“0”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像伝送方法。 - 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項38記載の画像伝送方法。
- 前記オフセットマトリクスは、マトリクス値“1”と“0”とがそれぞれ行方向及び列方向ともに2以上連続して市松状に配置されたマトリクスであることを特徴とする請求項47又は48記載の画像伝送方法。
- 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“1”である部分に対応するマトリクス値が、元の値が0でなければ1減少させられ、元の値が0であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項49記載の画像伝送方法。
- 前記第1の画像処理工程では、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項47から50のいずれか1項記載の画像伝送方法。
- 前記第2の画像処理工程においては、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項47から51のいずれか1項記載の画像伝送方法。 - 前記ラスタ画像は、RGB信号の各色いずれもが同じビットプレーン数を有するRGBカラー画像であり、ビットプレーン数の減少量はB信号が最も大きく、G信号が最も小さいことを特徴とする請求項47から52のいずれか1項記載の画像伝送方法。
- 前記ラスタ画像は、RGBの各色成分からなるRGBカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第1の画像処理工程において減少させた後、前記第2の画像処理工程においてビットプレーン数を増加させることを特徴とする請求項47から52のいずれか1項記載の画像伝送方法。
- 前記第2の画像処理工程では、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項47から54のいずれか1項記載の画像伝送方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271498A JP4179255B2 (ja) | 2004-09-17 | 2004-09-17 | 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 |
US11/227,217 US7808510B2 (en) | 2004-09-17 | 2005-09-16 | Image processing apparatus, image transmission apparatus, display, image processing method, and image transmission method |
CNB2005101041349A CN100437742C (zh) | 2004-09-17 | 2005-09-19 | 图像处理及传输设备、显示器、图像处理及传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271498A JP4179255B2 (ja) | 2004-09-17 | 2004-09-17 | 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086965A true JP2006086965A (ja) | 2006-03-30 |
JP4179255B2 JP4179255B2 (ja) | 2008-11-12 |
Family
ID=36073626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271498A Expired - Fee Related JP4179255B2 (ja) | 2004-09-17 | 2004-09-17 | 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7808510B2 (ja) |
JP (1) | JP4179255B2 (ja) |
CN (1) | CN100437742C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129420A (ja) * | 2006-11-22 | 2008-06-05 | Nec Electronics Corp | 表示装置およびコントローラドライバ |
JP2008268557A (ja) * | 2007-04-20 | 2008-11-06 | Sony Corp | 画像生成装置及び方法、プログラム、並びに記録媒体 |
JP2017204811A (ja) * | 2016-05-13 | 2017-11-16 | シナプティクス・ジャパン合同会社 | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4371322B2 (ja) * | 2006-11-06 | 2009-11-25 | 株式会社沖データ | 画像形成装置 |
KR20110065986A (ko) * | 2009-12-10 | 2011-06-16 | 삼성전자주식회사 | 연관된 마스크들을 이용하여 디더링된 비디오 디스플레이 방법 및 이를 적용한 비디오 디스플레이 장치 |
CN101783859B (zh) * | 2010-03-31 | 2011-12-21 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种图像数据的存储方法 |
US9093031B2 (en) * | 2010-05-28 | 2015-07-28 | Sharp Laboratories Of America, Inc. | Off axis halo mitigation using spatiotemporal dither patterns, each indexed and arranged according to index patterns with diagonal lines of constant index |
CN102157000A (zh) * | 2010-11-30 | 2011-08-17 | 方正国际软件有限公司 | 一种调整版面浓淡的方法与系统 |
KR101787020B1 (ko) * | 2011-04-29 | 2017-11-16 | 삼성디스플레이 주식회사 | 입체 영상 표시장치 및 이를 위한 데이터 처리 방법 |
JP6247548B2 (ja) * | 2014-01-24 | 2017-12-13 | 株式会社Screenホールディングス | 画像データ生成装置、画像データ生成方法および印刷システム |
CN110134347B (zh) * | 2019-04-30 | 2022-08-16 | 深圳市雄帝科技股份有限公司 | 图像处理方法、装置、计算机设备和存储介质 |
CN113160761B (zh) * | 2021-04-20 | 2023-10-03 | 惠州市华星光电技术有限公司 | 驱动方法、驱动电路及显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU605298B2 (en) * | 1987-05-29 | 1991-01-10 | Digital Equipment Corporation | System for producing dithered images on asymmetric grids |
EP0665673A3 (en) * | 1994-02-01 | 1996-06-12 | Dainippon Screen Mfg | Method and apparatus for producing a halftone image using a threshold matrix. |
US5553200A (en) * | 1995-03-03 | 1996-09-03 | Electronics For Imaging, Inc. | Method and apparatus for providing bit-rate reduction and reconstruction of image data using dither arrays |
DE10041624C2 (de) * | 1999-09-20 | 2003-09-11 | Hewlett Packard Co | Verfahren und Speichermedium zur Steuerung eines Prozessors zum Erzeugen eines skalierten Zielpixelbilds |
EP1262942A1 (en) * | 2001-06-01 | 2002-12-04 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for processing video data for a display device |
JP3781039B2 (ja) * | 2001-09-14 | 2006-05-31 | 日本電気株式会社 | 画像処理装置及び画像処理方法 |
JP3620521B2 (ja) * | 2001-09-14 | 2005-02-16 | 日本電気株式会社 | 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法 |
JP2004015146A (ja) * | 2002-06-04 | 2004-01-15 | Mitsubishi Electric Corp | 画像処理装置および画像処理方法 |
JP2004265264A (ja) * | 2003-03-04 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
US7570824B2 (en) * | 2003-07-11 | 2009-08-04 | Sharp Kabushiki Kaisha | Image processing method, image processor, image forming apparatus and memory product |
-
2004
- 2004-09-17 JP JP2004271498A patent/JP4179255B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-16 US US11/227,217 patent/US7808510B2/en not_active Expired - Fee Related
- 2005-09-19 CN CNB2005101041349A patent/CN100437742C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129420A (ja) * | 2006-11-22 | 2008-06-05 | Nec Electronics Corp | 表示装置およびコントローラドライバ |
JP2008268557A (ja) * | 2007-04-20 | 2008-11-06 | Sony Corp | 画像生成装置及び方法、プログラム、並びに記録媒体 |
JP2017204811A (ja) * | 2016-05-13 | 2017-11-16 | シナプティクス・ジャパン合同会社 | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ |
CN107426574A (zh) * | 2016-05-13 | 2017-12-01 | 辛纳普蒂克斯日本合同会社 | 图像压缩装置、图像展开装置、图像压缩展开系统以及显示驱动器 |
Also Published As
Publication number | Publication date |
---|---|
CN100437742C (zh) | 2008-11-26 |
JP4179255B2 (ja) | 2008-11-12 |
CN1750107A (zh) | 2006-03-22 |
US20060061826A1 (en) | 2006-03-23 |
US7808510B2 (en) | 2010-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3620521B2 (ja) | 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法 | |
JP4107314B2 (ja) | 画像処理、圧縮、伸長、伝送、送信、受信装置及び方法並びにそのプログラム、及び表示装置 | |
JP2003162272A5 (ja) | ||
US7808510B2 (en) | Image processing apparatus, image transmission apparatus, display, image processing method, and image transmission method | |
JP4455513B2 (ja) | 画像処理方法、画像処理装置、及び画像表示装置 | |
JP5548064B2 (ja) | 表示システム及び表示デバイスドライバ | |
US8326072B2 (en) | Image display apparatus, and method and apparatus for processing images | |
KR100554580B1 (ko) | 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 및이동 전자 기기 | |
JP2011164636A (ja) | フレームレート制御方法及びそのための液晶表示装置 | |
JP4780112B2 (ja) | 画像処理装置、画像伝送装置及び方法並びにそのプログラム及び表示装置 | |
JP4201338B2 (ja) | 画像処理装置、画像処理方法、画像表示装置、携帯用情報機器、制御プログラムおよび可読記録媒体 | |
JP2017204811A5 (ja) | ||
JP4552400B2 (ja) | 画像表示装置、画像表示方法及び画像表示プログラム | |
JP2003338929A (ja) | 画像処理方法および画像処理装置 | |
US20040051717A1 (en) | Display unit | |
JP3716855B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2005055825A (ja) | 画像表示装置、画像表示方法及び画像表示プログラム | |
JP3781039B2 (ja) | 画像処理装置及び画像処理方法 | |
JP3912079B2 (ja) | 表示装置の誤差拡散処理回路及び方法 | |
JP2004206138A5 (ja) | ||
JP2003076341A (ja) | シーケンシャル・カラー・ディスプレイ装置 | |
JP2009017446A (ja) | 画像処理装置、画像処理方法、および画像処理用プログラム | |
JP2009075493A (ja) | 画像データ処理システムおよび画像データ処理方法 | |
JPH09311669A (ja) | 画像処理装置及びその画像処理方法 | |
JP2005037961A (ja) | 画像処理装置および画像処理方法、並びに画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |