JP2017204811A - 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ - Google Patents
画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ Download PDFInfo
- Publication number
- JP2017204811A JP2017204811A JP2016096958A JP2016096958A JP2017204811A JP 2017204811 A JP2017204811 A JP 2017204811A JP 2016096958 A JP2016096958 A JP 2016096958A JP 2016096958 A JP2016096958 A JP 2016096958A JP 2017204811 A JP2017204811 A JP 2017204811A
- Authority
- JP
- Japan
- Prior art keywords
- data
- compression
- block
- image data
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Abstract
【解決手段】画像圧縮装置が、ブロック圧縮を画像データに対して行って圧縮画像データを生成するように構成された圧縮処理回路と、ディザ値生成回路とを具備する。ある圧縮対象ブロックに対応する前記圧縮画像データの生成においては、ディザ値生成回路が、圧縮対象ブロックの画像における位置を示すブロック座標に応じてディザ値を生成し、圧縮処理回路が、該ブロック圧縮において、該ディザ値を用いた量子化処理を行う。
【選択図】図4
Description
ある圧縮対象ブロックの画像データDIMGのブロック圧縮においては、該圧縮対象ブロックの画像データDIMGがマトリクス圧縮回路11に供給される。マトリクス圧縮回路11は、該画像データDIMGに含まれる画像データDA、DB、DC、DDのそれぞれに対してRGB−YCbCr変換を行い、画素A、B、C、Dのそれぞれについて、輝度データY、色差データCb、Crを算出する。
V0=77×xA+139×yA ・・・(3a)
ここで、xAは、画像の水平方向における圧縮対象ブロックの画素Aの位置を示す座標であり、yAは、画像の垂直方向における画素Aの位置を示す座標である。圧縮対象ブロック内における画素Aの位置は定義で決められているから、画素Aの座標xA、yAは、圧縮対象ブロックのブロック座標xBLK、yBLKから決定可能であることに留意されたい。上記の式(3a)は、座標xA、yAから疑似乱数を発生する簡易式である。
V1=77×xB+139×yB ・・・(3b)
V2=77×xC+139×yC ・・・(3c)
V3=77×xD+139×yD ・・・(3d)
ここで、xBは、画像の水平方向における圧縮対象ブロックの画素Bの位置を示す座標であり、yBは、画像の垂直方向における画素Bの位置を示す座標である。また、xCは、画像の水平方向における圧縮対象ブロックの画素Cの位置を示す座標であり、yCは、画像の垂直方向における画素Cの位置を示す座標である。最後に、xDは、画像の水平方向における圧縮対象ブロックの画素Dの位置を示す座標であり、yDは、画像の垂直方向における画素Dの位置を示す座標である。画素B、C、Dの座標xB、yB、xC、yC、xD、yDも、圧縮対象ブロックのブロック座標xBLK、yBLKから決定可能である。なお、疑似乱数V0〜V3の発生において用いられる簡易式は、様々に変更され得ることに留意されたい。
Ydist0=(Y0−Ymin+E0)>>m ・・・(4a)
ここで、「>>m」は、mビットの切捨て処理(即ち、右シフト)を示す演算子である。
Ydist1=(Y1−Ymin+E1)>>m ・・・(4b)
Ydist2=(Y2−Ymin+E2)>>m ・・・(4c)
Ydist3=(Y3−Ymin+E3)>>m ・・・(4d)
ある展開対象ブロックのブロック展開においては、展開対象ブロックの圧縮画像データDCMPが逆量子化回路13に供給される。加えて、ディザ値生成回路6により、当該展開対象ブロックの画素A、B、C、Dに対応するディザ値E0’、E1’、E2’、E3’が、当該展開対象ブロックのブロック座標xBLK’、yBLK’に基づいて発生され、逆量子化回路13に供給される。
V0’=77×xA’+139×yA’ ・・・(5a)
V1’=77×xB’+139×yB’ ・・・(5b)
V2’=77×xC’+139×yC’ ・・・(5c)
V3’=77×xD’+139×yD’ ・・・(5d)
ここで、xA’は、画像の水平方向における展開対象ブロックの画素Aの位置を示す座標であり、yA’は、画像の垂直方向における画素Aの位置を示す座標である。また、xB’は、画像の水平方向における展開対象ブロックの画素Bの位置を示す座標であり、yB’は、画像の垂直方向における画素Bの位置を示す座標である。更に、xC’は、画像の水平方向における展開対象ブロックの画素Cの位置を示す座標であり、yC’は、画像の垂直方向における画素Cの位置を示す座標である。最後に、xD’は、画像の水平方向における展開対象ブロックの画素Dの位置を示す座標であり、yDは、画像の垂直方向における画素Dの位置を示す座標である。展開対象ブロック内における画素A、B、C、Dの位置は定義で決められているから、展開対象ブロックの画素A、B、C、Dの座標xA’、yA’、xB’、yB’、xB’、yC’、xD’、yD’は、展開対象ブロックのブロック座標xBLK’、yBLK’から決定可能であることに留意されたい。上記の式(5a)〜(5d)は、座標xA’、yA’、xB’、yB’、xB’、yC’、xD’、yD’から疑似乱数V0’〜V3’を発生する簡易式である。なお、疑似乱数V0’〜V3 ’の発生において用いられる簡易式は、様々に変更され得ることに留意されたい。
Y0’=Ydist0<<m−E0’+Ymin・・・(6a)
Y1’=Ydist1<<m−E1’+Ymin・・・(6b)
Y2’=Ydist2<<m−E2’+Ymin・・・(6c)
Y3’=Ydist3<<m−E3’+Ymin・・・(6d)
ここで、式(6a)は、輝度データY0’を算出する場合に用いられる式であり、式(6b)は、輝度データY1’を算出する場合に用いられる式である。同様に、式(6c)は、輝度データY2’を算出する場合に用いられる式であり、式(6d)は、輝度データY3’を算出する場合に用いられる式である。式(6a)〜(6d)の演算子「<<m」は、mビットの左シフト(即ち、ビット繰上げ)を示す演算子である。
ケースA:4画素のうちの任意の組み合わせの画素の画像データの相関性が低い(図14(a))
ケースB:2画素の画像データの間に高い相関性があり、かつ、他の2画素の画像データは、先の2画素と相関性が低く、且つ、互いに相関性が低い(図14(b))
ケースC:2画素の画像データの間に高い相関性があり、かつ、他の2画素の画像データの間に高い相関性がある(図14(c))
ケースD:4画素の画像データの間に高い相関性がある(図14(d))
(1) 画素A〜Dの画像データが同一(図16A参照)
画素A〜Dが下記条件(1a)を満足する場合、可逆圧縮が行われる。
条件(1a):
RA=RB=RC=RD,
GA=GB=GC=GD,
BA=BB=BC=BD.
この場合、画素A〜Dの画像データのデータ値は3種類である。
画素A〜Dが下記条件(2a)を満足する場合にも可逆圧縮が行われる。
条件(2a):
RA=GA=BA,
RB=GB=BB,
RC=GC=BC,
RD=GD=BD.
この場合、画素A〜Dの画像データのデータ値は4種類である。
下記の3つの条件(3a)〜(3c)のいずれかを満足する場合にも可逆圧縮が行われる:
条件(3a): GA=GB=GC=GD=BA=BB=BC=BD.
条件(3b): BA=BB=BC=BD=RA=RB=RC=RD.
条件(3c): RA=RB=RC=RD=GA=GB=GC=GD.
この場合、画素A〜Dのデータ値は5種類である。
更に、下記の3つの条件(4a)〜(4c)のいずれかを満足する場合にも可逆圧縮が行われる:
条件(4a):
GA=GB=GC=GD,
RA=BA,
RB=BB,
RC=BC,
RD=BD.
条件(4b):
BA=BB=BC=BD.
RA=GA,
RB=GB,
RC=GC,
RD=GD.
条件(4c)
RA=RB=RC=RD.
GA=BA,
GB=BB,
GC=BC,
GD=BD.
この場合、画素A〜Dの画像データのデータ値は5種類である。
i∈{A,B,C,D}
j∈{A,B,C,D}
i≠j
なるi、jの全ての組み合わせについて下記条件(A)が成立しない場合、画素相関性判断回路86は、ケースAに該当する(即ち、画素A〜Dのうちから選択された2画素の可能な組み合わせの全てについて、該2画素の画素データの間の相関性が低い)と判断する(ステップS02)。
条件(A):
|Ri―Rj|≦Th1,且つ
|Gi―Gj|≦Th1,且つ
|Bi―Bj|≦Th1,
ケースAに該当する場合、画素相関性判断回路86は、(1×4)圧縮を行うと決定する。
条件(B1):
|RA―RB|≦Th2,且つ
|GA―GB|≦Th2,且つ
|BA―BB|≦Th2,且つ
|RC―RD|≦Th2,且つ
|GC―GD|≦Th2,且つ
|BC―BD|≦Th2.
条件(B2):
|RA―RC|≦Th2,且つ
|GA―GC|≦Th2,且つ
|BA―BC|≦Th2,且つ
|RB―RD|≦Th2,且つ
|GB―GD|≦Th2,且つ
|BB―BD|≦Th2.
条件(B3):
|RA―RD|≦Th2,且つ
|GA―GD|≦Th2,且つ
|BA―BD|≦Th2,且つ
|RB―RC|≦Th2,且つ
|GB―GC|≦Th2,且つ
|BB―BC|≦Th2.
条件(C):
max(RA,RB,RC,RD)−min(RA,RB,RC,RD)<Th3,且つ
max(GA,GB,GC,GD)−min(GA,GB,GC,GD)<Th3,且つ
max(BA,BB,BC,BD)−min(BA,BB,BC,BD)<Th3.
本実施例では、可逆圧縮は、画素A〜Dの画像データのデータ値を並び替えることによって行われる。図17は、可逆圧縮によって生成された可逆圧縮データDCMP1のフォーマットの例を示す図である。本実施例では、可逆圧縮データDCMP1は、48ビットデータであり、圧縮処理識別データと、パターン種類データと、データ#1〜#5と、パディングデータとで構成される。
図18は、(1×4)圧縮データDCMP2のフォーマットを示す概念図である。上述のように、(1×4)圧縮は、4画素のうちから選択された2つの画素の組み合わせの全てについて、該2つの画素の画像データの相関性が低い場合に採用される圧縮処理である。図18に示されているように、本実施例では、(1×4)圧縮データDCMP2は、圧縮処理識別データと、RA *、GA *、BA *データと、RB *、GB *、BB *データと、RC *、GC *、BC *データと、RD *、GD *、BD *データとで構成される。本実施例では、(1×4)圧縮データDCMP2は、可逆圧縮データDCMP1と同様に48ビットデータである。
図20は、(2+1×2)圧縮データDCMP3のフォーマットを示す概念図である。上述のように、(2+1×2)圧縮は、2つの画素の画像データの間に高い相関性があり、かつ、他の2つの画素の画像データは、先の2つの画素の画像データと相関性が低く、且つ、互いに相関性が低い場合に採用される。図20に示されているように、本実施例では、(2+1×2)圧縮データが、圧縮処理識別データ、形状認識データ、R代表値、G代表値、B代表値、β比較結果データ、大小認識データ、Ri *、Gi *、Bi *データ、及びRj *、Gj *、Bj *データで構成される。ここで、(2+1×2)圧縮データDCMP3は、上述の可逆圧縮データDCMP1及び(1×4)圧縮データDCMP2と同様に、48ビットデータである。
・画素A、C
・画素B、D
・画素A、B
・画素C、D
・画素B、C
・画素A、D
形状認識データは、3ビットによって、画像データの相関性が高い2つの画素が、これらの6つの組み合わせのいずれであるかを示している。
Rave=(RA+RB+1)/2,
Gave=(GA+GB+1)/2,
Bave=(BA+BB+1)/2.
図22は、(2×2)圧縮データDCMP4のフォーマットを示す概念図である。上述のように、(2×2)圧縮は、2つの画素の画像データに高い相関性があり、かつ、他の2つの画素の間に高い相関性がある場合に使用される圧縮処理である。本実施例では、(2×2)圧縮データDCMP4も48ビットデータであり、圧縮処理識別データと、形状認識データと、R代表値#1と、G代表値#1と、B代表値#1と、R代表値#2と、G代表値#2と、B代表値#2と、β比較データと、大小認識データとで構成される。
・画素A、Bの相関性が高く、画素C、Dの相関性が高い
・画素A、Cの相関性が高く、画素B、Dの相関性が高い
・画素A、Dの相関性が高く、画素B、Cの相関性が高い
形状認識データは、2ビットによって、これらの3つの組み合わせのいずれかを示している。
Rave1=(RA+RB+1)/2,
Gave1=(GA+GB+1)/2,
Bave1=(BA+BB+1)/2,
Rave2=(RA+RB+1)/2,
Gave2=(GA+GB+1)/2,
Bave1=(BA+BB+1)/2.
図24は、(4×1)圧縮データDGMP5のフォーマットを示す概念図である。上述のように、(4×1)圧縮は、4つの画素A〜Dの画像データに高い相関性がある場合に使用される圧縮処理である。(4×1)圧縮では、図5に図示されたブロック圧縮回路部1の圧縮処理回路5により行われる圧縮処理と同様の処理が行われ、(4×1)圧縮データDGMP5の展開処理では、図6で図示されたブロック展開回路部2の展開処理回路7により行われる展開処理と同様の展開処理が行われる。
Ydist0=(Y0−Ymin+E0)>>6 ・・・(9a)
Ydist1=(Y1−Ymin+E1)>>6 ・・・(9b)
Ydist2=(Y2−Ymin+E2)>>6 ・・・(9c)
Ydist3=(Y3−Ymin+E3)>>6 ・・・(9d)
Y0’=Ydist0<<m−E0’+Ymin・・・(10a)
Y1’=Ydist1<<m−E1’+Ymin・・・(10b)
Y2’=Ydist2<<m−E2’+Ymin・・・(10c)
Y3’=Ydist3<<m−E3’+Ymin・・・(10d)
ここで、式(10a)は、輝度データY0’を算出する場合に用いられる式であり、式(10b)は、輝度データY1’を算出する場合に用いられる式である。同様に、式(10c)は、輝度データY2’を算出する場合に用いられる式であり、式(10d)は、輝度データY3’を算出する場合に用いられる式である。式(10a)〜(10d)の演算子「<<m」は、mビットの左シフト(即ち、ビット繰上げ)を示す演算子である。
1 :ブロック圧縮回路部
2 :ブロック展開回路部
3 :転送経路
4 :ディザ値生成回路
5 :圧縮処理回路
6 :ディザ値生成回路
7 :展開処理回路
8A〜8D :入力
11 :マトリクス圧縮回路
12 :量子化回路
13 :逆量子化回路
14 :マトリクス展開回路
31 :ブロック圧縮回路部
32 :ブロック展開回路部
33 :転送経路
411〜413:ブロック圧縮回路
42 :画素相関性判断回路
43 :圧縮データ選択回路
441〜443ブロック展開回路
45 :圧縮処理識別回路
46 :展開データ選択回路
47、48:共通ディザ値生成回路
48 :共通ディザ値生成回路
50、50A:表示装置
51 :表示パネル
51a :表示部
52、52A:表示ドライバ
53、53A:プロセッサ
54 :ブロック圧縮回路部
61 :命令制御回路
62 :ブロック圧縮回路部
63 :画像メモリ
64 :ブロック展開回路部
65 :ソース線駆動回路
66 :階調発生回路
67 :タイミング制御回路
71 :ブロック圧縮回路部
72 :ブロック展開回路部
81 :可逆圧縮回路
82 :(1×4)圧縮回路
83 :(2+1×2)圧縮回路
84 :(2×2)圧縮回路
85 :(4×1)圧縮回路
86 :画素相関性判断回路
87 :圧縮データ選択回路
91 :元データ復元回路
92 :(1×4)展開回路
93 :(2+1×2)展開回路
94 :(2×2)展開回路
95 :(4×1)展開回路
96 :圧縮処理識別回路
97 :展開データ選択回路
100 :フレーム画像
101 :ブロック
Claims (10)
- 第1ブロック圧縮を画像データに対して行って第1圧縮画像データを生成するように構成された第1圧縮処理回路と、
ディザ値生成回路
とを具備し、
ある圧縮対象ブロックに対応する前記第1圧縮画像データの生成において、前記ディザ値生成回路が、前記圧縮対象ブロックの画像における位置を示すブロック座標に応じて少なくとも一のディザ値を生成し、前記第1圧縮処理回路が、前記第1ブロック圧縮において、前記少なくとも一のディザ値を用いた量子化処理を行う
画像圧縮装置。 - 請求項1に記載の画像圧縮装置であって、
前記少なくとも一のディザ値は、前記圧縮対象ブロックの各画素に対応するディザ値を含んでおり、
前記ディザ値生成回路は、前記ブロック座標から得られる前記各画素の座標をシード値として用いて疑似乱数を発生し、前記疑似乱数から前記各画素に対応するディザ値を生成する
画像圧縮装置。 - 請求項1に記載の画像圧縮装置であって、
更に、
第2ブロック圧縮乃至第Nブロック圧縮をそれぞれ前記画像データに対して行って第2乃至第N圧縮画像データをそれぞれ生成するように構成された第2乃至第N圧縮処理回路(Nは、2以上の整数)と、
前記第1乃至第N圧縮画像データのうちのいずれかを出力圧縮画像データとして出力する圧縮データ選択回路
とを具備し、
前記第1乃至第Nブロック圧縮は互いに異なっており、
第2乃至第N圧縮処理回路のそれぞれは、それぞれ前記第2乃至第Nブロック圧縮において、前記少なくとも一のディザ値を用いた量子化処理を行う
画像圧縮装置。 - 請求項3に記載の画像圧縮装置であって、
前記圧縮対象ブロックに対応する前記出力圧縮画像データが、前記圧縮対象ブロックの前記画像データの特徴に応じて前記第1乃至第N圧縮画像データから選択される
画像圧縮装置。 - ブロック圧縮によって生成された圧縮画像データに対して第1展開処理を行って第1展開後画像データを生成するように構成された第1展開処理回路と、
ディザ値生成回路
とを具備し、
ある展開対象ブロックに対応する前記第1展開後画像データの生成において、前記ディザ値生成回路が、前記展開対象ブロックの画像における位置を示すブロック座標に応じて少なくとも一のディザ値を生成し、前記第1展開処理回路が、前記第1展開処理において、前記少なくとも一のディザ値を用いた逆量子化処理を行う
画像展開装置。 - 請求項5に記載の画像展開装置であって、
前記少なくとも一のディザ値は、前記展開対象ブロックの各画素に対応するディザ値を含んでおり、
前記ディザ値生成回路は、前記ブロック座標から得られる前記各画素の座標をシード値として用いて疑似乱数を発生し、前記疑似乱数から前記各画素に対応するディザ値を生成する
画像展開装置。 - 請求項5に記載の画像展開装置であって、
更に、
第2展開処理乃至第N展開処理をそれぞれ前記圧縮画像データに対して行って第2乃至第N展開後画像データをそれぞれ生成するように構成された第2乃至第N展開処理回路(Nは、2以上の整数)と、
前記第1乃至第N展開後画像データのうちのいずれかを出力展開後画像データとして出力する展開データ選択回路
とを具備し、
前記第1乃至第N展開処理は互いに異なっており、
第2乃至第N展開処理回路のそれぞれは、それぞれ前記第2乃至第N展開処理において、前記少なくとも一のディザ値を用いた逆量子化処理を行う
画像展開装置。 - ブロック圧縮を画像データに対して行って圧縮画像データを生成するように構成されたブロック圧縮回路部と、
前記ブロック圧縮に対応する展開処理を前記圧縮画像データに対して行って展開後画像データを生成するブロック展開回路部
とを具備し、
ある圧縮対象ブロックに対応する前記圧縮画像データの生成において、前記ブロック圧縮回路部は、前記圧縮対象ブロックの画像における位置を示す第1ブロック座標に応じて少なくとも一の第1ディザ値を生成すると共に前記少なくとも一の第1ディザ値を用いた量子化処理を行い、
ある展開対象ブロックに対応する前記展開後画像データの生成において、前記ブロック展開回路部は、前記展開対象ブロックの画像における位置を示す第2ブロック座標に応じて少なくとも一の第2ディザ値を生成すると共に前記少なくとも一の第2ディザ値を用いた逆量子化処理を行う
画像圧縮展開システム。 - 表示パネルを駆動する表示ドライバであって、
ブロック圧縮を画像データに対して行って圧縮画像データを生成するように構成されたブロック圧縮回路部と、
前記圧縮画像データを保存する表示メモリと、
前記表示メモリから読み出された前記圧縮画像データに対して前記ブロック圧縮に対応する展開処理を行って展開後画像データを生成するブロック展開回路部と、
前記展開後画像データに応じて前記表示パネルを駆動する駆動部
とを具備し、
ある圧縮対象ブロックに対応する前記圧縮画像データの生成において、前記ブロック圧縮回路部は、前記圧縮対象ブロックの画像における位置を示す第1ブロック座標に応じて少なくとも一の第1ディザ値を生成すると共に前記少なくとも一の第1ディザ値を用いた量子化処理を行い、
ある展開対象ブロックに対応する前記展開後画像データの生成において、前記ブロック展開回路部は、前記展開対象ブロックの画像における位置を示す第2ブロック座標に応じて少なくとも一の第2ディザ値を生成すると共に前記少なくとも一の第2ディザ値を用いた逆量子化処理を行う
表示ドライバ。 - 表示パネルを駆動する表示ドライバであって、
ブロック圧縮によって生成された圧縮画像データに対して展開処理を行って展開後画像データを生成するように構成された展開処理回路と、
前記展開後画像データに応じて前記表示パネルを駆動する駆動部と、
ディザ値生成回路
とを具備し、
ある展開対象ブロックに対応する前記展開後画像データの生成において、前記ディザ値生成回路が、前記展開対象ブロックの画像における位置を示すブロック座標に応じて少なくとも一のディザ値を生成し、前記展開処理回路が、前記展開処理において、前記少なくとも一のディザ値を用いた逆量子化処理を行う
表示ドライバ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016096958A JP6744757B2 (ja) | 2016-05-13 | 2016-05-13 | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ |
US15/594,173 US10609401B2 (en) | 2016-05-13 | 2017-05-12 | Device and method for block compression and block decompression |
CN201710338941.XA CN107426574B (zh) | 2016-05-13 | 2017-05-15 | 图像压缩装置、图像展开装置、图像压缩展开系统以及显示驱动器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016096958A JP6744757B2 (ja) | 2016-05-13 | 2016-05-13 | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017204811A true JP2017204811A (ja) | 2017-11-16 |
JP2017204811A5 JP2017204811A5 (ja) | 2019-06-13 |
JP6744757B2 JP6744757B2 (ja) | 2020-08-19 |
Family
ID=60297172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016096958A Active JP6744757B2 (ja) | 2016-05-13 | 2016-05-13 | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ |
Country Status (3)
Country | Link |
---|---|
US (1) | US10609401B2 (ja) |
JP (1) | JP6744757B2 (ja) |
CN (1) | CN107426574B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020061622A (ja) * | 2018-10-05 | 2020-04-16 | シナプティクス インコーポレイテッド | 画像圧縮回路及び画像圧縮方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106952627B (zh) * | 2017-05-03 | 2019-01-15 | 深圳市华星光电技术有限公司 | 一种显示面板的mura现象补偿方法及显示面板 |
KR102441479B1 (ko) * | 2017-12-27 | 2022-09-13 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
CN110176209B (zh) * | 2018-02-27 | 2021-01-22 | 京东方科技集团股份有限公司 | 用于显示面板的光学补偿方法和光学补偿设备 |
CN113556540A (zh) * | 2021-07-30 | 2021-10-26 | 深圳市爱协生科技有限公司 | 图像显示设备的固定比压缩方法和系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003162272A (ja) * | 2001-09-14 | 2003-06-06 | Nec Corp | 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法 |
JP2006086965A (ja) * | 2004-09-17 | 2006-03-30 | Nec Corp | 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 |
JP2010011386A (ja) * | 2008-06-30 | 2010-01-14 | Nec Electronics Corp | 画像処理回路、及びそれを搭載する表示パネルドライバ並びに表示装置 |
JP2012124837A (ja) * | 2010-12-10 | 2012-06-28 | Sony Corp | 画像復号化装置および方法、画像符号化装置および方法、並びにプログラム |
JP2017184092A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社メガチップス | 画像処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4196060B2 (ja) * | 2002-08-27 | 2008-12-17 | パナソニック株式会社 | 画像処理装置 |
US8290057B2 (en) * | 2005-02-18 | 2012-10-16 | Mediatek Incorporation | Method of decoding a digital video sequence and related apparatus |
CN100586182C (zh) * | 2005-03-30 | 2010-01-27 | 日本电气株式会社 | 图像处理、压缩、解压缩、传输、发送、接收装置和方法以及显示装置 |
JP4107314B2 (ja) * | 2005-03-30 | 2008-06-25 | 日本電気株式会社 | 画像処理、圧縮、伸長、伝送、送信、受信装置及び方法並びにそのプログラム、及び表示装置 |
JP2008113364A (ja) * | 2006-10-31 | 2008-05-15 | Konica Minolta Business Technologies Inc | 画像処理回路、プログラム、画像処理方法及び画像処理装置 |
WO2009131382A2 (en) * | 2008-04-22 | 2009-10-29 | Core Logic Inc. | Apparatus and method for correcting moving image wavering |
JP5801624B2 (ja) * | 2011-06-29 | 2015-10-28 | ルネサスエレクトロニクス株式会社 | 表示装置、及び、表示装置制御回路 |
US20170054449A1 (en) * | 2015-08-19 | 2017-02-23 | Texas Instruments Incorporated | Method and System for Compression of Radar Signals |
-
2016
- 2016-05-13 JP JP2016096958A patent/JP6744757B2/ja active Active
-
2017
- 2017-05-12 US US15/594,173 patent/US10609401B2/en active Active
- 2017-05-15 CN CN201710338941.XA patent/CN107426574B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003162272A (ja) * | 2001-09-14 | 2003-06-06 | Nec Corp | 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法 |
JP2006086965A (ja) * | 2004-09-17 | 2006-03-30 | Nec Corp | 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 |
JP2010011386A (ja) * | 2008-06-30 | 2010-01-14 | Nec Electronics Corp | 画像処理回路、及びそれを搭載する表示パネルドライバ並びに表示装置 |
JP2012124837A (ja) * | 2010-12-10 | 2012-06-28 | Sony Corp | 画像復号化装置および方法、画像符号化装置および方法、並びにプログラム |
JP2017184092A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社メガチップス | 画像処理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020061622A (ja) * | 2018-10-05 | 2020-04-16 | シナプティクス インコーポレイテッド | 画像圧縮回路及び画像圧縮方法 |
US11838525B2 (en) | 2018-10-05 | 2023-12-05 | Synaptics Incorporated | Image compression circuitry and image compression method |
Also Published As
Publication number | Publication date |
---|---|
US20170332090A1 (en) | 2017-11-16 |
CN107426574A (zh) | 2017-12-01 |
CN107426574B (zh) | 2023-01-03 |
JP6744757B2 (ja) | 2020-08-19 |
US10609401B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507265B2 (ja) | 画像処理回路、及びそれを搭載する表示パネルドライバ並びに表示装置 | |
JP5548064B2 (ja) | 表示システム及び表示デバイスドライバ | |
JP6744757B2 (ja) | 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ | |
JP6114530B2 (ja) | 表示装置及び表示デバイスドライバ | |
US10089953B2 (en) | Image processing circuit for image compression and decompression and display panel driver incorporating the same | |
JP5801624B2 (ja) | 表示装置、及び、表示装置制御回路 | |
JP2017204811A5 (ja) | ||
JP2010286676A (ja) | 表示装置及び表示パネルドライバ | |
KR20120052739A (ko) | 디스플레이 구동 장치 및 그것의 영상 데이터 압축 및 복원 방법 | |
WO2012132624A1 (ja) | 表示装置及び表示装置制御回路 | |
US20060061826A1 (en) | Image processing apparatus, image transmission apparatus, display, image processing method, and image transmission method | |
US20210250575A1 (en) | Image processing device | |
JPWO2007063730A1 (ja) | 画像処理装置、画像伝送装置及び方法並びにそのプログラム及び表示装置 | |
KR20140043673A (ko) | 압축기, 구동 장치 및 표시 장치 | |
JP4872282B2 (ja) | 画像表示システム,画像表示方法,画像表示プログラム,記録媒体,データ処理装置,画像表示装置 | |
JP2006254432A (ja) | デジタル画像データを処理するデジタル画像データ処理方法 | |
JP2005049885A (ja) | 画像処理装置及び画像処理方法 | |
JP2015053590A (ja) | 画像符号化装置および画像符号化方法 | |
WO2001093239A1 (fr) | Procede de diminution du nombre de niveaux de gradation, procede d'affichage d'image, et afficheur d'image | |
US8818118B2 (en) | Image encoding device and image processing device including the same | |
JP2004206138A (ja) | 画像処理装置及び画像処理方法 | |
JP2022172905A (ja) | 画像処理装置、画像処理方法、画像表示システム、画像表示システムの制御方法、プログラム、記憶媒体 | |
JP2009204828A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160825 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6744757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |