JP2020061622A - 画像圧縮回路及び画像圧縮方法 - Google Patents

画像圧縮回路及び画像圧縮方法 Download PDF

Info

Publication number
JP2020061622A
JP2020061622A JP2018190483A JP2018190483A JP2020061622A JP 2020061622 A JP2020061622 A JP 2020061622A JP 2018190483 A JP2018190483 A JP 2018190483A JP 2018190483 A JP2018190483 A JP 2018190483A JP 2020061622 A JP2020061622 A JP 2020061622A
Authority
JP
Japan
Prior art keywords
block
compression
input
blocks
compressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018190483A
Other languages
English (en)
Other versions
JP7306812B2 (ja
Inventor
ラクソン マグパヨ ミカエル
Lacson Magpayo Micael
ラクソン マグパヨ ミカエル
弘史 降旗
Hiroshi Furuhata
弘史 降旗
能勢　崇
Takashi Nose
崇 能勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Inc filed Critical Synaptics Inc
Priority to JP2018190483A priority Critical patent/JP7306812B2/ja
Priority to US16/589,950 priority patent/US11418801B2/en
Publication of JP2020061622A publication Critical patent/JP2020061622A/ja
Priority to US17/852,340 priority patent/US11838525B2/en
Application granted granted Critical
Publication of JP7306812B2 publication Critical patent/JP7306812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/439—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using cascaded computational arrangements for performing a single operation, e.g. filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

【課題】圧縮率の向上と圧縮歪みの低減を実現する。【解決手段】画像圧縮回路が、入力ブロックを順次に受け取り、入力ブロックのそれぞれを複数の第１圧縮方法で圧縮して複数の第１圧縮ブロックを生成し、複数の第１圧縮ブロックを展開して複数の第１展開ブロックを生成する第１段圧縮回路部と、複数の第１展開ブロックから第１選択展開ブロックを選択し、複数の第１圧縮ブロックから第１選択展開ブロックに対応する第１選択圧縮ブロックを選択する第１選択回路部と、入力ブロックのそれぞれを複数の第２圧縮方法で圧縮して複数の第２圧縮ブロックを生成し、複数の第２圧縮ブロックを展開して複数の第２展開ブロックを生成する第２段圧縮回路部と、第１選択圧縮ブロックと該複数の第２圧縮ブロックとのうちから第２選択圧縮ブロックを選択し、第２選択圧縮ブロックを出力するように構成された第２選択回路部とを備える。【選択図】図３

Description

本開示は、画像データの圧縮のための技術に関する。
画像を表示するシステムにおいては、画像データの圧縮及び展開が行われることがある。このようなシステムで用いられる画像圧縮スキームは、圧縮率を向上する一方で圧縮歪みを低減するように設計される。
一実施形態では、画像圧縮回路が、それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを複数の第１圧縮方法で圧縮して複数の第１圧縮ブロックを生成し、前記複数の第１圧縮ブロックを展開して複数の第１展開ブロックを生成するように構成された第１段圧縮回路部と、前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択し、前記複数の第１圧縮ブロックのうちから前記第１選択展開ブロックに対応する第１選択圧縮ブロックを選択するように構成された第１選択回路部と、前記入力ブロックのそれぞれを複数の第２圧縮方法で圧縮して複数の第２圧縮ブロックを生成し、前記複数の第２圧縮ブロックを展開して複数の第２展開ブロックを生成するように構成された第２段圧縮回路部と、前記第１選択圧縮ブロックと前記複数の第２圧縮ブロックとのうちから第２選択圧縮ブロックを選択し、前記第２選択圧縮ブロックを外部に出力するように構成された第２選択回路部とを備えている。
一実施形態では、画像圧縮回路が、それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを圧縮して第１圧縮ブロックを生成し、前記第１圧縮ブロックを対応する展開方法で展開して展開ブロックを生成するように構成された第１圧縮回路部と、前記入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを圧縮して第２圧縮ブロックを生成するように構成された第２圧縮回路部とを備えている。前記第２圧縮回路部は、前記入力ブロックのうちの第１入力ブロックに対応する前記第２圧縮ブロックを、前記入力ブロックのうちの前記第１入力ブロックの直前に前記第２段圧縮回路部に入力された前方入力ブロックに対応する前記展開ブロックと、前記入力ブロックのうちの前記第１入力ブロックの直後に前記第２段圧縮回路部に入力された後方入力ブロックに対応する前記展開ブロックとを参照して生成するように構成されている。
一実施形態では、画像圧縮方法が、それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを複数の第１圧縮方法で圧縮して複数の第１圧縮ブロックを生成し、前記複数の第１圧縮ブロックを対応する展開方法で展開して複数の第１展開ブロックを生成することと、前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択し、前記複数の第１圧縮ブロックのうちから前記第１選択展開ブロックに対応する第１選択圧縮ブロックを選択することと、前記入力ブロックのそれぞれを複数の第２圧縮方法で圧縮して複数の第２圧縮ブロックを生成し、前記複数の第２圧縮ブロックを対応する展開方法で展開して複数の第２展開ブロックを生成することと、前記第１選択展開ブロックと前記複数の第２展開ブロックとに基づいて前記第１選択圧縮ブロックと前記複数の第２圧縮ブロックとのうちから第２選択圧縮ブロックを選択することと、前記第２選択圧縮ブロックを出力することとを含んでいる。
一実施形態における画像データ圧縮／展開システムの構成を示すブロック図である。 一実施形態におけるブロックを説明する図である。 一実施形態における画像圧縮回路の構成を示すブロック図である。 一実施形態におけるパイプラインドストレージの構成及び動作を示している。 一実施形態におけるパイプラインドストレージの動作を示している。 一実施形態における第１段圧縮サブモジュールの構成を示すブロック図である。 一実施形態における圧縮ブロックの構成を示している。 一実施形態におけるColor32圧縮を説明する図である。 一実施形態におけるColor32圧縮により生成された圧縮ブロックの展開を説明する図である。 一実施形態におけるYCoCg圧縮を説明する図である。 一実施形態における、YCoCg圧縮により生成された圧縮ブロックの展開を説明する図である。 一実施形態における第１段選択回路部の構成を示すブロック図である。 一実施形態における第２段圧縮サブモジュールの構成を示すブロック図である。 一実施形態におけるLutNext圧縮を説明する図である。 一実施形態における、LutNext圧縮により生成された圧縮ブロックの展開を説明する図である。 一実施形態におけるLutPre圧縮を説明する図である。 一実施形態における、LutPre圧縮により生成された圧縮ブロックの展開を説明する図である。 一実施形態におけるLutNext圧縮を説明する図である。 一実施形態におけるLutPre圧縮を説明する図である。 一実施形態における画像展開回路の構成を示すブロック図である。 一実施形態における画像データ圧縮／展開システム及び表示装置の構成を示すブロック図である。 一実施形態における画像データ圧縮／展開システム及び表示装置の構成を示すブロック図である。
一実施形態では、図１に示すように、画像データ圧縮／展開システム１００が、画像圧縮回路１と、画像展開回路２とを備えている。画像圧縮回路１は、画像データを圧縮して圧縮画像データを生成する。画像展開回路２は、該圧縮画像データを展開して展開画像データを生成する。一実施形態では、画像圧縮回路１と画像展開回路２とが、一つの集積回路に集積化されても、別々の集積回路に集積化されてもよい。
一実施形態では、画像圧縮回路１は、ブロック圧縮（block compression）を行うように構成されており、図２に示すように、画像圧縮回路１に供給される画像データは、ブロックに分割されている。各ブロックは、複数の画素の画素データを含んでいる。各画素の画素データは、例えば、ＲＧＢフォーマットで記述されており、Ｒ成分（Ｒ階調値）、Ｇ成分（Ｇ階調値）、Ｂ成分（Ｂ階調値）を含んでいる。
図２には、一実施形態に従い、ブロックが、４行４列の画素（４×４画素）の画素データで構成される例が図示されている。ブロックは、例えば、ラスター順（raster order）で画像圧縮回路１に供給される。以下において、画像圧縮回路１に入力されるブロックを、入力ブロックと記載し、ｋ番目に画像圧縮回路１に入力される入力ブロックを、記号”Blockk”で示すことがある。
図３に示すように、一実施形態では、画像圧縮回路１は、第１段圧縮回路部１１と、第１段選択回路部１２と、第２段圧縮回路部１３と、第２段選択回路部１４とを備えている。
一実施形態に従い、第１段圧縮回路部１１は、パイプラインドストレージ(pipelined storage)２１と、Ｎ個の第１段圧縮サブモジュール２２１〜２２Ｎとを備えている。別の一実施形態では、パイプラインドストレージ２１は、第１段圧縮回路部１１とは別に設けられていてもよい。
一実施形態において、パイプラインドストレージ２１は、順次に入力される入力ブロックを、第１段圧縮サブモジュール２２１〜２２Ｎのそれぞれに分配するように構成される。図４Ａに示すように、一実施形態では、パイプラインドストレージ２１は、直列に接続されたメモリ要素(memory element)２５を備えている。各メモリ要素２５は、１つのブロックを格納可能に構成されている。一実施形態では、時刻ｔにｋ番目の入力ブロックBlockkがパイプラインドストレージ２１に入力されると、初段のメモリ要素２５からｋ−１番目の入力ブロックBlockk-1が出力され、２段目のメモリ要素２５からｋ−２番目の入力ブロックBlockk-2が出力される。図４Ｂに示すように、時刻ｔから１単位時間が経過すると、ｋ番目の入力ブロックBlockkが初段のメモリ要素２５から出力され、２単位時間が経過すると、ｋ番目の入力ブロックBlockkが２段目のメモリ要素２５から出力される。一実施形態において、単位時間は、例えば、画像圧縮回路１の同期に用いられるクロックの周期である。また、図４Ａ、図４Ｂ及び他の図面において、記号"Blockk,t-X"は、時刻ｔからＸ単位時間が経過したときのｋ番目の入力ブロックを示している。
図３に戻り、一実施形態では、第１段圧縮サブモジュール２２１〜２２Ｎは、順次に供給された入力ブロックを互いに異なる圧縮方法により圧縮して圧縮ブロックを生成し、さらに、生成した圧縮ブロックを展開して展開ブロックを生成するように構成される。第１段圧縮サブモジュール２２ｉが用いる圧縮方法を、以下、第１段圧縮方法＃ｉ（Stage 1 Compression Method #i）と記載することがある。
一実施形態では、第１段圧縮サブモジュール２２１〜２２Ｎは、図５に示す共通の構成を有している。各第１段圧縮サブモジュール２２ｉは、圧縮段(compression stage)３１と、展開段(decompression stage)３２と、ヘッダエンコーダ３３とを備えている。圧縮段３１は、各入力ブロックBlockkを圧縮して圧縮ブロック^Comp. Blockkを生成する。展開段３２は、圧縮段３１で生成された圧縮ブロック^Comp. Blockkを展開して展開ブロックDecomp. Blockkを生成する。ヘッダエンコーダ３３は、圧縮段３１で生成された圧縮ブロック^Comp. Blockkにヘッダを付加することで、最終的に第１段選択回路部１２に出力すべき圧縮ブロックComp. Blockkを生成する。
一実施形態では、図６に示すように、ヘッダエンコーダ３３から出力される圧縮ブロックComp. Blockkは、ヘッダと圧縮データ(compression data)＃１〜＃Ｐとを備えている。ヘッダは、例えば、圧縮方法を識別する圧縮タイプ情報(compression type information)と、展開処理に用いられる付属情報(auxiliary information)とを含んでおり、さらに、パディングを含み得る。圧縮データ＃１〜＃Ｐは、圧縮段３１で生成された圧縮ブロック^Comp. Blockkを構成するデータである。
一実施形態では、第１段圧縮方法＃１〜＃Ｎは、各入力ブロックを個別に圧縮して圧縮ブロックを生成するように設計されている。一実施形態では、第１段圧縮方法＃１〜＃Ｎは、ある入力ブロックから圧縮ブロックを生成する場合に、他の入力ブロックの情報を用いずに該圧縮ブロックを生成する。以下では、第１段圧縮方法＃１〜＃Ｎとして用いられ得る圧縮方法の例を説明する。以下の説明では、一例として、各画素の画素データのＲ成分、Ｇ成分、Ｂ成分が８ビットで記述されているものとする。また、圧縮ブロックは、一例として、１画素あたり６ビットのデータを含んでいるものとする。この場合、各入力ブロックが、１／４の大きさの圧縮ブロックに圧縮されることになる。
一実施形態に従い第１段圧縮方法＃１〜＃Ｎとして用いられ得る圧縮方法の一例は、図７に示すColor32圧縮である。Color32圧縮では、各画素の画素データが、Ｒ、Ｇ、Ｂそれぞれの成分の相対的強度に基づいて５ビットの値にエンコードされる。Color32圧縮では各入力ブロックが個別に圧縮され、ある入力ブロックから圧縮ブロックを生成する場合に、他の入力ブロックの情報は使用されない。
Color32圧縮では、まず、入力ブロックに含まれる各画素の画素データのＲ成分、Ｇ成分、Ｂ成分に対して量子化（quantization）を行う。図７の例では、Ｒ成分、Ｇ成分、Ｂ成分を６４で割ることで量子化が行われる。次に、量子化されたＲ成分、Ｇ成分、Ｂ成分が、３２エントリーを有するテーブルを用いてエンコードされる。このテーブルは、量子化後のＲ成分、Ｇ成分、Ｂ成分の組み合わせの、コードへのマッピング（mapping）に用いられる。
量子化後のＲ成分、Ｇ成分、Ｂ成分の組み合わせのうち、３成分のうちの少なくとも２つの値が異なる２４の組み合わせは、テーブルの最初の２４エントリーを用いてエンコードされる。図７の例では、Ｒ成分、Ｇ成分、Ｂ成分が異なる２４の組み合わせには符号“０”〜“２３”が割り当てられている。
量子化後のＲ成分、Ｇ成分、Ｂ成分が同一値である３の組み合わせは、最後の８エントリーを用いてエンコードされる。最初の２４のエントリーとは異なり、最後の８エントリーは、エンコード対象の画素の輝度値に依存している。輝度値Ｗは、例えば、Ｒ成分を４で割った値、Ｇ成分を２で割った値、及び、Ｂ成分を４で割った値の和として算出される。この輝度値Ｗを３２で除算した上で端数を切り捨て、さらに、２４を加えることで２４から３１の８つの可能な値が生成され、生成された値が符号として用いられる。
このようにして入力ブロックに対応する各画素について対応する符号が決定される。圧縮ブロックは、各画素について得られた符号の集合として生成される。
一実施形態において、Color32圧縮により生成された圧縮ブロックの展開処理では、図８に示すように、まず、圧縮ブロックに記述された符号から、量子化後のＲ成分、Ｇ成分、Ｂ成分の組み合わせへのデマッピング（demapping）が行われ、さらに、逆量子化（inverse quantization）が行われることで、Ｒ成分、Ｇ成分、Ｂ成分が再生される。展開ブロックは、各画素の、再生されたＲ成分、Ｇ成分、Ｂ成分を記述するデータを含んでいる。
一実施形態に従い、ある第１段圧縮サブモジュール２２ｉに含まれる圧縮段３１がColor32圧縮を行うように構成されている場合、該第１段圧縮サブモジュール２２ｉに含まれる展開段３２は、Color32圧縮に対応する展開処理を行うように構成される。また、ヘッダエンコーダ３３は、Color32圧縮を指定する圧縮タイプ情報をヘッダに組み込む。
第１段圧縮方法＃１〜＃Ｎとして用いられる圧縮方法の他の例は、図９に示すYCoCg圧縮である。Color32圧縮と同様に、YCoCg圧縮においても各入力ブロックが個別に圧縮され、ある入力ブロックから圧縮ブロックを生成する場合に、他の入力ブロックの情報は使用されない。一実施形態では、YCoCg圧縮が下記のようにして行われる。
まず、入力ブロックに含まれる４×４画素の画素データのそれぞれに対してRGB-YCoCg変換が行われ、輝度値Ｙ、色度値Ｃｏ、Ｃｇが算出される。一実施形態では、RGB-YCoCg変換は、下記式（１）に従って行われてもよい：
Figure 2020061622
 各画素の輝度値Ｙは、８ビットデータとして算出され、色度値Ｃｏ、Ｃｇは、９ビットデータとして算出される。さらに、４×４画素のそれぞれの輝度値Ｙが、下位４ビットを切り捨てることで量子化され、さらに、４×４画素の色度値Ｃｏの平均値Ｃｏ＿ＡＶＥ及び色度値Ｃｇの平均値Ｃｇ＿ＡＶＥが算出される。圧縮ブロックは、ヘッダと、１６個の画素それぞれの量子後の輝度値Ｙを表す４×１６ビット、平均値Ｃｏ＿ＡＶＥを表す９ビット、及び、平均値Ｃｇ＿ＡＶＥを表す９ビットで構成される。
一実施形態において、YCoCg圧縮により生成された圧縮ブロックの展開処理では、図１０に示すように、まず、量子後の４ビットの輝度値Ｙを連結することで各画素の輝度値Ｙが再生される。量子後の４ビットの輝度値ＹをY[3:0]とすると、再生後の輝度値Ｙは、８ビット値{Y[3:0], Y[3:0]}と表すことができる。さらに、色度の平均値Ｃｏ＿ＡＶＥ及びＣｇ＿ＡＶＥをコピーすることで各画素の色度値Ｃｏ、Ｃｇが再生される。
再生された各画素の輝度値Ｙ、色度値Ｃｏ、Ｃｇに対してYCoCg-RGB変換が行われ、これにより、各画素のＲ成分、Ｇ成分、Ｂ成分が再生される。一実施形態では、YCoCg-RGB変換は、下記式（２）に従って行われてもよい：
Figure 2020061622
 展開ブロックは、各画素の、上記式（２）に従って再生されたＲ成分、Ｇ成分、Ｂ成分を記述するデータを含んでいる。
図３を再度に参照して、第１段圧縮方法＃１〜＃Ｎ、及び、それぞれに対応する展開方法は、レイテンシーが互いに相違し得る。複雑な圧縮方法及び展開方法は、レイテンシーが長くなる傾向がある。一実施形態において、レイテンシーの相違を吸収するために、パイプラインドストレージ２１から第１段圧縮サブモジュール２２１〜２２Ｎのそれぞれに供給される入力ブロックには、遅延が与えられる。遅延は、圧縮方法及び／又は展開方法に応じて調節される。例えば、入力ブロックBlockkがパイプラインドストレージ２１に入力される時刻ｔから、それぞれ、遅延としてＴ１〜ＴＮ単位時間が経過した時刻に、第１段圧縮サブモジュール２２１〜２２Ｎのそれぞれに入力ブロックBlockkが供給される。第１段圧縮サブモジュール２２１〜２２Ｎのそれぞれに入力される入力ブロックBlockkに与えられる遅延Ｔ１〜ＴＮは、第１段圧縮サブモジュール２２１〜２２Ｎにおけるレイテンシーに応じて調節される。
この結果、第１段圧縮サブモジュール２２１〜２２Ｎによって生成された圧縮ブロック及び／又は展開ブロックが第１段選択回路部１２に供給されるタイミングは、同期している。一実施形態では、生成された圧縮ブロック及び／又は展開ブロックは、圧縮方法及び／又は展開方法に応じて、時刻ｔからＴｃ単位時間後が経過したタイミングで、第１段選択回路部１２に供給される。図３において、第１段圧縮サブモジュール２２ｉにおいて第１段圧縮方法＃ｉにより生成された圧縮ブロックは、記号”S1 Comp. #i Blockk,t-Tc”として示されており、第１段圧縮方法＃ｉにより生成された圧縮ブロックS1 Comp.#i Blockk,t-Tcを展開して得られる展開ブロックは、記号”S1 Decomp. #i Blockk,t-Tc”として示されている。
さらに、一実施形態において、パイプラインドストレージ２１は、入力ブロックBlockkを遅延して、時刻ｔからＴｃ単位時間が経過した時刻に第１段選択回路部１２に供給する。パイプラインドストレージ２１から第１段選択回路部１２に供給される入力ブロックは、記号”Blockk,t-Tc”として示されている。この動作により、パイプラインドストレージ２１から出力される入力ブロック、及び、第１段圧縮サブモジュール２２１〜２２Ｎから出力される圧縮ブロック及び展開ブロックの同期が実現されている。
一実施形態において、第１段選択回路部１２は、第１段圧縮サブモジュール２２１〜２２Ｎのそれぞれによって生成された展開ブロックと入力ブロックとの比較に基づいて、第１段圧縮方法＃１〜＃Ｎのうちから「最良の圧縮方法」を選択する。一実施形態では、「最良の圧縮方法」は、最も圧縮歪みが小さい圧縮方法である。さらに一実施形態では、これは、展開ブロックと元の入力ブロックとの類似度が最も高い圧縮方法である。一実施形態では、図１１に示すように、第１段選択回路部１２は、誤差計算モジュール３４１〜３４Ｎと、比較器３５と、セレクタ３６とを備えている。
一実施形態において、各誤差計算モジュール３４ｉは、第１段圧縮サブモジュール２２ｉから受け取った展開ブロックS1 Decomp. #i Blockkと入力ブロックBlockkとの誤差Error #iを算出し、算出した誤差Error #iを比較器３５に出力する。
一実施形態において、比較器３５は、誤差計算モジュール３４１〜３４Ｎによって算出された誤差Error #1〜Error #Nに基づき、類似度が最も高い展開ブロックを選択する。一実施形態では、これは、誤差が最小である展開ブロックを選択する。比較器３５は、類似度が最も高い又は誤差が最小である展開ブロックに対応する圧縮方法を「最良の圧縮方法」として選択し、該最良の圧縮方法を示す選択信号Method_bestを生成する。
一実施形態において、セレクタ３６には、圧縮ブロックS1 Comp. #1 Blockk〜S1 Comp. #N Blockkと展開ブロックS1 Decomp. #1 Blockk〜S1 Decomp. #N Blockkとが第１段圧縮サブモジュール２２１〜２２Ｎから供給されている。セレクタ３６は、圧縮ブロックS1 Comp. #1 Blockk〜S1 Comp. #N Blockkのうちから、選択信号Method_bestに示された最良の圧縮方法に対応する圧縮ブロックを選択する。セレクタ３６は、さらに、展開ブロックS1 Decomp. #1 Blockk〜S1 Decomp. #N Blockkのうちから、選択された圧縮ブロックを展開して得られる展開ブロックを選択する。以下では、選択された圧縮ブロック及び展開ブロックを、それぞれ、第１段選択圧縮ブロック及び第１段選択展開ブロックという。
図３を再度に参照して、一実施形態において、第１段選択回路部１２によって選択された第１段選択圧縮ブロック及び第１段選択展開ブロックは、第２段圧縮回路部１３に送られる。図３においては、第１段選択圧縮ブロックは、記号”S1 Comp. Blockk,t-Ts1”で示されており、第１段選択展開ブロックは、記号” S1 Decomp. Blockk,t-Ts1”で示されている。
一実施形態において、第２段圧縮回路部１３は、パイプラインドストレージ２３と、Ｍ個の第２段圧縮サブモジュール２４１〜２４Ｍとを備えている。別の一実施形態では、パイプラインドストレージ２３は、第２段圧縮回路部１３とは別に設けられていてもよい。
一実施形態において、パイプラインドストレージ２３は、順次に入力される入力ブロックBlockkを、適宜の遅延を与えて第２段圧縮サブモジュール２４１〜２４Ｍのそれぞれに分配するように構成されている。
一実施形態において、第２段圧縮サブモジュール２４１〜２４Ｍは、順次に供給された入力ブロックBlockkを互いに異なる圧縮方法により圧縮して圧縮ブロックを生成し、さらに、生成した圧縮ブロックを展開して展開ブロックを生成するように構成されている。第２段圧縮サブモジュール２４ｉが用いる圧縮方法を、以下、第２段圧縮方法＃ｉ（Stage 2 Compression Method #i）と記載することがある。
一実施形態において、第２段圧縮方法＃１〜＃Ｍは、第１段圧縮方法＃１〜＃Ｎとは異なり、ある入力ブロックBlockkの圧縮において、その近傍の入力ブロックに対応する第１段選択展開ブロックを参照するように設計されている。一実施形態では、第２段圧縮方法＃１〜＃Ｍは、該入力ブロックBlockkより前に入力される入力ブロックBlockk-kp〜Blockk-1に対して「最良の圧縮方法」による圧縮処理を行い、さらに、対応する展開処理を行って得られた第１段選択展開ブロック、及び／又は、入力ブロックBlockkより後に入力される入力ブロックBlockk+1〜Blockk+kfに対して「最良の圧縮方法」による圧縮処理を行い、さらに、対応する展開処理を行って生成された第１段選択展開ブロックを参照する。ここで、ｋｐ、ｋｆは、１以上の整数である。一実施形態では、「最良の圧縮方法」は、各入力ブロックについて第１段選択回路部１２によって選択された圧縮方法である。この構成は、隣接する展開ブロックの間の相関性を有効に利用し、高い圧縮率で圧縮歪みを抑制することを可能にする。
一実施形態では、パイプラインドストレージ２３は、第１段選択回路部１２から順次に入力される第１段選択展開ブロックS1 Decomp. Blockk,t-Ts1を、適宜の遅延を与えて第２段圧縮サブモジュール２４１〜２４Ｍのそれぞれに分配する。一実施形態では、パイプラインドストレージ２３は、第２段圧縮サブモジュール２４１〜２４Ｍにおいて行われる圧縮処理の内容に応じて、各入力ブロックBlockkの圧縮処理において用いられる第１段選択展開ブロックS1 Decomp. Blockk-kp〜S1 Decomp. Blockk-1及び／又は第１段選択展開ブロックS1 Decomp. Blockk+1〜S1 Decomp. Blockk+kfを、第２段圧縮サブモジュール２４１〜２４Ｍに分配する。図３には、一例として、各入力ブロックBlockkの圧縮処理が行われるときに、第２段圧縮サブモジュール２４１に、入力ブロックBlockk-1から生成された第１段選択展開ブロックS1 Decomp. Blockk-1が供給され、第２段圧縮サブモジュール２４２に、入力ブロックBlockk+1から生成された第１段選択展開ブロックS1 Decomp. Blockk+1が供給される構成が図示されている。
一実施形態では、第２段圧縮サブモジュール２４１〜２４Ｍは、図１２に示す共通の構成を有している。各第２段圧縮サブモジュール２４ｉは、圧縮段３７と、展開段３８と、ヘッダエンコーダ３９とを備えている。圧縮段３７は、各入力ブロックBlockkを圧縮して圧縮ブロック^Comp. Blockkを生成する。展開段３８は、圧縮段３７で生成された圧縮ブロック^Comp. Blockkを展開して展開ブロックS2 Decomp. Blockkを生成する。ヘッダエンコーダ３９は、圧縮段３７で生成された圧縮ブロック^Comp. Blockkにヘッダを付加し、最終的に第２段選択回路部１４に出力すべき圧縮ブロックS2 Comp. Blockkを生成する。
一実施形態において、第２段圧縮サブモジュール２４１〜２４Ｍの圧縮段３７には、各入力ブロックBlockkの入力に同期して、入力ブロックBlockk-kp〜Blockk-1に対して最良の圧縮方法及び展開方法で圧縮及び展開を行うことで生成された第１段選択展開ブロックS1 Decomp. Blockk-kp〜S1 Decomp. Blockk-1及び／又は入力ブロックBlockk+1〜Blockk+kfに対して最良の圧縮方法及び展開方法で圧縮及び展開を行うことで生成された第１段選択展開ブロックS1 Decomp. Blockk+1〜S1 Decomp. Blockk+kfが供給される。ｋｐ、ｋｆは、１以上の整数である。一実施形態では、「最良の圧縮方法及び展開方法」は、第１段選択回路部１２によって選択された圧縮方法及びそれに対応する展開方法である。圧縮段３７は、供給された第１段選択展開ブロックを参照して圧縮処理を行う。
一実施形態に従い第２段圧縮方法＃１〜＃Ｍとして用いられ得る圧縮方法の一例は、図１３に示すLutNext圧縮である。LutNext圧縮では、入力ブロックBlockkの圧縮において、入力ブロックBlockkに先行して第２段圧縮回路部１３に入力される入力ブロックBlockk-2、Blockk-1からそれぞれ生成された第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1が参照される。
LutNext圧縮では、入力ブロックBlockkの各画素の画素データが、第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1の各画素の画素データと比較される。入力ブロックBlockkの各画素について、第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1の画素のうち、最も類似度が高い画素を示すインデックス(index)が、第２段圧縮ブロック^Comp. Blockkにエンコードされる。一実施形態では、最も類似度が高い画素は、最も誤差が小さい画素である。
入力ブロックBlockkの各画素の画素データが、第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1の全ての画素の画素データと比較される必要は無い。一実施形態では、入力ブロックBlockkの各画素の画素データが、第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1の同一の水平ラインに位置する画素と比較されてもよい。この場合、入力ブロックBlockkの各画素が比較される第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1の画素の数は８であるから、入力ブロックBlockkの画素のそれぞれについて、０〜７までの３ビットのインデックスが圧縮ブロック^Comp. Blockkにエンコードされる。
例えば、図１３に示すように、入力ブロックBlockkの４×４画素の左上の画素の画素データについて、第１段選択展開ブロックS1 Decomp. Blockk-2の最上端のラインの左から２番目の画素の画素データとの類似度が最も高い場合について考える。第１段選択展開ブロックS1 Decomp. Blockk-2の最上端のラインの左から２番目の画素には、インデックス“１”が割り当てられているので、圧縮ブロックの左上の画素に対応する圧縮データが、“１”と決定される。
一実施形態では、入力ブロックBlockkの圧縮において、３以上の先行する入力ブロックBlockk-kp〜Blockk-1からそれぞれ生成された第１段選択展開ブロックS1 Decomp. Blockk-kp’〜S1 Decomp. Blockk-1が参照されてもよい。ここで、ｋｐ’は、３以上の整数である。
一実施形態において、図１４に示すように、LutNext圧縮により生成された圧縮ブロックの展開処理では、圧縮処理の手順の逆が行われる。圧縮ブロックに記述されているインデックスは、第１段選択展開ブロックS1 Decomp. Blockk-2、S1 Decomp. Blockk-1の画素のうちで最も類似度が高い画素を各画素について指定しており、インデックスで指定された画素の画素データが、展開ブロックDecomp. Blockkの各画素の画素データとして用いられる。
例えば、圧縮ブロックComp. Blockkの４×４画素の左上の画素についての圧縮データが、インデックス“１”を含んでいるとする。インデックス“１”は、第１段選択展開ブロックS1 Decomp. Blockk-2の最上端のラインの左から２番目の画素を指定しており、指定された当該画素の画素データが、展開ブロックDecomp. Blockkの左上の画素の画素データとして用いられる。
一実施形態に従い、ある第２段圧縮サブモジュール２４ｉに含まれる圧縮段３７がLutNext圧縮を行うように構成されている場合、該第２段圧縮サブモジュール２４ｉに含まれる展開段３８は、LutNext圧縮に対応する展開処理を行うように構成される。また、ヘッダエンコーダ３９は、LutNext圧縮を指定する圧縮タイプ情報をヘッダに組み込む。
第２段圧縮方法＃１〜＃Ｍとして用いられる圧縮方法の他の例は、図１５に示すLutPre圧縮である。LutPre圧縮では、入力ブロックBlockkの圧縮において、入力ブロックBlockkより前に第２段圧縮回路部１３に入力される入力ブロックBlockk-1から生成された第１段選択展開ブロックS1 Decomp. Blockk-1と、入力ブロックBlockkより後に第２段圧縮回路部１３に入力される入力ブロックBlockk+1から生成された第１段選択展開ブロックS1 Decomp. Blockk+1とを参照する。
LutPre圧縮では、入力ブロックBlockkの各画素の画素データが、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1の各画素の画素データと比較される。入力ブロックBlockkの各画素について、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1の画素のうち、最も類似度が高い画素を示すインデックス(index)が、第２段圧縮ブロック^Comp. Blockkにエンコードされる。一実施形態では、最も類似度が高い画素は、最も誤差が小さい画素である。
入力ブロックBlockkの各画素の画素データが、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1の全ての画素の画素データと比較される必要は無い。一実施形態では、入力ブロックBlockkの各画素の画素データが、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1の同一の水平ラインに位置する画素と比較されてもよい。この場合、入力ブロックBlockkの各画素が比較される第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1の画素の数は８であるから、入力ブロックBlockkの画素のそれぞれについて、０〜７までの３ビットのインデックスが圧縮ブロック^Comp. Blockkにエンコードされる。
例えば、図１５に示すように、入力ブロックBlockkの４×４画素の左上の画素の画素データについて、第１段選択展開ブロックS1 Decomp. Blockk+1の最上端のラインの左から２番目の画素の画素データとの類似度が最も高い場合について考える。第１段選択展開ブロックS1 Decomp. Blockk＋１の最上端のラインの左から２番目の画素には、インデックス“１”が割り当てられているので、圧縮ブロックの左上の画素に対応する圧縮データが、“１”と決定される。
一実施形態では、入力ブロックBlockkの圧縮において、入力ブロックBlockkより前に入力される２以上の入力ブロックBlockk-kp〜Blockk-1からそれぞれ生成された第１段選択展開ブロックS1 Decomp. Blockk-kp〜S1 Decomp. Blockk-1が参照されてもよい。ここで、ｋｐは、２以上の整数である。一実施形態では、入力ブロックBlockkより後に入力される２以上の入力ブロックBlockk-kp〜Blockk-1からそれぞれ生成された第１段選択展開ブロックS1 Decomp. Blockk-kp〜S1 Decomp. Blockk-1が参照されてもよい。
一実施形態において、図１６に示すように、LutPre圧縮により生成された圧縮ブロックの展開処理では、圧縮処理の手順の逆が行われる。圧縮ブロックに記述されているインデックスは、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1の画素のうちで最も類似度が高い画素を各画素について指定しており、インデックスで指定された画素の画素データが、展開ブロックDecomp. Blockkの各画素の画素データとして用いられる。
例えば、圧縮ブロックComp. Blockkの４×４画素の左上の画素についての圧縮データが、インデックス“１”を含んでいるとする。この場合、インデックス“１”は、第１段選択展開ブロックS1 Decomp. Blockk+1の最上端のラインの左から２番目の画素を指定しているので、指定された当該画素の画素データが、展開ブロックDecomp. Blockkの左上の画素の画素データとして用いられる。
一実施形態に従い、ある第２段圧縮サブモジュール２４ｉに含まれる圧縮段３７がLutPre圧縮を行うように構成されている場合、該第２段圧縮サブモジュール２４ｉに含まれる展開段３８は、LutPre圧縮に対応する展開処理を行うように構成される。また、ヘッダエンコーダ３９は、LutPre圧縮を指定する圧縮タイプ情報をヘッダに組み込む。
一実施形態において、第２段圧縮サブモジュール２４１〜２４Ｍは、各入力ブロックを個別に圧縮して圧縮ブロックを生成するように設計された圧縮サブモジュールを含んでいてもよい。一実施形態では、少なくとも一の第２段圧縮サブモジュール２４１〜２４Ｍが、ある入力ブロックBlockkの圧縮処理において、その近傍の入力ブロックに対応する第１段選択展開ブロックを参照するように構成される。
図３を再度に参照して、第１段圧縮方法＃１〜＃Ｎと同様に、第２段圧縮方法＃１〜＃Ｍ及びそれぞれに対応する展開方法は、レイテンシーが互いに相違し得る。一実施形態において、レイテンシーの相違を吸収するために、パイプラインドストレージ２３から第２段圧縮サブモジュール２４１〜２４Ｍのそれぞれに供給される入力ブロックに、遅延が与えられる。遅延は、圧縮方法及び／又は展開方法に応じて、調節される。例えば、入力ブロックBlockkは、時刻ｔから、それぞれ遅延としてＴ１’〜ＴＭ’単位時間が経過した時刻に、第２段圧縮サブモジュール２４１〜２４Ｍに供給される。第２段圧縮サブモジュール２４１〜２４Ｍのそれぞれに入力される入力ブロックBlockkに与えられる遅延Ｔ１’〜ＴＭ’は、第２段圧縮サブモジュール２４１〜２４Ｍにおけるレイテンシーに応じて調節される。
一実施形態において、パイプラインドストレージ２３は、各入力ブロックBlockkの第２段圧縮サブモジュール２４１〜２４Ｍへの供給に同期して、各入力ブロックBlockkに対する圧縮処理に用いられる第１段選択展開データを第２段圧縮サブモジュール２４１〜２４Ｍに供給するように構成されている。例えば、パイプラインドストレージ２３は、時刻ｔからそれぞれＴ１’〜ＴＭ’単位時間だけ経過した時刻に、第２段圧縮サブモジュール２４１〜２４Ｍのそれぞれにおける圧縮処理に用いられる第１段選択展開データを、第２段圧縮サブモジュール２４１〜２４Ｍに供給する。
この結果、第２段圧縮サブモジュール２４１〜２４Ｍによって生成された圧縮ブロック及び／又は展開ブロックは、圧縮方法及び／又は展開方法に応じて、時刻ｔからＴｃ’単位時間後が経過したタイミングで第２段選択回路部１４に供給される。図３において、第２段圧縮サブモジュール２４ｉにおいて第２段圧縮方法＃ｉにより生成された圧縮ブロックは、記号”S2 Comp. #i Blockk,t-Tc’”として示されており、第２段圧縮方法＃ｉにより生成された圧縮ブロックS2 Comp.#i Blockk,t-Tc’を展開して得られる展開ブロックは、記号”S2 Decomp. #i Blockk,t-Tc’”として示されている。
さらに、一実施形態において、パイプラインドストレージ２３は、入力ブロックBlockk、第１選択圧縮ブロックS1 Comp. Blockk及び第１選択展開ブロックS1 Decomp. Blockkを遅延して、時刻ｔからＴｃ’単位時間が経過した時刻に第２段選択回路部１４に供給する。パイプラインドストレージ２３から第２段選択回路部１４に供給される入力ブロックは、記号”Blockk,t-Tc”として示されている。また、パイプラインドストレージ２３から第２段選択回路部１４に供給される第１選択圧縮ブロック及び第１選択展開ブロックは、記号”S1 Comp. Blockk,t-Tc’”、“S1 Decomp. Blockk”で示されている。
以上のような動作により、パイプラインドストレージ２３から第２段選択回路部１４に供給される入力ブロック、第１段選択圧縮ブロック、第１段選択展開ブロック、及び、第２段圧縮サブモジュール２４１〜２４Ｍから第２段選択回路部１４に供給される圧縮ブロック及び展開ブロックの同期が実現されている。
一実施形態において、第２段選択回路部１４は、第１選択展開ブロックと入力ブロックとの比較、及び、第２段圧縮サブモジュール２４１〜２４Ｍによって生成された展開ブロックと入力ブロックとの比較に基づいて、第１段選択圧縮方法と第２段圧縮方法＃１〜＃Ｍとのうちから「最良の圧縮方法」を選択する。一実施形態では、「最良の圧縮方法」は、最も圧縮歪みが小さい圧縮方法である。さらに一実施形態では、これは、展開ブロックと元の入力ブロックとの類似度が最も高い圧縮方法である。第２段選択回路部１４は、選択された「最良の圧縮方法」により生成された圧縮ブロックを出力する。最終的に画像圧縮回路１から出力される圧縮画像データは、第２段選択回路部１４から出力される圧縮ブロックで構成される。
図３に示す一実施形態による画像圧縮回路１の構成の利点の一つは、画像の特徴に応じた最適な圧縮処理を実行できることである。一実施形態では、画像圧縮回路１は、各入力ブロックについて、第１段圧縮方法＃１〜＃Ｎ及び第２段圧縮方法＃１〜＃Ｍのうちから最良の圧縮方法を選択するように構成されている。このような構成によれば、画像が様々な種類の特徴を含んでいる場合でも、最適な圧縮方法で圧縮処理を行うことができる。
一実施形態において、第２段圧縮サブモジュール２４１〜２４Ｍのうちの少なくとも一つが、ある入力ブロックBlockkの圧縮処理において、その近傍の入力ブロックに対応する第１段選択展開ブロックを参照するように設計されることは、圧縮すべき画像に、共通の特徴を有する領域が存在している場合に有用である。一実施形態では、共通の特徴は、色、形、曲線又はパターンのいずれであってもよい。
上述されたLutNext圧縮及びLutPre圧縮は、個々の入力ブロックが、異なる圧縮方法を用いて圧縮することが適正である異なる特徴を含んでいる場合に特に有用である。例えば、図１７に示すように、入力ブロックBlockkが、入力ブロックBlockkの前に画像圧縮回路１に入力される入力ブロックBlockk-1の特徴と、その前に入力される入力ブロックBlockk-2の特徴を含んでいる場合、LutNext圧縮を用いることで圧縮歪みを有効に低減できる。また、図１８に示すように、入力ブロックBlockkが、入力ブロックBlockkの前に画像圧縮回路１に入力される入力ブロックBlockk-1の特徴と、入力ブロックBlockkの後に入力される入力ブロックBlockk+1の特徴を含んでいる場合、LutPre圧縮を用いることで圧縮歪みを有効に低減できる。LutPre圧縮は、特徴が異なる領域の境界が存在する入力ブロックの圧縮処理における圧縮歪みの低減に有効である。入力ブロックに特徴が異なる領域の境界が存在するような状況はしばしば発生するから、LutPre圧縮は、圧縮歪みの低減の効果が特に大きい。
一実施形態による図１９に示す画像展開回路２は、上記のようにして画像圧縮回路１によって生成された圧縮画像データに対して展開処理を行い、展開画像データを生成する。圧縮画像データは、圧縮ブロックに分割され、順次に画像展開回路２に入力される。図１９において、ｋ番目に画像展開回路２に入力される圧縮ブロックが、記号”Comp. Blockk,t”で示されている。
一実施形態では、画像展開回路２は、ヘッダデコーダ４１と、第１段展開回路部４２と、第１段選択回路部４３と、第２段展開回路部４４と、第２段選択回路部４５とを備えている。一実施形態では、第１段展開回路部４２は、第１段展開サブモジュール４６１〜４６Ｎを備えている。一実施形態では、第２段展開回路部４４は、パイプラインドストレージ４７と第２段展開サブモジュール４８１〜４８Ｍとを備えている。
一実施形態において、ヘッダデコーダ４１は、圧縮ブロックに含まれているヘッダをデコードし、当該圧縮ブロックの生成に用いられた圧縮方法を識別する。上述のように、圧縮方法の識別は、圧縮ブロックのヘッダに含まれる圧縮タイプ情報に基づいて行われる。ヘッダデコーダ４１は、識別した圧縮方法を第１段選択回路部４３及び第２段展開回路部４４に通知する。図１９には、圧縮ブロックComp. Blockk,tの生成に用いられた圧縮方法が、記号”Methodk,t-Tc”で示されている。一実施形態では、ヘッダデコーダ４１は、圧縮ブロックを適宜の遅延を与えながら、第１段展開回路部４２の第１段展開サブモジュール４６１〜４６Ｎに供給するパイプラインストラージとしても動作する。
一実施形態において、第１段展開サブモジュール４６１〜４６Ｎは、それぞれ、第１段圧縮方法＃１〜＃Ｎに対応する第１段展開方法＃１〜＃Ｎを用いて圧縮ブロックComp. Blockk,t-Tに対する展開処理を行い、第１段展開ブロックを生成する。圧縮ブロックComp. Blockk,t-Tに対して第１段展開方法＃１〜＃Ｎによる展開処理を行って得られる第１段展開ブロックは、それぞれ、記号”S1 Decomp. #1 Blockk,t-Tc”〜”S1 Decomp. #N Blockk,t-Tc”で示されている。
第１段展開方法＃１〜＃Ｎは、レイテンシーが互いに相違し得る。複雑な展開方法は、レイテンシーが長くなる傾向がある。一実施形態において、レイテンシーの相違を吸収するために、ヘッダデコーダ４１から第１段展開サブモジュール４６１〜４６Ｎのそれぞれに供給される圧縮ブロックComp. Blockk,t-Tに遅延が与えられる。遅延は、展開方法に応じて調節される。この結果、第１段展開サブモジュール４６１〜４６Ｎが、それぞれが生成した第１段展開ブロックS1 Decomp. #1 Blockk,t-Tc〜S1 Decomp. #N Blockk,t-Tcを第１段選択回路部４３に供給するタイミングは、同期する。
一実施形態において、第１段選択回路部４３は、ヘッダデコーダ４１から通知された圧縮方法Methodk,t-Tcに応じて、第１段展開ブロックS1 Decomp. #1 Blockk,t-Tc〜S1 Decomp. #N Blockk,t-Tcを選択する。ヘッダデコーダ４１から通知された圧縮方法Methodk,t-Tcが、第１段圧縮方法＃１〜＃Ｎのいずれかである場合、第１段選択回路部４３は、第１段展開ブロックS1 Decomp. #1 Blockk,t-Tc〜S1 Decomp. #N Blockk,t-Tcのうちから圧縮方法Methodk,t-Tcに対応する第１段展開ブロックを選択する。以下では、このようにして選択された第１段展開ブロックを、第１段選択展開ブロックといい、図１９では、記号”S1 Decomp. Blockk,t-Ts1”で示されている。第１段選択展開ブロックS1 Decomp. Blockk,t-Ts1は、第２段展開回路部４４のパイプラインドストレージ４７に供給される。
圧縮方法Methodk,t-Tcが、第１段圧縮方法＃１〜＃Ｎのいずれでもない場合、すなわち、第２段圧縮方法＃１〜＃Ｍのいずれかである場合、第１段展開ブロックS1 Decomp. #1 Blockk,t-Tc〜S1 Decomp. #N Blockk,t-Tcは、全て無効なデータである。この場合、任意の第１段展開ブロック、又は、規定の無効データが第１段選択展開ブロックS1 Decomp. Blockk,t-Ts1としてパイプラインドストレージ４７に供給されてもよい。
一実施形態において、第２段展開回路部４４は、パイプラインドストレージ４７と、第２段展開サブモジュール４８１〜４８Ｍとを備えている。
一実施形態において、パイプラインドストレージ４７は、順次に入力される圧縮ブロックを、第２段展開サブモジュール４８１〜４８Ｍのそれぞれに分配するように構成されている。第２段展開サブモジュール４８１〜４８Ｍに分配された圧縮ブロックは、記号”Comp. Blockk-T’”で示されている。一実施形態では、さらに、パイプラインドストレージ４７は、第１段選択展開ブロックS1 Decomp. Blockkを第２段選択回路部４５に供給する。一実施形態では、パイプラインドストレージ４７は、さらに、ヘッダデコーダ４１から通知された圧縮ブロックComp. Blockk,tの生成に用いられた圧縮方法を第２段選択回路部４５に通知する。
一実施形態において、第２段展開サブモジュール４８１〜４８Ｍは、それぞれ、第２段圧縮方法＃１〜＃Ｍに対応する第２段展開方法＃１〜＃Ｍを用いて圧縮ブロックComp. Blockk,t-T’に対する展開処理を行い、第２段展開ブロックを生成する。圧縮ブロックComp. Blockk,t-T’に対して第２段展開方法＃１〜＃Ｍによる展開処理を行って得られる第２段展開ブロックは、それぞれ、記号”S2 Decomp. #1 Blockk,t-Tc’”〜”S2 Decomp. #M Blockk,t-Tc’”で示されている。
一実施形態において、第２段圧縮方法＃１〜＃Ｍは、各入力ブロックBlockkの圧縮において、その近傍の入力ブロックを圧縮し、さらに、展開して得られる第１段選択展開ブロックを参照するように設計されているので、第２段展開方法＃１〜＃Ｍによる展開処理では、各圧縮ブロックComp. Blockkの展開において、その近傍の圧縮ブロックを展開して得られる第１段選択展開ブロックが参照される。
第１段選択展開ブロックを参照する展開処理を行うために、パイプラインドストレージ４７は、第１段選択回路部４３から順次に入力される第１段選択展開ブロックを、第２段展開サブモジュール４８１〜４８Ｍのそれぞれに分配する。一実施形態では、パイプラインドストレージ４７は、圧縮ブロックComp. Blockkの展開において、第２段展開サブモジュール４８１〜４８Ｍにおいて行われる展開処理の内容に応じて、第１段選択回路部４３によって選択された第１段選択展開ブロックS1 Decomp. Blockk-kp〜S1 Decomp. Blockk-1及び／又は第１段選択展開ブロックS1 Decomp. Blockk+1〜S1 Decomp. Blockk+kfを、第２段展開サブモジュール４８１〜４８Ｍに分配する。図１９には、一例として、各展開ブロックComp. Blockkの展開処理が行われるときに、第２段展開サブモジュール４８１に圧縮ブロックComp. Blockk-1から生成された第１段選択展開ブロックS1 Decomp. Blockk-1が供給され、第２段展開サブモジュール４８２に、圧縮ブロックComp. Blockk+1から生成された第１段選択展開ブロックS1 Decomp. Blockk+1が供給される構成が図示されている。
一実施形態において、ある第２段展開サブモジュール４８ｉが、上述のLutNext圧縮に対応する展開方法を行うように構成されている場合、圧縮ブロックComp. Blockkの展開において、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk-2が第２段展開サブモジュール４８ｉに供給される。一実施形態では、第１段選択展開ブロックS1 Decomp. Blockk-1は、圧縮ブロックComp. Blockkの直前に画像展開回路２に入力される圧縮ブロックComp. Blockk-1を展開して得られる第１段選択展開ブロックであり、第１段選択展開ブロックS1 Decomp. Blockk-2は、その前に入力される圧縮ブロックComp. Blockk-2を展開して得られる第１段選択展開ブロックである。
また、一実施形態において、ある第２段展開サブモジュール４８ｉ’が、上述のLutPre圧縮に対応する展開方法を行うように構成されている場合、圧縮ブロックComp. Blockkの展開において、第１段選択展開ブロックS1 Decomp. Blockk-1、S1 Decomp. Blockk+1が第２段展開サブモジュール４８ｉ’に供給される。ここで、第１段選択展開ブロックS1 Decomp. Blockk+1は、圧縮ブロックComp. Blockk+1の直後に画像展開回路２に入力される圧縮ブロックComp. Blockk+1を展開して得られる第１段選択展開ブロックである。
第２段展開方法＃１〜＃Ｍは、レイテンシーが互いに相違し得る。一実施形態において、レイテンシーの相違を吸収するために、パイプラインドストレージ４７から第２段展開サブモジュール４８１〜４８Ｍのそれぞれに供給される圧縮ブロック及び第１段選択展開ブロックには、遅延が与えられる。遅延は、展開方法に応じて調節される。この結果、第２段展開サブモジュール４８１〜４８Ｍが、それぞれが生成した第２段展開ブロックを第２段選択回路部４５に供給するタイミングは、同期する。
一実施形態において、第２段選択回路部４５は、パイプラインドストレージ４７から受け取った第１段選択展開ブロックと、第２段展開サブモジュール４８１〜４８Ｍのそれぞれから受け取った第２段展開ブロックのうちから、圧縮方法Methodk,t-Tcで指定された展開ブロックを選択し、選択した展開ブロックを出力する。画像展開回路２から出力される展開画像データは、第２段選択回路部４５から出力される展開ブロックで構成される。
一実施形態による図２０に示す画像データ圧縮／展開システム１００は、ホスト２０１から表示装置２０２への画像データ伝送に用いられる。一実施形態では、画像データ圧縮／展開システム１００は、ホスト２０１からの通信データ量を抑制するように構成される。通信データ量の抑制は例えば消費電力の低減に有効である。一実施形態において、ホスト２０１は、上述の画像圧縮回路１と、インターフェース２１１とを備えている。画像圧縮回路１は、上述された圧縮方法で画像データを圧縮して圧縮画像データを生成する。インターフェース２１１は、圧縮画像データを表示装置２０２に送信する。一実施形態において、表示装置２０２は、表示パネル２０３と表示ドライバＩＣ２０４とを備えている。表示ドライバＩＣ２０４は、インターフェース２１２と、上述の画像展開回路２と、画像処理回路部２１３と、ソース線ドライバ２１４とを備えている。インターフェース２１２は、ホスト２０１から圧縮画像データを受け取って画像展開回路２に転送する。画像展開回路２は、インターフェース２１２から受け取った圧縮画像データを、上述された展開方法で展開して展開画像データを生成する。画像処理回路部２１３は、展開画像データに対して所望の画像処理を行って出力画像データを生成する。ソース線ドライバ２１４は、出力画像データに応じて表示パネル２０３のソース線を駆動する。
一実施形態による図２１に示す画像データ圧縮／展開システム１００は、ホスト３０１から受け取った画像データに対応する画像を表示する表示装置３０２において、表示パネル３０３を駆動する表示ドライバＩＣ３０４に集積化される。一実施形態では、画像データ圧縮／展開システム１００は、表示ドライバＩＣ３０４に集積化される表示メモリの容量を削減するように構成される。一実施形態において、表示ドライバＩＣ３０４は、インターフェース３１１と、上述の画像圧縮回路１と、表示メモリ３１２と、上述の画像展開回路２と、画像処理回路部３１３と、ソース線ドライバ３１４とを備えている。インターフェース３１１は、ホスト３０１から画像データを受け取って画像圧縮回路１に転送する。画像圧縮回路１は、インターフェース３１１から受け取った圧縮データを、上述された圧縮方法で圧縮して圧縮画像データを生成する。表示メモリ３１２は、圧縮画像データを保存する。画像展開回路２は、表示メモリ３１２から読み出された圧縮画像データを上述された展開方法で展開して展開画像データを生成する。画像処理回路部３１３は、展開画像データに対して所望の画像処理を行って出力画像データを生成する。ソース線ドライバ３１４は、出力画像データに応じて表示パネル３０３のソース線を駆動する。
本開示の実施形態は、下記のようにも表現され得る。
（項目１）
一実施形態では、画像圧縮方法が、
それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取ることと、
前記入力ブロックのそれぞれを圧縮して第１圧縮ブロックを生成することと、
前記第１圧縮ブロックを対応する展開方法で展開して展開ブロックを生成することと、
前記入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを圧縮して第２圧縮ブロックを生成すること
とを含む。
前記第２圧縮ブロックを生成することは、前記入力ブロックのうちの第１入力ブロックに対応する前記第２圧縮ブロックを、前記入力ブロックのうちの前記第１入力ブロックの直前に前記第２段圧縮回路部に入力された前方入力ブロックに対応する前記展開ブロックと、前記入力ブロックのうちの前記第１入力ブロックの直後に前記第２段圧縮回路部に入力された後方入力ブロックに対応する前記展開ブロックとを参照して生成することを含む。
（項目２）
一実施形態では、画像展開回路が、
それぞれが、複数の圧縮方法のうちから選択された選択圧縮方法により生成された圧縮ブロックを順次に受け取り、前記圧縮ブロックのそれぞれを前記複数の圧縮方法のうちの複数の第１圧縮方法に対応する複数の展開方法で展開して複数の第１展開ブロックを生成するように構成された第１段展開回路部と、
前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択するように構成された第１選択回路部と、
前記圧縮ブロックのそれぞれを前記複数の圧縮方法のうちの複数の第２圧縮方法に対応する複数の第２展開方法で展開して複数の第２展開ブロックを生成するように構成された第２段展開回路部と、
前記第１選択展開ブロックと前記複数の第２展開ブロックとのうちから第２選択展開ブロックを選択し、前記第２選択展開ブロックを出力するように構成された第２選択回路部
とを備える。
（項目３）
一実施形態では、例えば項目２に記載の画像展開回路において、前記複数の第２展開方法のうちの少なくとも一の展開方法が、前記圧縮ブロックのうちの第１圧縮ブロックに対応する前記第２展開ブロックを、前記圧縮ブロックのうちの前記第１圧縮ブロックと異なる少なくとも一の第２圧縮ブロックに対応する前記第１選択展開ブロックを参照して生成する。
（項目４）
一実施形態では、例えば項目３に記載の画像展開回路において、前記少なくとも一の第２圧縮ブロックが、
前記圧縮ブロックのうち、前記第１圧縮ブロックの直前に前記第１段展開回路部に入力される前方圧縮ブロックと、
前記圧縮ブロックのうち、前記第１圧縮ブロックの直後に前記第１段展開回路部に入力される後方圧縮ブロック
とを備える。
（項目５）
一実施形態では、例えば項目４に記載の画像展開回路において、前記少なくとも一の展開方法により生成され、前記第１圧縮ブロックに対応する前記第２展開ブロックが、対応する複数の画素のそれぞれについて、前記前方圧縮ブロックと前記後方圧縮ブロックとに対応する前記第１選択展開ブロックに含まれる複数の画素の展開画像データのうち、前記第１圧縮ブロックに含まれるインデックスに指定された画素の展開画像データを含む。
（項目６）
一実施形態では、例えば項目４に記載の画像展開回路において、前記少なくとも一の展開方法により生成され、前記第１圧縮ブロックに対応する前記第２展開ブロックが、対応する複数の画素のそれぞれについて、前記前方圧縮ブロックと前記後方圧縮ブロックとに対応する前記第１選択展開ブロックに含まれる同一ラインの複数の画素の展開画像データのうち、前記第１圧縮ブロックに含まれるインデックスに指定された画素の展開画像データを含む。
（項目７）
一実施形態では、例えば項目２乃至６のいずれか１項に記載の画像展開回路において、前記第１段展開回路部は、第１パイプラインドストレージから分配された前記圧縮ブロックに前記複数の第１展開方法を実行する複数の第１段展開サブモジュールを備え、前記圧縮ブロックは、前記複数の第１段展開サブモジュールそれぞれが実行する前記第１展開方法に応じて遅延して分配される。
（項目８）
一実施形態では、例えば項目２乃至７のいずれか１項に記載の画像展開回路において、前記第２段展開回路部は、第２パイプラインドストレージから分配された前記圧縮ブロックに、前記第２パイプラインドストレージから分配された前記第１選択展開ブロックを参照して、前記複数の第２展開方法を実行する複数の第２段展開サブモジュールを備え、
前記圧縮ブロック及び前記第１選択展開ブロックは、前記複数の第２段展開サブモジュールそれぞれが実行する前記第２展開方法に応じて遅延して分配される。
（項目９）
一実施形態では、画像展開回路が、
圧縮ブロックを順次に受け取り、前記圧縮ブロックのそれぞれを展開して第１展開ブロックを生成するように構成された第１展開回路部と、
前記圧縮ブロックを順次に受け取り、前記圧縮ブロックのそれぞれを展開して第２展開ブロックを生成するように構成された第２展開回路部
とを備えている。
前記第２展開回路部は、前記圧縮ブロックのうちの第１圧縮ブロックに対応する前記第２展開ブロックを、前記圧縮ブロックのうちの前記第１圧縮ブロックの直前に前記第１展開回路部に入力された前方圧縮ブロックに対応する前記第１展開ブロックと、前記圧縮ブロックのうちの前記第１圧縮ブロックの直後に前記第１展開回路部に入力された後方圧縮ブロックに対応する前記第１展開ブロックとを参照して生成するように構成されている。
（項目１０）
一実施形態では、例えば項目９に記載の画像展開回路において、前記少なくとも一の展開方法により生成され、前記第１圧縮ブロックに対応する前記第２展開ブロックが、対応する複数の画素のそれぞれについて、前記前方圧縮ブロックと前記後方圧縮ブロックとに対応する第１選択展開ブロックに含まれる複数の画素の展開画像データのうち、前記第１圧縮ブロックに含まれるインデックスに指定された画素の展開画像データを含む。
（項目１１）
一実施形態では、例えば項目９に記載の画像展開回路において、前記少なくとも一の展開方法により生成され、前記第１圧縮ブロックに対応する前記第２展開ブロックは、対応する複数の画素のそれぞれについて、前記前方圧縮ブロックと前記後方圧縮ブロックとに対応する第１選択展開ブロックに含まれる同一ラインの複数の画素の展開画像データのうち、前記第１圧縮ブロックに含まれるインデックスに指定された画素の展開画像データを含む。
（項目１２）
一実施形態では、画像展開方法が、
それぞれが、複数の圧縮方法のうちから選択された選択圧縮方法により生成された圧縮ブロックを順次に受け取ることと、
前記圧縮ブロックのそれぞれを前記複数の圧縮方法のうちの複数の第１圧縮方法に対応する複数の展開方法で展開して複数の第１展開ブロックを生成することと、
前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択することと、
前記圧縮ブロックのそれぞれを前記複数の圧縮方法のうちの複数の第２圧縮方法に対応する複数の第２展開方法で展開して複数の第２展開ブロックを生成することと、
前記第１選択展開ブロックと前記複数の第２展開ブロックとのうちから第２選択展開ブロックを選択し、前記第２選択展開ブロックを出力すること
とを含む。
（項目１３）
一実施形態では、画像展開方法が、
圧縮ブロックを順次に受け取ることと、
前記圧縮ブロックのそれぞれを展開して第１展開ブロックを生成することと、
前記圧縮ブロックのそれぞれを展開して第２展開ブロックを生成すること
とを含み、
前記第２展開ブロックを生成することは、前記圧縮ブロックのうちの第１圧縮ブロックに対応する前記第２展開ブロックを、前記圧縮ブロックのうちの前記第１圧縮ブロックの直前に受け取った前方圧縮ブロックに対応する前記第１展開ブロックと、前記圧縮ブロックのうちの前記第１圧縮ブロックの直後に受け取った後方圧縮ブロックに対応する前記第１展開ブロックとを参照して生成することを含む。
（項目１４）
一実施形態では、表示ドライバが、
圧縮画像データを展開する画像展開回路と、
駆動回路部
とを備え、
前記圧縮画像データは、それぞれが、複数の圧縮方法のうちから選択された選択圧縮方法により生成された複数の圧縮ブロックを含み、
前記画像展開回路が、
前記複数の圧縮ブロックを順次に受け取り、前記圧縮ブロックのそれぞれを前記複数の圧縮方法のうちの複数の第１圧縮方法に対応する複数の展開方法で展開して複数の第１展開ブロックを生成するように構成された第１段展開回路部と、
前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択するように構成された第１選択回路部と、
前記圧縮ブロックのそれぞれを前記複数の圧縮方法のうちの複数の第２圧縮方法に対応する複数の第２展開方法で展開して複数の第２展開ブロックを生成するように構成された第２段展開回路部と、
前記第１選択展開ブロックと前記複数の第２展開ブロックとのうちから第２選択展開ブロックを選択し、前記第２選択展開ブロックを出力するように構成された第２選択回路部
とを備え、
前記駆動回路部が、前記第２選択展開ブロックに応じて表示パネルを駆動する。
（項目１５）
一実施形態では、例えば項目１４に記載の表示ドライバが、さらに、元画像データを圧縮して前記圧縮画像データを生成する画像圧縮回路と、
前記画像圧縮回路によって生成された前記圧縮画像データを格納する表示メモリ
とを備えている。前記画像展開回路は、前記表示メモリから前記圧縮画像データを受け取る。
（項目１６）
一実施形態では、表示パネル駆動方法が、
圧縮ブロックを順次に受け取ることと、
前記圧縮ブロックのそれぞれを展開して第１展開ブロックを生成することと、
前記圧縮ブロックのそれぞれを展開して第２展開ブロックを生成することと、
前記第２展開ブロックに応じて表示パネルを駆動すること
とを含む。前記第２展開ブロックを生成することは、前記圧縮ブロックのうちの第１圧縮ブロックに対応する前記第２展開ブロックを、前記圧縮ブロックのうちの前記第１圧縮ブロックの直前に受け取った前方圧縮ブロックに対応する前記第１展開ブロックと、前記圧縮ブロックのうちの前記第１圧縮ブロックの直後に受け取った後方圧縮ブロックに対応する前記第１展開ブロックとを参照して生成することを含む。
以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得る。
１００：画像データ圧縮／展開システム
１ ：画像圧縮回路
２ ：画像展開回路
１１ ：第１段圧縮回路部
１２ ：第１段選択回路部
１３ ：第２段圧縮回路部
１４ ：第２段選択回路部
２１ ：パイプラインドストレージ
２２１〜２２Ｎ：第１段圧縮サブモジュール
２３ ：パイプラインドストレージ
２４１〜２４Ｍ：第２段圧縮サブモジュール
２５ ：メモリ要素
３１ ：圧縮段
３２ ：展開段
３３ ：ヘッダエンコーダ
３４１〜３４Ｎ：誤差計算モジュール
３５ ：比較器
３６ ：セレクタ
３７ ：圧縮段
３８ ：展開段
３９ ：ヘッダエンコーダ
４１ ：ヘッダデコーダ
４２ ：第１段展開回路部
４３ ：第１段選択回路部
４４ ：第２段展開回路部
４５ ：第２段選択回路部
４６１〜４６Ｎ：第１段展開サブモジュール
４７ ：パイプラインドストレージ
４８１〜４８Ｍ：第２段展開サブモジュール
２０１ ：ホスト
２０２ ：表示装置
２０３ ：表示パネル
２０４ ：表示ドライバＩＣ
２１１ ：インターフェース
２１２ ：インターフェース
２１３ ：画像処理回路部
２１４ ：ソース線ドライバ
３０１ ：ホスト
３０２ ：表示装置
３０３ ：表示パネル
３０４ ：表示ドライバＩＣ
３１１ ：インターフェース
３１２ ：表示メモリ
３１３ ：画像処理回路部
３１４ ：ソース線ドライバ

Claims (20)

  1. それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを複数の第１圧縮方法で圧縮して複数の第１圧縮ブロックを生成し、前記複数の第１圧縮ブロックを展開して複数の第１展開ブロックを生成するように構成された第１段圧縮回路部と、
    前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択し、前記複数の第１圧縮ブロックのうちから前記第１選択展開ブロックに対応する第１選択圧縮ブロックを選択するように構成された第１選択回路部と、
    前記入力ブロックのそれぞれを複数の第２圧縮方法で圧縮して複数の第２圧縮ブロックを生成し、前記複数の第２圧縮ブロックを展開して複数の第２展開ブロックを生成するように構成された第２段圧縮回路部と、
    前記第１選択圧縮ブロックと前記複数の第２圧縮ブロックとのうちから第２選択圧縮ブロックを選択し、前記第２選択圧縮ブロックを出力するように構成された第２選択回路部
    とを備える
    画像圧縮回路。
  2. 前記複数の第２圧縮方法のうちの少なくとも一の圧縮方法は、前記入力ブロックのうちの第１入力ブロックに対応する前記第２圧縮ブロックを、前記入力ブロックのうちの前記第１入力ブロックと異なる少なくとも一の第２入力ブロックに対応する前記第１選択展開ブロックを参照して生成する
    請求項１に記載の画像圧縮回路。
  3. 前記少なくとも一の第２入力ブロックは、
    前記入力ブロックのうち、前記第１入力ブロックの直前に前記第１段圧縮回路部に入力される前方入力ブロックと、
    前記入力ブロックのうち、前記第１入力ブロックの直後に前記第１段圧縮回路部に入力される後方入力ブロック
    とを備える
    請求項２に記載の画像圧縮回路。
  4. 前記少なくとも一の圧縮方法で生成された前記第２圧縮ブロックは、前記前方入力ブロックと前記後方入力ブロックに対応する第１展開ブロックに含まれる複数の画素の展開画像データのうちのいずれが、前記入力ブロックに記述された複数の画素の画像データのそれぞれとの類似度が最も高いかを示すインデックスを含む
    請求項３に記載の画像圧縮回路。
  5. 前記少なくとも一の圧縮方法で生成された前記第２圧縮ブロックは、前記入力ブロックに記述された複数の画素の画像データのそれぞれについて、前記前方入力ブロックと前記後方入力ブロックに対応する第１展開ブロックに含まれる同一ラインの複数の画素の展開画像データのうちのいずれが、前記入力ブロックに記述された複数の画素の画像データのそれぞれとの類似度が最も高いかを示すインデックスを含む
    請求項３に記載の画像圧縮回路。
  6. 前記第１段圧縮回路部は、第１パイプラインドストレージから分配された前記入力ブロックに前記複数の第１圧縮方法を実行する複数の第１段圧縮サブモジュールを備え、
    前記入力ブロックは、前記複数の第１段圧縮サブモジュールそれぞれが実行する前記第１圧縮方法に応じて遅延して分配される、
    請求項１乃至５のいずれか１項に記載の画像圧縮回路。
  7. 前記第２段圧縮回路部は、第２パイプラインドストレージから分配された前記入力ブロックに、該第２パイプラインドストレージから分配された前記第１選択展開ブロックを参照して、前記複数の第２圧縮方法を実行する複数の第２段圧縮サブモジュールを備え、
    前記入力ブロック及び前記第１選択展開ブロックは、前記複数の第２段圧縮サブモジュールそれぞれが実行する前記第２圧縮方法に応じて遅延して分配される
    請求項１乃至６のいずれかに記載の画像圧縮回路。
  8. 前記複数の第１圧縮方法が、他の入力ブロックを参照せずに前記入力ブロックのそれぞれから前記複数の第１圧縮ブロックを生成する
    請求項１乃至７のいずれか１項に記載の画像圧縮回路。
  9. 前記第１選択回路部は、前記複数の第１展開ブロックと前記入力ブロックとの比較に基づいて前記第１選択展開ブロックを選択する
    請求項１乃至８のいずれか１項に記載の画像圧縮回路。
  10. 前記第２選択回路部は、前記第１選択展開ブロック及び前記複数の第２展開ブロックと前記入力ブロックとの比較に基づいて前記第２選択圧縮ブロックを選択する
    請求項１乃至９のいずれか１項に記載の画像圧縮回路。
  11. それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを圧縮して第１圧縮ブロックを生成し、前記第１圧縮ブロックを対応する展開方法で展開して展開ブロックを生成するように構成された第１圧縮回路部と、
    前記入力ブロックを順次に受け取り、前記入力ブロックのそれぞれを圧縮して第２圧縮ブロックを生成するように構成された第２圧縮回路部
    とを備え、
    前記第２圧縮回路部は、前記入力ブロックのうちの第１入力ブロックに対応する前記第２圧縮ブロックを、前記入力ブロックのうちの前記第１入力ブロックの直前に前記第１圧縮回路部に入力された前方入力ブロックに対応する前記展開ブロックと、前記入力ブロックのうちの前記第１入力ブロックの直後に前記第１圧縮回路部に入力された後方入力ブロックに対応する前記展開ブロックとを参照して生成するように構成された
    画像圧縮回路。
  12. 前記少なくとも一の圧縮方法で生成された前記第２圧縮ブロックは、前記前方入力ブロックと前記後方入力ブロックに対応する第１展開ブロックに含まれる複数の画素の展開画像データのうちのいずれが、前記入力ブロックに記述された複数の画素の画像データのそれぞれとの類似度が最も高いかを示すインデックスを含む
    請求項１１に記載の画像圧縮回路。
  13. 前記少なくとも一の圧縮方法で生成された前記第２圧縮ブロックは、前記入力ブロックに記述された複数の画素の画像データのそれぞれについて、前記前方入力ブロックと前記後方入力ブロックに対応する第１展開ブロックに含まれる同一ラインの複数の画素の展開画像データのうちのいずれが、前記入力ブロックに記述された複数の画素の画像データのそれぞれとの類似度が最も高いかを示すインデックスを含む
    請求項１１に記載の画像圧縮回路。
  14. 前記第１圧縮回路部が、他の入力ブロックを参照せずに前記入力ブロックのそれぞれから前記第１圧縮ブロックを生成するように構成された
    請求項１１乃至１３のいずれか１項に記載の画像圧縮回路。
  15. それぞれが複数の画素の画素データを含む入力ブロックを順次に受け取ることと、
    前記入力ブロックのそれぞれを複数の第１圧縮方法で圧縮して複数の第１圧縮ブロックを生成することと、
    前記複数の第１圧縮ブロックを対応する展開方法で展開して複数の第１展開ブロックを生成することと、
    前記複数の第１展開ブロックのうちから第１選択展開ブロックを選択することと、
    前記複数の第１圧縮ブロックのうちから前記第１選択展開ブロックに対応する第１選択圧縮ブロックを選択することと、
    前記入力ブロックのそれぞれを複数の第２圧縮方法で圧縮して複数の第２圧縮ブロックを生成することと、
    前記複数の第２圧縮ブロックを対応する展開方法で展開して複数の第２展開ブロックを生成することと、
    前記第１選択展開ブロックと前記複数の第２展開ブロックとに基づいて前記第１選択圧縮ブロックと前記複数の第２圧縮ブロックとのうちから第２選択圧縮ブロックを選択することと、
    前記第２選択圧縮ブロックを出力すること
    とを含む
    画像圧縮方法。
  16. 前記複数の第２圧縮方法のうちの少なくとも一の圧縮方法は、前記入力ブロックのうちの第１入力ブロックに対応する前記第２圧縮ブロックを、前記入力ブロックのうちの前記第１入力ブロックと異なる少なくとも一の第２入力ブロックに対応する前記第１選択展開ブロックを参照して生成する
    請求項１５に記載の画像圧縮方法。
  17. 前記少なくとも一の第２入力ブロックが、
    前記入力ブロックのうち、前記第１入力ブロックの直前に入力される前方入力ブロックと、
    前記入力ブロックのうち、前記第１入力ブロックの直後に入力される後方入力ブロック
    とを含む
    請求項１６に記載の画像圧縮方法。
  18. 前記少なくとも一の圧縮方法で生成された前記第２圧縮ブロックは、前記前方入力ブロックと前記後方入力ブロックに対応する第１展開ブロックに含まれる複数の画素の展開画像データのうちのいずれが、前記入力ブロックに記述された複数の画素の画像データのそれぞれとの類似度が最も高いかを示すインデックスを含む
    請求項１７に記載の画像圧縮方法。
  19. 前記少なくとも一の圧縮方法で生成された前記第２圧縮ブロックは、前記入力ブロックに記述された複数の画素の画像データのそれぞれについて、前記前方入力ブロックと前記後方入力ブロックに対応する第１展開ブロックに含まれる同一ラインの複数の画素の展開画像データのうちのいずれが、前記入力ブロックに記述された複数の画素の画像データのそれぞれとの類似度が最も高いかを示すインデックスを含む
    請求項１７に記載の画像圧縮方法。
  20. 前記複数の第１圧縮方法が、他の入力ブロックを参照せずに前記入力ブロックのそれぞれから前記複数の第１圧縮ブロックを生成する
    請求項１６乃至１９のいずれか１項に記載の画像圧縮方法。
JP2018190483A 2018-10-05 2018-10-05 画像圧縮回路及び画像圧縮方法 Active JP7306812B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018190483A JP7306812B2 (ja) 2018-10-05 2018-10-05 画像圧縮回路及び画像圧縮方法
US16/589,950 US11418801B2 (en) 2018-10-05 2019-10-01 Image compression circuitry and image compression method
US17/852,340 US11838525B2 (en) 2018-10-05 2022-06-28 Image compression circuitry and image compression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018190483A JP7306812B2 (ja) 2018-10-05 2018-10-05 画像圧縮回路及び画像圧縮方法

Publications (2)

Publication Number Publication Date
JP2020061622A true JP2020061622A (ja) 2020-04-16
JP7306812B2 JP7306812B2 (ja) 2023-07-11

Family

ID=70051309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018190483A Active JP7306812B2 (ja) 2018-10-05 2018-10-05 画像圧縮回路及び画像圧縮方法

Country Status (2)

Country Link
US (2) US11418801B2 (ja)
JP (1) JP7306812B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1175201A (ja) * 1997-08-29 1999-03-16 Victor Co Of Japan Ltd ブロック間適応内挿予測符号化装置、復号化装置、符号化方法及び復号化方法
JP2008178109A (ja) * 2007-01-19 2008-07-31 Samsung Electronics Co Ltd エッジ領域を効果的に圧縮して復元する方法及び装置
JP2017191413A (ja) * 2016-04-12 2017-10-19 シナプティクス・ジャパン合同会社 画像処理装置、圧縮回路、表示ドライバ、表示装置及び画像処理方法
JP2017204811A (ja) * 2016-05-13 2017-11-16 シナプティクス・ジャパン合同会社 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319576B2 (en) * 2014-01-29 2016-04-19 Google Technology Holdings LLC Multi-processor support for array imagers
KR102343375B1 (ko) * 2015-04-30 2021-12-27 삼성디스플레이 주식회사 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1175201A (ja) * 1997-08-29 1999-03-16 Victor Co Of Japan Ltd ブロック間適応内挿予測符号化装置、復号化装置、符号化方法及び復号化方法
JP2008178109A (ja) * 2007-01-19 2008-07-31 Samsung Electronics Co Ltd エッジ領域を効果的に圧縮して復元する方法及び装置
JP2017191413A (ja) * 2016-04-12 2017-10-19 シナプティクス・ジャパン合同会社 画像処理装置、圧縮回路、表示ドライバ、表示装置及び画像処理方法
JP2017204811A (ja) * 2016-05-13 2017-11-16 シナプティクス・ジャパン合同会社 画像圧縮装置、画像展開装置、画像圧縮展開システム及び表示ドライバ

Also Published As

Publication number Publication date
JP7306812B2 (ja) 2023-07-11
US20200112732A1 (en) 2020-04-09
US11838525B2 (en) 2023-12-05
US11418801B2 (en) 2022-08-16
US20220329838A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US8923636B2 (en) Image processing circuit, and display panel driver and display device mounting the circuit
US7742065B2 (en) Controller driver and liquid crystal display apparatus using the same
JP3620521B2 (ja) 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法
US8638285B2 (en) Image data transfer to cascade-connected display panel drivers
KR101887236B1 (ko) 디스플레이 시스템 및 디스플레이 디바이스 드라이버
US20020027545A1 (en) Shift register and driving circuit of LCD using the same
KR20160130065A (ko) 표시장치
PL368828A1 (en) Method for compressing and decompressing video data
CN113590853A (zh) 一种灰阶自适应扩展方法、fpga系统、设备及介质
JP4179255B2 (ja) 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法
JP7306812B2 (ja) 画像圧縮回路及び画像圧縮方法
US8345055B2 (en) Image display device
US8732363B2 (en) Data processing apparatus and data processing method
JP3716855B2 (ja) 画像処理装置及び画像処理方法
TW200820122A (en) Dithering method and apparatus for image data
US20200234625A1 (en) Display system with variable resolution
CN113205785A (zh) 帧显示信号同步方法、显示装置、电子设备及存储介质
JP4766288B2 (ja) 情報処理装置
JP3781039B2 (ja) 画像処理装置及び画像処理方法
KR100292050B1 (ko) 가변장복호기의 데이타 가변장치
JP2005167809A (ja) データ圧縮装置、圧縮データ復号装置、データ圧縮方法、データ圧縮プログラムおよび画像表示システム
JP3052423B2 (ja) ディジタル映像信号の特殊効果発生装置
JPWO2006025090A1 (ja) 画像復元装置、画像復元方法、および画像復元プログラム
JP2001186524A (ja) ビデオ信号復号装置
JPH10171398A (ja) 解像度変換装置及びその方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R150 Certificate of patent or registration of utility model

Ref document number: 7306812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150