JP4179255B2 - 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法 - Google Patents

Description

本発明は、画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法に関し、特にラスタ画像を蓄積するメモリを有したディスプレイの画像処理における高画質化並びにコンピュータからディスプレイへのラスタ画像の伝送効率を向上する画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法に関する。

現在、コンピュータからディスプレイへの画像伝送方法としては、ラスタ画像をフレーム周波数ごとに伝送する方法が用いられている。この方法は、データ伝送量が多く、静止画を表示している場合などには無駄が多いものであった。

データ伝送量を減らす方法としては、画像をＪＰＥＧやＧＩＦ等のファイル形式に圧縮して伝送する方法が考えられる。しかしながら、フレームごとに圧縮及び展開処理を行うには高速動作を行う演算処理部が必要であり、コスト増加につながる。

画像圧縮とは異なる方法として、ラスタ画像のビットプレーン数を減らすことが考えられる。ここでビットプレーン数とは、２のｎ乗で量子化されたディジタル画像において、その階調を表すデータのビット数ｎであり、当該ビット数ｎのことを指すものである。このビットプレーン数を減らす方法には、多値ディザ法や固定しきい値法などがあり、その詳細は、非特許文献１に開示されている。これら多値ディザ法や固定しきい値法は、ＪＰＥＧ形式やＧＩＦ形式といった画像圧縮方法と異なり、圧縮画像を展開する必要がない。

しかしながら、従来の多値ディザ法や固定しきい値法では、以下に列記するような問題があった。
○ビットプレーン数を減らすことにより、偽輪郭、偽色の発生、粒状感等がみられ、画質が低下してしまう。
○スーパーインポーズ（ある表示画面上に「文字」のような異なる画面を重ねて表示する技術）表示の場合、入力画像として、複数の画面（例えば、画像と文字）を用意しなければならないため、入力画像のデータ容量が大きくなってしまい、入力画像をメモリに蓄積したり、バス幅に制限のある伝送路を介して伝送することが難しくなってしまう。
○携帯端末など、表示画面の最大解像度が小さいディスプレイでは、地図などの大きい画像を表示する際に画像をスクロールさせる必要がある。このスクロール表示は一見単純な動作であるが、表示メモリの書き換え量が多くなり、これに伴って消費電力が増大してしまう。
○ラスタ画像に対するディザ処理の場合は、ディザ周期が小さいほど高周波な微小ノイズが得られるため、画質の劣化を小さくできる。しかし、一般的に、表示装置の主走査方向の画素数は、“２”〜“６”を因数として含む数（４８０，７２０，８４０等）であるため、画像の圧縮・伸張に伴って画質が劣化してしまう。表示装置の主走査方向の画素数の因数とならないように、ディザの周期を大きくした場合は、ディザ処理の本来の目的である高周波な微小ノイズが得られなくなり、やはり画像の圧縮・伸張に伴って画質が劣化してしまう。

これらの問題を解決する従来技術としては、特許文献１に開示される「画像処理装置、画像伝送装置、画像受信装置及び画像処理方法」がある。図４１に、特許文献１に開示される画像処理装置の構成を示す。この画像処理装置は、入力画像に対して画素のＸＹ座標に応じたディザ処理を施した後に量子化してメモリに蓄積する。メモリから読み出したデータには、逆量子化した後に、入力画像のディザ処理に用いたものと同じディザマトリクスを加算して表示装置へ出力するものである。
特開２００３−１６２２７２号公報 新版画像電子ハンドブックｐ. ４１−５１

しかしながら、上記特許文献１に開示される発明は、ディザ処理前の画像の階調値と、ディザ処理後の画像の階調値とで、０．５階調の階調ずれが生じ、ディザ処理後の画像は０．５階調分明るくなってしまう。

この階調ずれは、ディザ処理を施した画像と施していない画像とを切り替えて表示する場合には、顕著に認識される。

この０．５階調分の階調ずれを補正する手法として、０．５階調分のオフセットを画像信号に付加することが考えられる。

まず、図４２に示すように、出力側の画像信号にオフセット値を付加する場合について考える。この場合、階調ずれを補正するために画像信号に加算するオフセット値は０又は−１であり、ディザ値としてとりうる値は０、１、２又は３である。
従って、逆量子化後に画像信号に付加する値は−１、０、１、２及び３のいずれかであり、正の値をとる場合と負の値をとる場合との両方のケースがあり得ることとなる。このため、出力側の画像信号にオフセット値を付加する場合は、加算回路ではなく加減算回路を用いた構成としなければならない。しかし、加減算回路の回路面積は、加算回路と比較して少なく見ても２０％以上大きいため、回路規模の増大は避けられない。

一方、図４３に示すように、入力側の画像信号にオフセット値を付加する場合は、画像信号に付加する値は０又は−１であるから加減算回路は必要とならず、減算回路を用いた構成とすることができる。このため、入力側の画像信号にオフセット値を付加する場合には、回路規模の増大は抑えられる。

図４４に示すオフセット例１の場合、出力信号の平均は１６．５階調となり、階調ずれの問題は解決されないが、オフセット例２の場合、出力信号の平均は１７階調となり、階調ずれは解消される。すなわち、オフセットの値を適切に選択すれば、階調ずれを発生させないようにできる。

しかし、オフセット無しの場合には図４５に示すように各列２画素周期で変化していた出力値は、オフセット例２を用いた場合には、図４６に示すように、１列目と３列目との出力が４画素周期で変化するようになってしまう。
一般に、ノイズ成分は、低周波になると人間に知覚されやすくなるため、オフセット例２を用いると、画質が劣化して見えてしまう。

すなわち、入力側の画像信号に単にオフセットを付加しただけでは、階調値のずれを補正できないか、又は、階調値のずれを補正できたとしても周期的ノイズが発生して画像が劣化してしまう。

このように、特許文献１に開示される発明では、ディザ処理の前後での階調値のずれを補正しようとすると、回路規模が増大してしまったり、画像に周期的ノイズが発生して画像が劣化してしまうという問題があった。

本発明はかかる問題に鑑みてなされたものであり、ディザ処理の前後での階調ずれを抑えつつビットプレーン数を減少させた後に増加させる処理を行う画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法を提供することを目的とする。

上記目的を達成するため、本発明は、第１の態様として、二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理手段と、該第１の画像処理手段によってビットプレーン数が減少させられたラスタ画像の画像データを記憶するメモリと、該メモリから読み出した画像データ対にしてビット付加処理を行ってビットプレーン数を増加させる第２の画像処理手段とを有する画像処理装置であって、第１の画像処理手段は、原画像の信号値とビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを多値ディザ処理に用い、しきい値マトリクスは、二次元ディザマトリクスのマトリクス値のうち、オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像処理装置を提供するものである。

上記本発明の第１の態様においては、しきい値マトリクス内の、元の二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることが好ましい。

本発明の第１の態様の上記のいずれの構成においても、オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることが好ましい。これに加えて、しきい値マトリクスは、オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることがより好ましい。

本発明の第１の態様の上記のいずれの構成においても、第１の画像処理手段は、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算することが好ましい。

本発明の第１の態様の上記のいずれの構成においても、オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することが好ましい。
又は、上記本発明の第１の態様の、第１の画像処理手段が、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算する構成に加えて、合算値マトリクスと定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することが好ましい。

また、本発明の第１の態様の上記のいずれの構成においても、第２の画像処理手段は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることが好ましい。

また、本発明の第１の態様の上記のいずれの構成においても、ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことが好ましい。又は、ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を第１の画像処理手段において減少させた後、第２の画像処理手段においてビットプレーン数を増加させることが好ましい。

本発明の第１の態様の上記のいずれの構成においても、第２の画像処理手段は、しきい値マトリクスに基づいてビット付加処理を行うことが好ましい。

本発明の１の態様によれば、原画像であるラスタ画像のビットプレーン数を第１の画像処理手段によって減少させた後に第２の画像処理手段によってビットプレーン数を増加させることができるため、表示装置に送られるビットマップ画像の圧縮・伸張を少ないロジック数で行うことができ、メモリ容量や伝送容量の減少を図ることができる。
また、ラスタ画像のビットプレーン数を減少させるときは、二次元ディザマトリクスの一部の値を変更して生成した“しきい値マトリクス”と“オフセットマトリクス”との合算値（合算値マトリクス）に基づいて多値ディザ処理を施し、ビットプレーン数を増加させるときは多値ディザ処理で用いたしきい値マトリクスを基にビット付加を行うため、ビット付加を行った画像は、従来の画像処理方法を適用した場合と比較して原画像との誤差が小さくなる。これにより、誤差が大きい場合に現れる粒状感や偽色を抑制でき、高画質な表示が得られる。
なお、基板（例えば、ガラス基板）上に駆動回路を形成した表示装置に本態様の画像処理装置を適用する場合は、同じプロセスで基板上に形成することが可能である。よって、本態様の画像処理装置を表示装置に適用すれば、省メモリによる面積減少、及び低消費電力を実現できる。

また、上記目的を達成するため、本発明は第２の態様として、第１の装置にて、二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させ、該ビットプレーン数が減少したラスタ画像を第２の装置に伝送し、第２の装置にて、該ビットプレーン数が減少したラスタ画像に対してビット付加処理を行ってビットプレーン数を増加させる画像伝送装置であって、第１の装置は、ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均と原画像の階調値との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとを合算したマトリクスを多値ディザ処理に用い、しきい値マトリクスは、二次元ディザマトリクスのマトリクス値のうち、オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像伝送装置を提供するものである。

上記本発明の第２の態様においては、しきい値マトリクス内の、元の二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることが好ましい。

本発明の第２の態様の上記のいずれの構成においても、オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることが好ましい。これに加えて、しきい値マトリクスは、オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることが好ましい。

本発明の第２の態様の上記のいずれの構成においても、第１の装置は、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算することが好ましい。

また、本発明の第２の態様の上記のいずれの構成においても、第１の装置が、オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することが好ましい。
又は、上記本発明の第２の態様の、第１の装置が、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算する構成においては、第１の装置が合算値マトリクスと定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することが好ましい。

本発明の第２の態様の上記のいずれの構成においても、第２の装置は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることが好ましい。

本発明の第２の態様の上記のいずれの構成においても、ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことが好ましい。又は、ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を第１の装置において減少させた後、第２の装置においてビットプレーン数を増加させることが好ましい。

本発明の第２の態様の上記のいずれの構成においても、第２の装置は、しきい値マトリクスに基づいてビット付加処理を行うことが好ましい。

上記本発明の第２の態様によれば、第１の装置から第２の装置へラスタ画像を伝送する画像伝送装置において、第１の装置にて、原画像のビットプレーン数を減少し、ビットプレーン数が減少したラスタ画像を第２の装置に伝送し、第２の装置にて、第１の装置から伝送されたラスタ画像のビットプレーン数を原画像のビットプレーン数以上に増加することで伝送容量の効率化を図れる。原画像であるラスタ画像に対して二次元ディザマトリクスに基づいて多値ディザ処理を施し、ビットプレーン数が減少したラスタ画像を伝送した後、原画像のビットプレーン数となるように多値ディザ処理で用いた二次元ディザマトリクスをもとにビット付加を行うことで伝送容量の効率化を図ることができる。
これにより、例えば、バス幅が１６ビットしかない伝送路を用いてＲＧＢ各色６ビット（計１８ビット）のラスタ画像のデータを伝送したい場合に、ラスタ画像に対してビットプレーン圧縮を施すことで、データをパラレル伝送することが可能となる。

また、上記目的を達成するため、本発明は、第３の態様として、二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理手段と、該第１の画像処理手段によってビットプレーン数が減少させられたラスタ画像の画像データを記憶するメモリと、該メモリから読み出した画像データに対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理手段と、該第２の画像処理手段がビットプレーン数を増加させた画像データに応じた画像表示する画像表示手段とを有する表示装置であって、第１の画像処理手段は、原画像の信号値とビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを多値ディザ処理に用い、しきい値マトリクスは、二次元ディザマトリクスのマトリクス値のうち、オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする表示装置を提供するものである。

上記本発明の第３の態様においては、しきい値マトリクス内の、元の二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることが好ましい。

本発明の第３の態様の上記のいずれの構成においても、オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることが好ましい。これに加えて、しきい値マトリクスは、オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることがより好ましい。

本発明の第３の態様の上記のいずれの構成においても、第１の画像処理手段は、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算することが好ましい。

本発明の第３の態様の上記のいずれの構成においても、オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することが好ましい。
又は、上記本発明の第３の態様の、第１の画像処理手段が、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算する構成に加えて、合算値マトリクスと定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することが好ましい。

また、本発明の第３の態様の上記のいずれの構成においても、第２の画像処理手段は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることが好ましい。

また、本発明の第３の態様の上記のいずれの構成においても、ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことが好ましい。又は、ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を第１の画像処理手段において減少させた後、第２の画像処理手段においてビットプレーン数を増加させることが好ましい。

本発明の第３の態様の上記のいずれの構成においても、第２の画像処理手段は、しきい値マトリクスに基づいてビット付加処理を行うことが好ましい。

本発明の第３の態様の上記のいずれの構成においても、第２の画像処理手段は、画像表示部の主走査方向の１ライン分の各画素ごとに設けられており、メモリからは、画像表示手段の主走査方向の１ライン分の画像データが各画素に対応する第２の画像処理手段へ一括して出力されることが好ましい。これに加えて、第２の画像処理手段の各々がビット付加処理に用いるしきい値を一括して生成し、該第２の画像処理手段のそれぞれに出力する全しきい値生成手段を有することがより好ましい。

本発明の第３の態様の上記のいずれの構成においても、第２の画像処理手段が、表示装置の駆動回路と同じ基板上に形成されることが好ましい。また、第１の画像処理手段が、表示装置の駆動回路と同じ基板上に形成されることが好ましい。

上記本発明の第３の態様によれば、ビットプレーン数を原画像よりも減少させた画像を、ビットプレーン数を増加させてから表示させることにより、原画像と比較して画質に遜色がない画像を得ることができる。

また、上記目的を達成するため、本発明は、第４の態様として、二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理工程と、該ビットプレーン数が減少させられたラスタ画像の画像データをメモリに記憶させる工程と、該メモリから読み出した画像データに対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理工程とを有する画像処理方法であって、第１の画像処理工程においては、原画像の信号値とビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを多値ディザ処理に用い、しきい値マトリクスは、二次元ディザマトリクスのマトリクス値のうち、オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像処理方法を提供するものである。

上記本発明の第４の態様においては、しきい値マトリクス内の、元の二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることが好ましい。

本発明の第４の態様の上記のいずれの画像処理方法においても、オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることが好ましい。これに加えて、しきい値マトリクスは、オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることが好ましい。

本発明の第４の態様の上記のいずれの画像処理方法においても、第１の画像処理工程では、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算することが好ましい。また、第２の画像処理工程においては、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることが好ましい。

本発明の第４の態様の上記のいずれの画像処理方法においても、ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことが好ましい。又は、ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を第１の画像処理工程において減少させた後、第２の画像処理工程においてビットプレーン数を増加させることが好ましい。

本発明の第４の態様の上記のいずれの画像処理方法においても、第２の画像処理工程では、しきい値マトリクスに基づいてビット付加処理を行うことが好ましい。

上記本発明の第４の態様によれば、原画像であるラスタ画像のビットプレーン数を第１の画像処理工程において減少させた後に第２の画像処理工程においてビットプレーン数を増加させるため、少ないロジック数で表示装置に送られるビットマップ画像の圧縮・伸張を行う方法を提供できる。よって、本態様の画像処理方法を実行する装置のメモリ容量や伝送容量の減少を図れる。また、ラスタ画像のビットプレーン数を減少させるときは、二次元ディザマトリクスの一部の値を変更して生成した“しきい値マトリクス”と“オフセットマトリクス”との合算値（合算値マトリクス）に基づいて多値ディザ処理を施し、ビットプレーン数を増加させるときは多値ディザ処理で用いたしきい値マトリクスを基にビット付加を行うため、ビット付加を行った画像は原画像との誤差が従来技術による画像処理方法と比較して小さくなる。これにより、誤差が大きい場合に現れる粒状感や偽色を抑制でき、高画質な表示が得られる。

また、上記目的を達成するため、本発明は、第５の態様として、第１の装置が二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理工程と、該ビットプレーン数が減少したラスタ画像を第１の装置から第２の装置へ伝送する伝送工程と、第２の装置が該ビットプレーン数が減少したラスタ画像に対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理工程とを画像伝送方法であって、第１の装置は、ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均と原画像の階調値との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとを合算したマトリクスを多値ディザ処理に用い、しきい値マトリクスは、二次元ディザマトリクスのマトリクス値のうち、オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像伝送方法を提供するものである。

上記本発明の第５の態様においては、しきい値マトリクス内の、元の二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることが好ましい。

本発明の第５の態様の上記のいずれの画像伝送方法においても、オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることが好ましい。これに加えて、しきい値マトリクスは、オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることが好ましい。

本発明の第５の態様の上記のいずれの画像伝送方法においても、第１の画像処理工程では、ビットプレーンの減少数に応じた定数オフセットマトリクスをオフセットマトリクスに加算することが好ましい。また、第２の画像処理工程においては、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることが好ましい。

本発明の第５の態様の上記のいずれの画像伝送方法においても、ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことが好ましい。又は、ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を第１の画像処理工程において減少させた後、第２の画像処理工程においてビットプレーン数を増加させることが好ましい。

本発明の第５の態様の上記のいずれの画像伝送方法においても、第２の画像処理工程では、しきい値マトリクスに基づいてビット付加処理を行うことが好ましい。

上記本発明の第５の態様によれば、伝送工程においてはビットプレーン数が減少したラスタ画像を伝送するため、伝送容量の効率化を図ることができる。より詳しくは、原画像であるラスタ画像に対して二次元ディザマトリクスの一部のマトリクス値を変更して生成したしきい値マトリクスとオフセットマトリクスとの合算値（合算値マトリクス）を用いて多値ディザ処理を施し、ビットプレーン数が減少したラスタ画像を伝送した後、原画像のビットプレーン数となるように多値ディザ処理で用いたしきい値マトリクスをもとにビット付加を行うことで伝送容量の効率化を図ることができる。
これにより、例えば、バス幅が１６ビットしかない伝送路を用いてＲＧＢ各色６ビット（計１８ビット）のラスタ画像のデータを伝送したい場合に、ラスタ画像に対してビットプレーン圧縮を施すことで、データをパラレル伝送することが可能となる。

〔作用〕
本発明によれば、表示装置に送るビットマップ画像の圧縮・伸張を少ないロジック数で行うことができ、メモリ容量や伝送容量の減少を図ることができる。

また、本発明によれば、ビット付加を行った画像は原画像との誤差が従来の画像処理方法と比較して小さくなることから、誤差が大きい場合に現れる粒状感や偽色を抑制でき、高画質な表示が得られる。

また、本発明によれば、基板（例えば、ガラス基板）上に駆動回路を形成した表示装置において、同じプロセスを用いて画像処理装置を基板上に形成することが可能である。よって、本発明を表示装置に適用すれば、省メモリによる面積減少、及び低消費電力を実現できる。

本発明によれば、ディザ処理の前後での階調ずれを抑えつつビットプレーン数を減少させた後に増加させる処理を行う画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法を提供できる。

〔発明の原理〕
ディザ法によって生じる粒状感を目立たなくするには、加えるしきい値（ディザ値）としてはなるべく空間周波数が高いものを選ぶ必要がある。例えば、画像の縦横いずれの方向に対しても微小長さを一周期として同一のパターンが繰り返される二次元ディザマトリクスを用いてディザ処理を行うのであれば、ディザマトリクスの周期が小さいほど周期的なノイズの周波数が高くなり、ノイズとして目立ちにくくなる。しかしながら、上記説明したように、図１（ａ）に示す従来のしきい値マトリクス（縦横いずれも２画素周期の二次元ディザマトリクス）に上記オフセット例２のようなオフセット値を加算すると、加算後のマトリクスは低い周波数成分を含むこととなり、粒状感が目立ってしまう。

このため本発明では、図１（ｂ）に示すように、オフセットの値が“１”のところだけ、しきい値マトリクスのマトリクス値を従来と異なる特定の値とすることによって、しきい値とオフセット値とを加算した合算値のマトリクスに低い周波数成分がなるべく含まれないようにする。図２に示す本発明における合算値のマトリクスは、従来のしきい値マトリクスと同様に同じ値がそれぞれ離れて（換言すると、隣接することなく）位置しており、これによって低い周波数成分の発生が抑えられている。

オフセット値が“１”である位置のしきい値の定め方について説明する。従来のしきい値マトリクスでマトリクス値が“０”ではない位置については、従来構成でのマトリクス値から−１した値とする。また、従来のしきい値マトリクスでしきい値が“０”である位置については、マトリクス内でとりうる最大値とする。例えば、２ビットのマトリクスの場合には、マトリクス内でとりうる値は“０〜３”である。このため、従来のしきい値マトリクスでのマトリクスの値が“１〜３”の位置については、マトリクス値を“０〜２”とし、従来構成でのマトリクスの値が“０”の位置については、マトリクス値を“３”とする。

これにより、図１（ｂ）に示すように、オフセットが設定された領域内（点線内）でのマトリクス値の平均値が、オフセットが設定されていない領域（実線内）と同じであるしきい値マトリクスが得られる。図２に示すように、このしきい値マトリクスとオフセット値とを合成した合算値のマトリクスにおいては、同じ値が離れて（隣接することなく）位置しており、ディザ処理に用いた場合に粒状感が目立たないマトリクスとなる。

また、しきい値マトリクスとオフセットマトリクスとは、
（１）ある１構成単位で（１×１は除く）で市松模様となるようにオフセットマトリクスを決定する。この時のオフセットの値は“０”又は“１”である。
（２）オフセット値が“１”の領域のしきい値マトリクスのマトリクス値を上記手法に乗っ取って演算する。
という順序で設定できる。
ただし、実際にディザ処理に用いるマトリクス（合算値マトリクス）の空間周波数が高くなるのであれば、これとは異なる方法でしきい値マトリクスとオフセットマトリクスとを設定しても良い。

具体例として、図３に示すように、６ビットのラスタ画像として画素階調が１７のベタ画像（画素全てが同じ階調）が入力した場合について説明する。なお、出力値とは、ビットプレーン数を一旦減少させたあとで増加させた画像信号の階調値を表す。画素階調１７のベタ画像に対して図２に示す合算値マトリクスを用いてディザ処理を行った場合、出力値の平均値は１７階調であり、階調ずれを発生させることなくオフセットを付加できたことが分かる。

また、出力値の１列目を見ると、本発明の出力値は１６，１９，１５，１８となっており、従来構成の出力値１６，１９，１６，１５と比較して、ノイズ成分（本来ベタ画像なので周期的に変化する成分はノイズ成分である）の周波数が倍となっていることが分かる。一般に、人間は、ノイズ成分が高周波になるほど感じにくい視覚特性を有することから、本発明を適用してビットプレーン数を減少・増加させたラスタ画像は、ノイズ成分が知覚されにくくなり、画質が向上する。

なお、図４に示すしきい値マトリクスのように、オフセットが“１”である領域について、市松内でマトリクスの値を転置してから上記手法に乗っ取って合算値マトリクスを算出しても、同じ値が離れて（隣接することなく）位置し、ディザ処理に用いた場合に粒状感が目立たないマトリクスとなる。

以下、上記原理に基づく本発明の好適な実施の形態について説明する。

〔第１の実施形態〕
本発明を好適に実施した第１の実施形態について説明する。図５に、本実施形態にかかる画像処理装置の構成を示す。
この画像処理装置は、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１を画像処理部前段４で処理した後、各色４ビットのラスタ画像をメモリ２に蓄積し、当該蓄積された各色４ビットのラスタ画像を画像処理部後段５で各色６ビットに変換して、６ビット表示可能な画像表示部３に出力する構成である。なお、図５ではＲＧＢのうちの１色に対するブロック構成を示しているが、他の２色に対しても同様な構成を並列で有している。

具体的には、各画素の階調が６ビットであるラスタ画像１に対して画像処理部前段４においてディザ処理を施し、４ビットのデータに圧縮してメモリ２に蓄積する。その後、メモリ２から階調が４ビットの画素信号を画像処理部後段５へ出力し、４ビットから６ビットに逆量子化して、各画素の階調が６ビットのラスタ画像を画像表示部３において表示する。

画像処理部前段４は、しきい値生成部１１Ａ、オフセット生成部１０１、量子化部１８、第１の加算器２０、第２の加算器２１及び第３の加算器２２を有する。
しきい値生成部１１Ａは、ラスタ画像１の画素のＸＹ座標（ｘ，ｙ）が入力され、これを基にディザ処理に用いるしきい値を生成する。オフセット生成部１０１は、ラスタ画像１の画素のＸＹ座標（ｘ，ｙ）が入力され、これを基にして画素信号に付加するオフセット値を生成する。量子化部１８は、入力された６ビットのデータから下位２ビットを取り除き、上位４ビットのみを出力する。

しきい値生成部１１Ａは、入力された画素のｘｙ座標値（ｘ，ｙ）をもとに出力信号（以下、初期しきい値ともいう）を生成する。図６において、［ｘ mod 4］は画素のＸ座標値（ｘ）を４で割った余りを示し、［ｙ mod 4］は画素のＹ座標値（ｙ）を４で割った余りを示す。しきい値生成部１１Ａは、これら［ｘ mod 4］、［ｙ mod 4］の結果から出力値を生成する。

オフセット生成部１０１は、入力された画素のｘｙ座標値（ｘ，ｙ）をもとに出力信号（以下、初期オフセット値ともいう）を生成する。図７において、［ｘ mod 4］とは画素のＸ座標値（ｘ）を４で割った余りを示し、［ｙ mod 4］とは画素のＹ座標値（ｙ）を４で割った余りを示す。これら［ｘ mod 4］、［ｙ mod 4］の結果から出力値を生成する。

初期オフセット値は、第１の加算器２０へ入力され、ここで定数オフセット（十進数表記での“２”、二進数表記の場合は“１０”）が加算される。第１の加算器２０における加算結果（以下、合成オフセット値ともいう）は、第２の加算器２１へ出力される。
第２の加算器２１には、合成オフセット値と初期しきい値とが入力される。第２の加算器２１は、これらの加算結果（以下、合算値ともいう）を第３の加算器２２へ出力する。
第３の加算器２２には、６ビットの画素データと合算値とが入力される。第３の加算器２２は、これらの加算結果を量子化器１８へ出力する。

初期しきい値及び初期オフセット値をマトリクス形式で示したものが図１（ｂ）に示すマトリクスである。本実施形態にかかる画像処理装置が用いるしきい値マトリクスは、従来構成のしきい値マトリクス（図１（ａ）に示すマトリクス）と比較すると、初期オフセット値が“１”であるところの値が異なり、初期オフセット値が“０”であるところの値は、従来構成のしきい値マトリクスと同様である。

図８は、画像処理部前段４の処理を示す模式図である。ここでは、図２に示した合算値マトリクスの１行目の値０，３，４，３を用いた処理を示す。
横軸の各画素（画素位置）において、左の縦軸で示している６ビット入力階調を右の縦軸で示している４ビット出力階調に変換する処理を行っている。例えば、左から４番目の画素位置にある“◆”は、入力階調が“０１１０１０”であることを示している。その値は合算値である“０１１１００”と“０１１０００”との間にあるため、その間に引かれた横線の値に間引きされる。出力階調は“■”で示されており、この時の出力階調は“０１１０”である。
なお、左から２番目の画像位置のように、入力階調と合算値とが同じである場合（共に０１１１００）には、出力階調は、入力階調よりも小さい合算値（０１１０００）との間にある横線の値（０１１０）に間引きされる。また、左から３番目の画素位置のように、入力階調値（０１１０１１）を挟む合算値同士の間（０１１１０１と０１１００１との間）に横線が無い（換言すると、合算値と横線とが重なる）場合は、入力階調値（０１１０１１）よりも大きい方の合算値（０１１１０１）と重ねる横線の値（０１１１）に変換される。換言すると、図中で入力階調値（０１１０１１）よりも上側となる４ビットの階調値のうち、入力階調値に最も近い値（０１１１）が出力階調値として選択される。ただし、一番左の画素位置のように、入力階調値（０１１１０１）が横線上にある場合には、横線の値（０１１１）が出力階調値として選択される。
上記プロセスを画素位置ごとに行って、６ビットの階調データであるラスタ画像１を４ビット出力階調に変換する。
なお、合算値と入力階調値とが同じ場合は、合算値よりも小さくて最も近い４ビット値に変換される。換言すると、合算値と入力階調値とが同じ場合は、図中で合算値よりも下側となる４ビットの階調値のうち、合算値に最も近い値が出力階調値として選択される。
図８において、画像処理部前段４は、入力された画素のｘｙ座標値（ｘ，ｙ）に応じて変わる合算値に基づいて４ビット階調に変換している。このように各色６ビットから各色４ビットに変換することにより、ビットプレーン数を減少したラスタ画像をメモリ２に蓄積していく。

メモリ２に蓄積されたビットプレーン数が減少したラスタ画像は、画像処理部後段５で各色６ビットに変換され、画像表示部３に送られる。画像処理部後段５は、ビット付加部１４と、しきい値生成部１１Ｂとで構成されている。ここで、しきい値生成部１１Ｂは、しきい値生成部１１Ａと同一構成である。

図９は、ビット付加部１４の内部構成を示す回路図である。
ビット付加部１４は、メモリ２から出力された４ビット信号を上位４ビットとし、しきい値生成部１１Ｂから出力された２ビット信号を下位２ビットとして６ビットの信号を生成し、画像表示部３へ出力する。

図３に示したように、画像処理部３へ出力される信号の平均値は、入力画像と同じ値となるため、階調ずれは発生しない。また、この時の出力値は、図１０に示すように極大値及び極小値の周期が共に２画素周期となり、低周波のノイズ成分を含まない。

図１１は、初期しきい値及び初期オフセットの組合せと、その組合せにおいてメモリ２に蓄積される入力信号（４ビット値）及び出力信号（６ビット値）との関係を示している。
図中では、各入力信号、初期しきい値及び初期オフセットと、しきい値生成部における信号値とを１０進数で示している。メモリに蓄積される信号は、４ビットの階調値の１０進数表現、各出力信号は６ビット階調値の１０進数表現である。
入力信号が２以上６１以下の場合は出力信号の平均値は、入力信号の値と一致しており、階調ずれが発生しないことが分かる。

出力信号の平均値と入力信号との差が小さいほど色変化や輝度変化が少なく良い階調性を有すると言える。特許文献１に開示される発明で発生していた入力信号値と出力信号の平均値との差は、本実施形態にかかる画像処理装置においては、ほとんど改善されている。このことは、従来技術では問題となる階調ずれが、本実施形態にかかる画像処理装置では抑制されることを示している。

このように、ディザ処理による画質への影響を最小限にすることにより、粒状感を抑えつつ偽色の発生を防止できる。

また、しきい値生成部１１Ｂは、しきい値生成部１１Ａと同じ構成である。よって、図１２に示すように、しきい値生成部１１を一つだけ備え、これを切り替えて使用する構成だけでもよい。この場合、しきい値生成部１１の出力が第２の加算器２１への入力なのか、ビット付加部１４への入力なのかを制御すればよい。図１２にその制御方法の一例を示す。

図１２において、セレクタ１３とデマルチプレクサ１５とに入る制御信号ＳＥＬ２を入出力切り替え制御部１６から出力する。入出力切り替え制御部１６は、しきい値生成部１１の出力を第２の加算器２１へ送る場合にＳＥＬ２として“０”を選択して出力し、ビット付加部１４に送る場合に“１”を選択し出力する。

以上のように、本実施形態にかかる画像処理装置は、画質への影響を最小限にして、チップ面積の減少と、消費電力の減少とを図ることができる。

〔第２の実施形態〕
本発明を好適に実施した第２の実施形態について説明する。本実施形態にかかる画像処理装置は、第１の実施形態にかかる画像処理装置とほぼ同様の構成であるが、ビット付加部１４の構成が第１の実施形態とは異なっている。

図１２に、本実施形態におけるビット付加部１４の構成を示す。この構成においては、メモリ２からビット付加部１４へ入力される信号が“１１１１”の時には、しきい値生成部１１Ｂからビット付加部１４へ入力される値に関わらず、ビット付加部１４からの出力は“１１１１１１”となる。また、メモリ２からビット付加部１４へ入力される信号が“００００”の時には、しきい値生成部１１Ｂからビット付加部１４へ入力される値に関わらず、ビット付加部１４からの出力は“００００００”となる。メモリ２からビット付加部１４へ入力される信号が“１１１１”及び“００００”のいずれでもない場合には、ビット付加部１４は、メモリ２から入力される４ビットの信号の下位に、しきい値生成部１１Ｂから入力されるしきい値（２ビット）を付加して出力する。

図１３に、初期しきい値及び初期オフセットの組合せと、その組合せにおいてメモリ２に蓄積される入力信号（４ビット値）及び出力信号（６ビット値）との関係を示している。
図中では、各入力信号、初期しきい値及び初期オフセットと、しきい値生成部における信号値とを１０進数で示している。メモリに蓄積される信号は、４ビットの階調値の１０進数表現、各出力信号は６ビット階調値の１０進数表現である。
入力信号が６以上５７以下の場合は出力信号の平均値は、入力信号の値と一致しており、階調ずれが発生しないことが分かる。また、入力信号が、最大階調の“６３”や最小階調の“０”である場合にも、入力信号の値と出力信号の平均値とが一致するため、いわゆる「白抜け」や「黒浮き」の発生を防止できる。

〔第３の実施形態〕
本発明を好適に実施した第２の実施形態について説明する。図１４に、本実施形態にかかる画像処理装置の構成を示す。この画像処理装置は、第１の実施形態にかかる画像処理装置とほぼ同様であるが、画像処理部前段４内部の構成が異なっている。
本実施形態において、画像処理部前段４は、オフセット込みしきい値生成部１０２、量子化器１８、第３の加算器２２及び第４の加算器２３で構成されている。

オフセット込みしきい値生成部１０２は、入力された画素のｘｙ座標値（ｘ，ｙ）をもとに出力信号（以下、オフセット込みしきい値ともいう）を生成する。図１５において、［ｘ mod 4］とは画素のＸ座標値（ｘ）を４で割った余りを示し、［ｙ mod 4］とは画素のＹ座標値（ｙ）を４で割った余りを示す。これら［ｘ mod 4］、［ｙ mod 4］の結果から出力値を生成する。

オフセット込みしきい値は、第１の実施形態における初期オフセットと初期しきい値とを合成した値と同じである。オフセット込みしきい値は、第４の加算器２３において定数オフセットと加算されるが、この加算結果は第１の実施形態における合算値と同じ値となる。

この他の動作については第１の実施形態と同様であるため、重複する説明は省略する。なお、本実施形態にかかる画像処理装置は第１の実施形態にかかる画像処理装置と等価系であるため、同様の効果が得られることは言うまでもない。

以上の説明は、オフセット込みしきい値生成部１０２において、初期しきい値と初期オフセットとの合計値をオフセット込みしきい値として生成する場合を例としたが、オフセット込みしきい値生成部１０２で定数オフセットをも含めた値を生成するようにしてもよい。この場合には、第４の加算器２３は不要となる。

〔第４の実施形態〕
本発明を好適に実施した第４の実施形態について説明する。図１６に本実施形態にかかる画像伝送装置の構成を示す。この画像伝送装置は、ラスタ画像を送信する第１の装置７と、ラスタ画像を受信する第２の装置８と、を有して構成され、第１の装置７では各色６ビット階調のラスタ画像１を画像処理部前段４で各色４ビット階調に変換し、それを第２の装置８に伝送する。第２の装置８では、第１の装置７から受け取ったラスタ画像を画像処理部後段１０５で処理を行い、各色６ビット階調のラスタ画像に戻し、画像表示部３へ出力する。

ここで、画像処理部前段４は、上記各実施形態で説明した構成と同じものである。

画像処理装置後段１０５は、ビット付加器１４、カウンタ１０６及びしきい値生成部１１Ｂを有する。ビット付加部１４及びしきい値生成部１１Ｂは、上記第１の実施形態のものと同様である。
カウンタ１０６は、第１の装置７からシリアルに送られてくる画素データに対応して動作し、カウント値に基づいて画素のＸＹ座標を特定する。カウンタ１０６は、画素のＸＹ座標（ｘ，ｙ）をしきい値生成部１１Ｂへ出力する。

第１の装置７は、画像を伝送する際に、所定の順番で画素データを伝送する。これにより、カウンタ１０６のカウント値に基づいて画素のＸＹ座標を特定できる。

以上のような構成とすることにより、第１の装置７から第２の装置８へのラスタ画像の伝送において画質劣化がほとんどなく、少ない伝送容量で画像伝送が行える。これは、画像の伝送容量が不足している場合や、第１の装置と第２の装置間の伝送路の本数を減らすのに効果がある。
例えば、画像を受信するための伝送路が１６ビットのバス幅しか備えていない装置間で各色６ビット（計１８ビット）のラスタ画像を伝送したい場合などは、送信側においてビットプレーン数が減少させ、ビットプレーン数が減少した状態のラスタ画像を伝送路を介して伝送し、この画像のビットプレーン数を受信側において増加させることにより、原画像と比較して画質に遜色のない画像を各色パラレルに伝送することが可能となる。

〔第５の実施形態〕
本発明を好適に実施した第５の実施形態について説明する。図１７に、本実施形態にかかる表示装置の構成を示す。 この表示装置は、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１を画像処理部前段４で処理した後、各色４ビットのラスタ画像をメモリ２に蓄積し、当該蓄積された各色４ビットの画像データを１ライン分まとめて画像処理部後段１０３Ａ〜１０３Ｄへ出力し、ここで各色６ビットに変換して、６ビット表示可能な画像表示部３で表示する装置である。

画像処理部後段１０３Ａ〜１０３Ｄは、画像表示部３の主走査方向の各画素に対応して設けられ、原点側から１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ，１０３Ａ、１０３Ｂ・・・、１０３Ｄという順番に配置される。例えば、画像表示部３がＸ方向に２４０画素を有する場合、１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄという組が６０個並列に配置されることとなる。

画像処理部１０３Ａ〜１０３Ｄのそれぞれには、メモリ２から画素のＹ座標の値“ｙ”が入力される。

画像処理部後段１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄは、しきい値生成部１０４Ａ、１０４Ｂ、１０４Ｃ及び１０４Ｄの内部の構成が異なる（よって、入出力の関係が異なる）ものの、ほぼ同様の構成である。このため、画像処理部後段１０３Ｘ及びしきい値生成部は１０４Ｘと一般化して説明する（符号１０３Ｘ及び１０４Ｘの“Ｘ”は、Ａ、Ｂ、Ｃ又はＤ）。

図１８に、画像処理部後段１０３Ｘの構成を示す。しきい値生成部１０４Ｘは、入力された画素のＹ座標値“ｙ”をもとに出力信号を生成する。図１９（ａ）において、［Y mod 4］とは画素のＹ座標値（ｙ）を４で割った余りを示す。しきい値生成部１０４Ｘは、［Y mod 4］の結果から出力値を生成する。
図１９（ｂ）に示すように、しきい値生成部１０４Ｘの出力値は、しきい値生成部１１Ａが生成する初期しきい値の各列に対応する。

このように、画像処理部後段１０３Ｘを、画像表示部３の１ライン分並列に設けることによって、メモリ２から出力される１ライン分の画素データをラッチすること無く画像表示部３へ送ることができる。
これにより、画素データをラッチするための回路が不要となり、回路規模を縮小できる。

〔第６の実施形態〕
本発明を好適に実施した第６の実施形態について説明する。図２０に、本実施形態にかかる画像表示装置の構成を示す。この画像表示装置は、第５の実施形態とほぼ同様であり、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１を画像処理部前段４で処理した後、各色４ビットのラスタ画像をメモリ２に蓄積し、当該蓄積された各色４ビットの画像データを１ライン分まとめて画像処理部後段１０７へ出力し、ここで各色６ビットに変換して、６ビット表示可能な画像表示部３で表示する装置である。

画像処理部後段１０７は、画像表示部３の主走査方向の各画素に対応して設けられる。例えば、画像表示部３がＸ方向に２４０画素を有する場合、画像処理部後段１０７が２４０個並列に配置されることとなる。

図２１に、画像処理部後段１０７の構成を示す。画像処理部後段１０７はビット付加部１４からなる。本実施形態においてビット付加部１４は、メモリ２から入力される４ビットの画素データに対して、全しきい値生成部１０８から入力される２ビットのしきい値を付加する。

図２２に、全しきい値生成部１０８の構成を示す。全しきい値生成部１０８は、しきい値生成部１０８Ａ〜１０８Ｄを備えている。図２３に示すように、しきい値生成部１０８Ａ〜１０８Ｄのそれぞれの入出力の関係は、図１９に示したしきい値生成部１０４Ｘにおける関係と同じである。

図２４に、全しきい値生成部１０８と画像処理部後段１０７との接続方法を示す。画像処理部１０７は、４列周期で同様の接続が為される。すなわち、４ｎ＋１（ｎは０以上の任意の整数、以下同様）列目の画素に対応する画商処理部後段１０７は、全しきい値生成部１０８Ａと接続される。また、４ｎ＋２列目の画素に対応する画像処理部後段１０７は、全しきい値生成部１０８Ｂと接続される。４ｎ＋３列目の画素に対応する画像処理部後段１０７は、全しきい値生成部１０８Ｃと接続される。４（ｎ＋１）列目の画素に対応する画像処理部後段１０７は、全しきい値生成部１０８Ｄと接続される。

本実施形態にかかる画像表示装置は、全しきい値生成部１０８を設けることによって、画像処理部後段を並列に設けた場合の回路規模の増大の程度が小さくなる。

〔第７の実施形態〕
本発明を好適に実施した第７の実施形態について説明する。図２５に本実施形態にかかる画像表示装置の構成を示す。本実施形態にかかる画像表示装置は、第６の実施形態とほぼ同様の構成である。ただし、本実施形態においては、全しきい値生成部１０８内部の構成が第６の実施形態とは異なっており、全しきい値生成部１０８から出力されるデータは５ビットのデータである。

図２６に、本実施形態における全しきい値生成部１０８の構成を示す。図中、Ｙ１は画素のｙ座標の上位ビット、Ｙ０は画素のｙ座標の下位ビットを示す。Ｔ４、Ｔ３、Ｔ２、Ｔ１及びＴ０は、全しきい値生成部１０８が出力する５ビットの信号の各桁を表すなお、Ｔ４が最上位ビットでＴ０が最下位ビットである。

全しきい値生成部１０８は、入力された画素のＹ座標値“ｙ”をもとに出力信号を生成する。図２７において、［Y mod 4］とは画素のＹ座標値（ｙ）を４で割った余りを示す。また、Ｔ［４，３，２，１、０］は、上位ビットから順にＴ４、Ｔ３、Ｔ２、Ｔ１、Ｔ０である５ビットの出力信号を表す。

図２８に、全しきい値生成部１０８と各画像処理部後段１０７との接続方法を示す。画像処理部１０７は、４列周期で同様の接続が為される。すなわち、４ｎ＋１（ｎは０以上の任意の整数、以下同様）列目の画素に対応する画商処理部後段１０７は、Ｔ４をＭＳＢとし、Ｔ３をＭＬＢとして全しきい値生成部１０８と接続される。また、４ｎ＋２列目の画素に対応する画像処理部後段１０７は、Ｔ２をＭＳＢとし、Ｔ１をＬＳＢとして全しきい値生成部１０８と接続される。４ｎ＋３列目の画素に対応する画像処理部後段１０７は、Ｔ０をＭＳＢとし、Ｔ２をＬＳＢとして全しきい値生成部１０８と接続される。４（ｎ＋１）列目の画素に対応する画像処理部後段１０７は、Ｔ２をＭＳＢとし、Ｔ３をＬＳＢとして全しきい値生成部１０８と接続される。

図２９に示すように、全しきい値生成部１０８から各画像処理装置後段１０７へ送られるしきい値データは、第５の実施形態におけるしきい値生成部１０４Ｘのものと同じである。これにより、メモリ２から１ライン分まとめて出力される画素データをラッチすることなく画像表示装置３に表示させられる。
しかも、本実施形態においては、第６の実施形態のように全しきい値生成部１０８内にしきい値生成部を四つ（１０８ａ〜１０８Ｄ）設ける必要はない。さらに、全しきい値生成部１０８と各画像処理部後段１０７とを接続する配線は５本で済む（第６の実施形態では８本必要）。このため、第６の実施形態に示す構成よりも小さい規模の回路で同様の効果が得られる。

〔第８の実施形態〕
本発明を好適に実施した第８の実施形態について説明する。本発明の画像処理は、コンピュータを用いたソフトウェア処理として実行することも可能である。すなわち、図３０に示すように、画像処理部前段４及び画像処理部後段６を実質的なコンピュータによるソフトウェアで構成する。
図３１に、本実施形態にかかる画像処理方法の流れを示す。この画像処理方法は、６ｂｉｔのラスタ画像１のビットプレーン数を４ｂｉｔに減少させて一旦メモリ２に格納し、メモリ２から読み出した画像信号のビットプレーン数を６ｂｉｔに増加させてから表示装置３に表示させる処理であり、ステップＳ３が画像処理部前段４における処理、ステップＳ６が画像処理部後段５における処理である。画像処理部前段４での処理の流れを図３２に示す。また、画像処理部後段５における処理の流れを図３３に示す。

画像処理装置にラスタ画像１の画像信号Ｒｉｎ（６ｂｉｔ）が入力されると（ステップＳ１）、入力された画像信号がどの画素の画像信号であるかを示す情報（すなわち画素のＸＹ座標）を抽出する（ステップＳ２）。

画像処理部前段４は、画素のＸＹ座標に基づいてメモリへ出力する信号Ｒｍｅｍ（４ｂｉｔ）を次のようにして決定する（ステップＳ３）。
・（（x mod 4）+1）及び（（y mod 4）+1）を算出し、DitherER（図２に示した合算値マトリクス）から（（x mod 4）+1）列、（（y mod 4）+1）行の値を取得する（ステップＳ３１）。
・Rinの値が、DitherERから定数オフセット減算した値（DitherER-2）以上であれば（ステップＳ３２／Ｙｅｓ）、Rinの値から（DitherER-2）を減算した値（Rin+2-DitherER）を４で除した値（量子化した値）をRmemとする（ステップＳ３３）。
・Rinが、（DitherER-2）未満であれば（ステップＳ３２／Ｎｏ）、Rmemを０とする（ステップＳ３４）。

以上のようにして求めたメモリ信号Rmemをメモリ２に格納する（ステップＳ４）。

その後、メモリ２から画像処理部後段５へメモリ信号Rmemを出力するには、メモリ信号がどの画素の画像信号であるかを示す情報（すなわち、表示画素のＸＹ座標値）も画像処理部後段５へ出力する（ステップＳ５）。

画像処理部後段５は、表示画素のＸＹ座標値に基づいて表示装置３へ出力する出力信号（ラスタ画像）Ｒｏｕｔ（６ｂｉｔ）を次のようにして決定する（ステップＳ６）。
・（（x mod 4）+1）及び（（y mod 4）+1）を算出し、DitherDR（図２に示したしきい値マトリクス）から（（x mod 4）+1）列、（（y mod 4）+1）行の値を取得する（ステップＳ６１）。
・Rmemを４倍し、DitherDRから取得した値を加算する（ステップＳ６２）。

以上のようにして求めた出力信号Rout（6bit）を出力装置へ出力する（ステップＳ７）。

上記ステップＳ３における処理やステップＳ６における処理をコンピュータによるソフトウェア処理とすることで、特別なハードウェアを用いなくても上記第１の実施形態にかかる画像処理装置と同様の画像処理方法を実行できる。

なお、図３１に示したフローチャートは、上記本発明の第１の実施形態にかかる画像処理装置と同様の画像処理を行うものであるが、上記本発明の第２の実施形態にかかる画像処理装置と同様の画像処理も、コンピュータを用いたソフトウェア処理で行うことが可能である。

図３４に、第２の実施形態にかかる画像処理装置が行う画像処理と同様の画像処理の流れを示す。ステップＳ１〜Ｓ５及びステップＳ７の処理は、図２と同様である。図３５に、ステップＳ６’における処理の詳細を示す。ステップＳ６’においては、Ｒｏｕｔ（６ｂｉｔ）を次のようにして決定する。
・Ｒｍｅｍ＝１５ならば（ステップＳ６１’／Ｙｅｓ）、Ｒｏｕｔ＝６３とする（ステップＳ６２’）。
・Ｒｍｅｍ＝０ならば（ステップＳ６１’／Ｎｏ、Ｓ６３’／Ｙｅｓ）、Ｒｏｕｔ＝０とする（ステップＳ６４’）。
・Ｒｍｅｍ≠１５かつＲｍｅｍ≠０ならば（ステップＳ６１’／Ｎｏ、Ｓ６３’／Ｎｏ）、（（x mod 4）+1）及び（（y mod 4）+1）を算出し、DitherDR（図２に示したしきい値マトリクス）から（（x mod 4）+1）列、（（y mod 4）+1）行の値を取得し（ステップＳ６５’）、この値をRmemを４倍した値を加算する（ステップＳ６６’）。

上記ステップＳ３やステップＳ６’の処理をコンピュータを用いたソフトウェア処理とすることで、特別なハードウェアを用いなくても上記第２の実施形態にかかる画像処理装置と同様の画像処理方法を実行できる。

ここでは、画像処理部前段４での処理及び画像処理部後段５での処理の両方がコンピュータを用いたソフトウェア処理で行われる場合を例に説明したが、いずれか一方の処理のみをコンピュータを用いたソフトウェア処理で行っても良い。
また、本実施形態においては、画像処理装置の画像処理部前段及び画像処理部後段をコンピュータを用いたソフトウェア処理で実現する構成について説明したが、画像伝送装置や表示装置に関しても同様に画像処理部前段や画像処理部後段をコンピュータを用いたソフトウェア処理によって構成できることは言うまでもない。

〔第９の実施形態〕
本発明の好適に実施した第９の実施形態について説明する。上記各実施形態においては、６ビットのラスタ画像のビットプレーン数を４ビットに減少させ、その後でビットプレーン数を６ビットに増加させる処理について説明したが、処理の前後でのビットプレーン数はこれに限定されることはないため、本実施形態においては上記各実施形態とはビットプレーンの減少数が異なる場合について説明する。
図３６に、本実施形態にかかる画像処理装置の構成を示す。図３６に示すように、本実施形態においては、６ビットのラスタ画像のビットプレーン数を５ビットに減少させ、その後でビットプレーン数を６ビットに増加させる。本実施形態にかかる画像処理装置では、しきい値マトリクスやオフセットマトリクスには、図３７に示すように２×２のマトリクスを用いる。また、定数オフセット値は“１”となる。さらに、量子化部１８’は、入力された６ビットの信号の下位１ビットだけを削除する。

図３６に示した画像処理装置が行う画像処理も、画像処理部前段４’や画像処理部後段５’に実質的なコンピュータを用い、これにソフトウェアを実行させることによって実現可能である。その場合の処理の流れを図３８に示す。しきい値マトリクスやオフセットマトリクスの大きさ、ビットプレーンの削減数が異なるものの基本的な動作の流れは図３４に示したフローと同様である。ステップＳ３’’における画像処理部前段４’の処理の流れを図３９に示す。また、ステップＳ６’’における画像処理部後段５’’の処理の流れを図４０に示す。

ステップＳ３’’においては、画素のＸＹ座標に基づいてメモリへ出力する信号Ｒｍｅｍ（５ｂｉｔ）を次のようにして決定する。
・（（x mod 4）+1）及び（（y mod 4）+1）を算出し、DitherER（図３７に示したしきい値マトリクスとオフセットマトリクスとを合算したマトリクス）から（（x mod 4）+1）列、（（y mod 4）+1）行の値を取得する（ステップＳ３１’’）。
・Rinの値が、DitherERから定数オフセット減算した値（DitherER-1）以上であれば（ステップＳ３２’’／Ｙｅｓ）、Rinの値から（DitherER-1）を減算した値（Rin+1-DitherER）を２で除した値（量子化した値）をRmemとする（ステップＳ３３’’）。
・Rinが、（DitherER-1）未満であれば（ステップＳ３２’’／Ｎｏ）、Rmemを０とする（ステップＳ３４’’）。

また、ステップＳ６’’においては、Ｒｏｕｔ（６ｂｉｔ）を次のようにして決定する。
・Ｒｍｅｍ＝１５ならば（ステップＳ６１’’／Ｙｅｓ）、Ｒｏｕｔ＝６３とする（ステップＳ６２’’）。
・Ｒｍｅｍ＝０ならば（ステップＳ６１’’／Ｎｏ、Ｓ６３’’／Ｙｅｓ）、Ｒｏｕｔ＝０とする（ステップＳ６４’’）。
・Ｒｍｅｍ≠１５かつＲｍｅｍ≠０ならば（ステップＳ６１’’／Ｎｏ、Ｓ６３’’／Ｎｏ）、（（x mod 4）+1）及び（（y mod 4）+1）を算出し、DitherDR（図３７に示したしきい値マトリクス）から（（x mod 4）+1）列、（（y mod 4）+1）行の値を取得し（ステップＳ６５’’）、この値をRmemを２倍した値を加算する（ステップＳ６６’’）。

本実施形態ではビットプレーン数を６→５→６と変化させる場合について説明したが、この他の場合についても、原画像のビットプレーン数を減少させ、それを再び増加させる処理であれば、処理の前後でビットプレーン数は任意である。すなわち、原画像のビットプレーン数をＡ、画像処理部前段が出力するデータのビットプレーン数をＢ、画像処理部後段が出力するデータのビットプレーン数をＣとすると、Ａ＞ＢかつＢ＜Ｃの関係を満たせば、Ａ、Ｂ、Ｃの値は任意である。

なお、上記各実施形態は、本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、上記実施形態においては、ＲＧＢの各色に同様の構成が並列に構成されているものとしたが、各色のビットプレーンの減少数が同じである必要はない。例えば、画像信号がＲＧＢの３系統である場合は、青のビットプレーンを最も大きく減少させ、赤のビットプレーン数を２番目に大きく減少させ、緑のビットプレーン数を最も小さく減少させることが好ましい。これは、人間の目は、緑の変化に対して最も敏感で、青の変化に対して鈍感だからである。
また、ＲＧＢの一部の色のみビットプレーン数を減少・増加させる構成であっても良い。
また、ラスタ画像は必ずしも複数色の画像信号からなるカラー画像である必要はなく、単色画像であっても良い。すなわち、上記各実施形態において示した構成が必ずしも各色並列に設けられている必要はない。
このように本発明は様々な変形が可能である。

従来のしきい値マトリクス、本発明にかかる画像処理で用いるしきい値マトリクス及びオフセットマトリクスの一例を示す図である。 本発明にかかる画像処理においてディザ処理に実際に用いる合算値マトリクスの一例を示す図である。 本発明にかかる画像処理を施した場合の入力信号と出力信号との関係を示す図である。 本発明にかかる画像処理に用いるしきい値マトリクス及び合算値マトリクスの別の一例を示す図である。 本発明を好適に実施した第１の実施形態にかかる画像処理装置の構成を示す図である。 第１の実施形態にかかる画像処理装置のしきい値生成部への入力値と出力値との関係を示す図である。 第１の実施形態にかかる画像処理装置のオフセット生成部への入力値と出力値との関係を示す図である。 第１の実施形態にかかる画像処理装置の画像処理部前段の処理を模式的に示す図である。 第１の実施形態にかかる画像処理装置のビット付加部の構成を示す図である。 第１の実施形態にかかる画像処理装置の出力信号に低周波のノイズ成分が含まれないことを示す図である。 第１の実施形態にかかる画像処理装置における初期しきい値及び初期オフセットの組合せと、その組合せにおいてメモリに蓄積される入力信号及び出力信号との関係を示す図である。 本発明を好適に実施した第２の実施形態にかかる画像処理装置のビット付加部の構成を示す図である。 第２の実施形態にかかる画像処理装置における初期しきい値及び初期オフセットの組合せと、その組合せにおいてメモリに蓄積される入力信号及び出力信号との関係を示す図である。 本発明を好適に実施した第３の実施形態にかかる画像処理装置の構成を示す図である。 第３の実施形態にかかる画像処理装置のオフセット込みしきい値生成部への入力値と出力値との関係を示す図である。 本発明を好適に実施した第４の実施形態にかかる画像伝送装置の構成を示す図である。 本発明を好適に実施した第５の実施形態にかかる表示装置の構成を示す図である。 第５の実施形態にかかる表示装置の画像処理部後段の構成を示す図である。 第５の実施形態にかかる表示装置のしきい値生成部への入力値と出力値との関係を示す図である。 本発明を好適に実施した第６の実施形態にかかる表示装置の構成を示す図である。 第６の実施形態にかかる表示装置の画像処理部後段の構成を示す図である。 第６の実施形態にかかる表示装置が備える全しきい値生成部の構成を示す図である。 第６の実施形態にかかる表示装置の全しきい値生成部への入力値と出力値との関係を示す図である。 第６の実施形態にかかる表示装置における全しきい値生成部と画像処理部後段との接続方法を示す図である。 本発明を好適に実施した第７の実施形態にかかる表示装置の構成を示す図である。 第７の実施形態にかかる表示装置が備える全しきい値生成部の構成を示す図である。 第７温実施形態にかかる表示装置が備える全しきい値生成部への入力値と出力値との関係を示す図である。 第７の実施形態にかかる表示装置における全しきい値生成部と画像処理部後段との接続方法を示す図である。 第７の実施形態にかかる表示装置において画像処理部後段への入力値と出力値との関係を示す図である。 本発明を好適に実施した第８の実施形態にかかる画像処理方法を実行する装置の構成を示す図である。 第８の実施形態にかかる画像処理方法の処理の流れを示すフローチャートである。 第８の実施形態にかかる画像処理方法のディザ処理の動作の流れを示すフローチャートである。 第８の実施形態にかかる画像処理方法のビット付加処理の流れを示すフローチャートである。 第２の実施形態にかかる画像処理装置が行う画像処理と同様の画像処理の流れを示すフローチャートである。 第２の実施形態にかかる画像処理装置が行う画像処理と同様の画像処理でのビット付加処理の流れを示すフローチャートである。 本発明を好適に実施した第９の実施形態にかかる画像処理装置の構成を示す図である。 第９の実施形態にかかる画像処理装置が画像処理に用いるしきい値マトリクス及びオフセットマトリクスの一例を示す図である。 第９の実施形態にかかる画像処理装置の動作の流れを示すフローチャートである。 第９の実施形態にかかる画像処理装置のディザ処理の動作の流れを示すフローチャートである。 第９の実施形態にかかる画像処理装置のビット付加処理の動作の長レオを示すフローチャートである。 従来技術による画像処理装置の構成を示す図である。 従来技術による画像処理装置の出力側にオフセットを付加する構成を追加した場合の装置構成を示す図である。 従来技術による画像処理装置の入力側にオフセットを付加する構成を追加した場合の装置構成を示す図である。 入力信号値と出力信号値とのずれを補正するためにディザマトリクスに加えるオフセットマトリクスの一例を示す図である。 オフセット無しの場合の出力値の変動を示す図である。 従来のしきい値マトリクスにオフセット例２のオフセットマトリクスを加算してビット付加処理を行った場合の出力値の変動を示す図である。

符号の説明

１ ラスタ画像（原画像）
２ メモリ
３ 画像表示部
４、４’ 画像処理部前段
５、５’、１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ 画像処理部後段
１１、１１Ａ、１１Ａ’、１１Ｂ、１１Ｂ’、１０４Ａ、１０４Ｂ、１０４Ｃ、１０４Ｄ、１０７、１０８Ａ、１０８Ｂ、１０８Ｃ、１０８Ｄ しきい値生成部
１４、１４’ ビット付加部
１８、１８’ 量子化部
２０ 第１の加算器
２１ 第２の加算器
２２ 第３の加算器
２３ 第４の加算器
１０１、１０１’ オフセット生成部
１０２ オフセット込みしきい値生成部
１０６ カウンタ
１０８ 全しきい値生成部

Claims (55)

1. 二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理手段と、該第１の画像処理手段によってビットプレーン数が減少させられたラスタ画像の画像データを記憶するメモリと、該メモリから読み出した前記画像データに対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理手段とを有する画像処理装置であって、
   前記第１の画像処理手段は、前記原画像の信号値と前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを前記多値ディザ処理に用い、
   前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像処理装置。
2. 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項１記載の画像処理装置。
3. 前記オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることを特徴とする請求項１又は２記載の画像処理装置。
4. 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項３記載の画像処理装置。
5. 前記第１の画像処理手段は、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項１から４のいずれか１項記載の画像処理装置。
6. 前記オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することを特徴とする請求項１から５のいずれか１項記載の画像処理装置。
7. 前記合算値マトリクスと前記定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することを特徴とする請求項５記載の画像処理装置。
8. 前記第２の画像処理手段は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
   ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項１から７のいずれか１項記載の画像処理装置。
9. 前記ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことを特徴とする請求項１から８のいずれか１項記載の画像処理装置。
10. 前記ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第１の画像処理手段において減少させた後、前記第２の画像処理手段においてビットプレーン数を増加させることを特徴とする請求項１から８のいずれか１項記載の画像処理装置。
11. 前記第２の画像処理手段は、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項１から１０のいずれか１項記載の画像処理装置。
12. 第１の装置にて、二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させ、該ビットプレーン数が減少したラスタ画像を第２の装置に伝送し、前記第２の装置にて、該ビットプレーン数が減少したラスタ画像に対してビット付加処理を行ってビットプレーン数を増加させる画像伝送装置であって、
    前記第１の装置は、前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均と前記原画像の階調値との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとを合算したマトリクスを前記多値ディザ処理に用い、
    前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像伝送装置。
13. 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項１２記載の画像伝送装置。
14. 前記オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることを特徴とする請求項１２又は１３記載の画像伝送装置。
15. 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項１４記載の画像伝送装置。
16. 前記第１の装置は、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項１２から１５のいずれか１項記載の画像伝送装置。
17. 前記第１の装置が、前記オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することを特徴とする請求項１２から１６のいずれか１項記載の画像伝送装置。
18. 前記第１の装置が、前記合算値マトリクスと前記定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することを特徴とする請求項１６記載の画像伝送装置。
19. 前記第２の装置は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
    ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項１２から１８のいずれか１項記載の画像伝送装置。
20. 前記ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことを特徴とする請求項１２から１９のいずれか１項記載の画像伝送装置。
21. 前記ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第１の装置において減少させた後、前記第２の装置においてビットプレーン数を増加させることを特徴とする請求項１２から１９のいずれか１項記載の画像伝送装置。
22. 前記第２の装置は、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項１２から１９のいずれか１項記載の画像伝送装置。
23. 二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理手段と、該第１の画像処理手段によってビットプレーン数が減少させられたラスタ画像の画像データを記憶するメモリと、該メモリから読み出した前記画像データに対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理手段と、該第２の画像処理手段がビットプレーン数を増加させた画像データに応じた画像表示する画像表示手段とを有する表示装置であって、
    前記第１の画像処理手段は、前記原画像の信号値と前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを前記多値ディザ処理に用い、
    前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする表示装置。
24. 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項２３記載の表示装置。
25. 前記オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることを特徴とする請求項２３又は２４記載の表示装置。
26. 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項２５記載の表示装置。
27. 前記第１の画像処理手段は、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項２３から２６のいずれか１項記載の表示装置。
28. 前記オフセットマトリクスとしきい値マトリクスとを合算したマトリクスである合算値マトリクスを生成する手段を有することを特徴とする請求項２３から２７のいずれか１項記載の表示装置。
29. 前記合算値マトリクスと前記定数オフセットマトリクスとを合成したマトリクスを生成する手段を有することを特徴とする請求項２７記載の表示装置。
30. 前記第２画像処理手段は、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
    ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項２３から２９のいずれか１項記載の表示装置。
31. 前記ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことを特徴とする請求項２３から３０のいずれか１項記載の表示装置。
32. 前記ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第１の画像処理手段において減少させた後、前記第２の画像処理手段においてビットプレーン数を増加させることを特徴とする請求項２３から３０のいずれか１項記載の表示装置。
33. 前記第２の画像処理手段は、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項２３から３２のいずれか１項記載の表示装置。
34. 前記第２の画像処理手段は、前記画像表示部の主走査方向の１ライン分の各画素ごとに設けられており、
    前記メモリからは、前記画像表示手段の主走査方向の１ライン分の画像データが各画素に対応する前記第２の画像処理手段へ一括して出力されることを特徴とする請求項２３から３３のいずれか１項記載の表示装置。
35. 前記第２の画像処理手段の各々が前記ビット付加処理に用いるしきい値を一括して生成し、該第２の画像処理手段のそれぞれに出力する全しきい値生成手段を有することを特徴とする請求項３４記載の表示装置。
36. 前記第２の画像処理手段が、前記表示装置の駆動回路と同じ基板上に形成されたことを特徴とする請求項２３から３５のいずれか１項に記載の表示装置。
37. 前記第１の画像処理手段が、前記表示装置の駆動回路と同じ基板上に形成されたことを特徴とする請求項２３から３６のいずれか１項に記載の表示装置。
38. 二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理工程と、該ビットプレーン数が減少させられたラスタ画像の画像データをメモリに記憶させる工程と、該メモリから読み出した前記画像データに対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理工程とを有する画像処理方法であって、
    前記第１の画像処理工程においては、前記原画像の信号値と前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとの合算値マトリクスを前記多値ディザ処理に用い、
    前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像処理方法。
39. 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項３８記載の画像処理方法。
40. 前記オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることを特徴とする請求項３８又は３９記載の画像処理方法。
41. 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項４０記載の画像処理方法。
42. 前記第１の画像処理工程では、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項３８から４１のいずれか１項記載の画像処理方法。
43. 前記第２の画像処理工程においては、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
    ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項３８から４２のいずれか１項記載の画像処理方法。
44. 前記ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことを特徴とする請求項３８から４３のいずれか１項記載の画像処理方法。
45. 前記ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第１の画像処理工程において減少させた後、前記第２の画像処理工程においてビットプレーン数を増加させることを特徴とする請求項３８から４３のいずれか１項記載の画像処理方法。
46. 前記第２の画像処理工程では、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項３８から４５のいずれか１項記載の画像処理方法。
47. 第１の装置が二次元ディザマトリクスに基づいた多値ディザ処理を行って原画像であるラスタ画像のビットプレーン数を減少させる第１の画像処理工程と、該ビットプレーン数が減少したラスタ画像を前記第１の装置から第２の装置へ伝送する伝送工程と、前記第２の装置が該ビットプレーン数が減少したラスタ画像に対してビット付加処理を行ってビットプレーン数を増加させる第２の画像処理工程とを画像伝送方法であって、
    前記第１の装置は、前記ビットプレーン数を増加させた後のラスタ画像の全てのディザ値の平均と前記原画像の階調値との差を最小とするためのオフセット値であるオフセットマトリクスとしきい値マトリクスとを合算したマトリクスを前記多値ディザ処理に用い、
    前記しきい値マトリクスは、前記二次元ディザマトリクスのマトリクス値のうち、前記オフセットマトリクスのマトリクス値が“０”ではない各箇所に対応するそれぞれの値を、元とは異なる値に変更したマトリクスであることを特徴とする画像伝送方法。
48. 前記しきい値マトリクス内の、元の前記二次元ディザマトリクスとは異なる値に変更されたマトリクス値は、前記合算値マトリクスにおいて同値のマトリクス値同士が離れて位置するように値が変更されていることを特徴とする請求項３８記載の画像伝送方法。
49. 前記オフセットマトリクスは、マトリクス値“１”と“０”とがそれぞれ行方向及び列方向ともに２以上連続して市松状に配置されたマトリクスであることを特徴とする請求項４７又は４８記載の画像伝送方法。
50. 前記しきい値マトリクスは、前記オフセットマトリクスのマトリクス値が“１”である部分に対応するマトリクス値が、元の値が０でなければ１減少させられ、元の値が０であれば最大値とされることにより元のマトリクス値と異なる値に変更されていることを特徴とする請求項４９記載の画像伝送方法。
51. 前記第１の画像処理工程では、ビットプレーンの減少数に応じた定数オフセットマトリクスを前記オフセットマトリクスに加算することを特徴とする請求項４７から５０のいずれか１項記載の画像伝送方法。
52. 前記第２の画像処理工程においては、ビットプレーン数減少後のラスタ画像の画像信号の階調値が最大階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最大階調値とし、
    ビットプレーン数減少後のラスタ画像の画像信号の階調値が最小階調の場合、ビットプレーン数増加後のラスタ画像の画像信号の階調値を最小階調値とすることを特徴とする請求項４７から５１のいずれか１項記載の画像伝送方法。
53. 前記ラスタ画像は、ＲＧＢ信号の各色いずれもが同じビットプレーン数を有するＲＧＢカラー画像であり、ビットプレーン数の減少量はＢ信号が最も大きく、Ｇ信号が最も小さいことを特徴とする請求項４７から５２のいずれか１項記載の画像伝送方法。
54. 前記ラスタ画像は、ＲＧＢの各色成分からなるＲＧＢカラー画像であり、少なくともいずれかの色成分のビットプレーン数を前記第１の画像処理工程において減少させた後、前記第２の画像処理工程においてビットプレーン数を増加させることを特徴とする請求項４７から５２のいずれか１項記載の画像伝送方法。
55. 前記第２の画像処理工程では、前記しきい値マトリクスに基づいてビット付加処理を行うことを特徴とする請求項４７から５４のいずれか１項記載の画像伝送方法。

Images