JP4371322B2 - 画像形成装置 - Google Patents

Description

本発明は、電子写真方式の画像形成装置に関し、特にサブライン制御を行って高階調度の特性を得る画像形成装置に関する。

近年、画像形成装置には、高解像度の出力画像を得るために高階調度化の実現が強く求められている。同時に装置の小型化、ローコスト化も求められている。高階調度化を実現するために、１画素を形成するに当り、異なる時間幅の組合わせで、対応する光源を複数回オン・オフ駆動するサブライン制御技術が開示されている（例えば特許文献１参照）。
特開平０９−１３６４４９号公報

上記従来の技術では、高階調度化に伴って、ライン（サブライン）数が増加する。その結果回路規模が大きくなってしまい、上記、装置の小型化、ローコスト化の目的が達成出来ないという、解決すべき課題が残されていた。

本発明による画像形成装置は、光源を複数回駆動して画像を形成する画像形成装置において、ラインの延びる方向に複数個配置した上記光源を上記ラインＭ本の位置で点灯駆動して形成した複数のラインにて階調画像を形成するストローブ信号と、Ｎビットの階調データＰである入力画像データの１つの値に対して出力する上記ラインＭ（Ｍ＜Ｎ）本の点灯駆動パターンを表す値を記憶するルックアップテーブルと、上記ルックアップテーブルから上記入力画像データに対応して駆動パターンを表す値を読み出し、上記光源を制御する露光パターン変動制御部とを有し、上記ルックアップテーブルは、上記入力画像データの１つの値に対して出力する上記ラインＭ本の点灯駆動パターンを表す値を２ ^{（Ｎ−Ｍ）} 個組にして特定の順番で記憶するとともに、上記２ ^{（Ｎ−Ｍ）} 個組となった上記値の各々に異なる露光パターンデータ値を割り振って記憶し、上記露光パターン変動制御部は、隣接する上記光源に対して異なる上記露光パターンデータ値に切り替えるパターン選択信号と、上記組となった複数の点灯駆動パターン値から上記露光パターンデータ値に対応する値を上記特定の順番で選択するセレクターとを備え、上記入力画像データに対応する上記２ ^{（Ｎ−Ｍ）} 個組となる上記値の総和を上記組の値の個数で割った値を上記入力画像データの出力階調データに対応する値とすることを主要な特徴とする。

本発明による画像形成装置は、Ｎビットの階調データ値Ｐを２＾（Ｎ−Ｍ）個のＭ（Ｍ＜Ｎ）ビットデータセットに変換する階調変換部を備え、Ｍビットのデータセットを順番に受入れて、Ｍ本のライン上に各々のライン毎にエネルギの異なるドットを形成するので、高階調度化に伴って、ライン（サブライン）数を増加する必要が無くなる。その結果、装置の小型化、ローコスト化の目的が達成出来るという効果を得る。

本発明による画像形成装置は以下のように構成される。

最初に本発明が適用される画像形成装置の一例として電子写真プリンタの概略構成について説明する。
図１は、画像形成装置の機構概略断面図である。
図に於いて、記録紙トレイ２１は、記録紙２２を格納するカセットである。ホッピングローラ２３は、記録紙２２を一枚ずつ分離して給紙するローラである。フィードローラ２４ａ、２４ｂ、２４ｃ、２４ｄは、分離して給紙された記録紙２２を搬送路３７へ供給するローラである。感光体ドラム２５は、矢印方向へ回転しながら、順に帯電、露光、現像、転写の各プロセスを実行する部分である。ここで、帯電は、帯電ローラ２６によって感光体ドラム２５の表面にマイナスの電荷が帯電されるプロセスである。露光は、マイナスの電荷が帯電された感光体ドラム２５の表面にＬＥＤヘッド７が所定の印刷データに基づいて露光するプロセスである。この露光によって、感光体ドラム２５の表面に静電潜像が形成される。

現像は、現像ローラ２８がトナーカートリッジ２７に格納されているトナーを感光体ドラム２５の表面の静電潜像に供給することによってトナー像を形成するプロセスである。転写は、搬送路３７上を搬送されてくる記録紙２２の裏側（図の下側）から転写ローラ２９によってプラスの高電界を印加することによって感光体ドラム２５の表面に形成されているトナー像を記録紙２２に転写するプロセスである。定着器３０は、定着ローラ３１ａ、及び３１ｂによって、トナー像を記録紙２２上に熱融着させる部分である。排出ローラ３２ａ、３２ｂは、記録紙２２を図示しない排出カセットへ排出するローラである。以上説明した機構部分は、以下に説明する制御系統によって本発明によるサブライン制御が実行される。以下にサブライン制御の概要について説明し、続いて本実施例の制御系統の説明に合わせて本実施例によって実行されるサブライン制御の詳細な機能について説明する。

図２は、サブライン制御の説明図である。
この図は、４ビットの入力画像データを４サブラインで階調表現した概念図である。図中矩形で囲まれた部分が１／６００インチ×１／６００インチの画素を示している。各画素内をＬＥＤヘッドが通過する時に４回のサブラインタイミングがあり、それぞれのタイミングで、入力画像データに基づいて露光される。図中の丸がサブドットを示し、これらサブドットの露光位置と露光エネルギの総和が１画素のドットエネルギとなる。

図に示すように、外部から入力された画素当り１つの階調データ値は、１つの画素内に縦に並んだ複数の互いに異なる露光エネルギを持つサブドットの組合わせで表現される。
各サブラインのエネルギ量は、バイナリウェイトとなっており、４サブラインの点灯の組合わせにより、２の４乗通りの階調表現が可能である。この時、画素内の露光エネルギの種類と、その順番は全ての画素で同一とするので、主走査方向に並んだサブドット同士は、共通の露光エネルギ、露光時間とすることが出来、多数のＬＥＤ素子を駆動するＬＥＤヘッドでも階調印刷が容易になる。

図３は、画像形成装置の制御系統のブロック図である。
図に示すように、画像形成装置１００（図１）の制御系統は、画像データ処理部１（後記実施例２では３３）と、共通バス１５と、ＣＰＵ１６と、プログラムＲＯＭ１７と、ＳＲＡＭ１８と、同期信号生成回路１９と、モータ駆動制御部２０とを備える。

画像データ処理部１は、６ビットの入力画像データを受入れて最大４回ＬＥＤヘッド７（図１）を点灯することによって画像情報の高階調度化を実現する部分である。以下にその詳細について説明する。

図４は、実施例１の画像データ処理部の構成のブロック図である。
図に示すように、実施例１の画像データ処理部１は、階調変換部２と、露光パターン変動制御部３と、バッファ制御部４と、ＬＥＤヘッド制御部５と、露光パターンデータラインバッファ６とを備える。

階調変換部２は、その内部に露光パターンＬＵＴ２−１を有し、図示しない上位装置から送信されてくる６ビットの入力画像データ値をアドレスとし、露光パターンＬＵＴ２−１が格納する４個１組のテーブルの中から、４ビットの露光パターンデータ値を出力し、６ビットの入力画像データ値を４個の４ビットデータセットに変換する部分である。以下にその詳細な内容について説明する。

図５は、露光パターンルックアップテーブルの説明図である。
図に示すように、図の最左列に６ビットの入力画像データ値（１０進数表示）が上から順番に表されている。図の中央列には、入力画像データ値に対応する４個１組の露光パターンデータ値が表され、図の最右列に、該４個１組の露光パターンデータ値の平均値（この値は入力画像データ値を４で除した値に等しい）が表されている。従って、４個１組の露光パターンデータ値（２進数表示）は、その各々を１０進数に変換した総和が入力画像データ値に等しく、且つ、算術平均が入力画像データ値（１０進数表示）を４で除した値と等しくなるように予め設定されている。但し、画像データ値６０以上では頭打ちとなっている。この値は、再現画像の高濃度域なので殆ど視認されないので特に問題は、発生しない。

図４に戻って、露光パターン変動制御部３は、階調変換部２から入力画像データ値に対応する４組の露光パターンデータ値を受入れて何れか１組の露光パターンデータ値を選択する部分である。以下に、その詳細な内容について説明する。

図６は、露光パターン変動制御部の説明図である。
図に示すように露光パターン変動制御部３は、４進カウンタ８と、セレクタ９とを備える。４進カウンタ８は、図示しない上位装置から受入れる画素クロックに同期させてパターン選択信号Ｓｐをインクリメントする部分である。セレクタ９は、パターン選択信号Ｓｐを受入れて対応する露光パターンデータ値（露光パターンデータ値０〜３）を選択し、バッファ制御部４へ送出する部分である。

図４に戻って、バッファ制御部４は、露光パターン変動制御部３から露光パターンデータ値を受入れて一旦バッファリングし、所定のフォーマットに変換した２値化ヘッドデータを所定のタイミングでＬＥＤヘッド制御部５へ送出する部分である。以下に、その詳細な内容について説明する。

図７は、バッファ制御部の説明図である。
図８は、露光パターンデータラインバッファの説明図である。
図７に示すようにバッファ制御部４は、バッファ書込み制御部１０と、バッファ読出し制御部１１とを備える。図８に示すように露光パターンデータラインバッファ６は、ローアドレスＲ０、Ｒ１、Ｒ２、Ｒ３とコラムアドレスＣａ０〜Ｃａ４９９１を有するラインバッファ６−３と、ローアドレスＲ４、Ｒ５、Ｒ６、Ｒ７とコラムアドレスＣｂ０〜Ｃｂ４９９１を有するラインバッファ６−４と、リードポインタ６−１と、ライトポインタ６−２とを備える。

バッファ書込み制御部１０（図７）は、ライン同期信号の到来毎にライトポインタ６−２（図８）をラインバッファ６−３左端のＣａ０か、又はラインバッファ６−４左端のＣｂ０に交互にリセットし、バッファ書込み信号の到来毎に図中右方向へ１ずつインクリメントし、受信した露光パターンデータ値を露光パターンデータラインバッファ６に書込む制御を実行する部分である。ここでライトポインタ６−２（図８）は、ラインバッファ６−３又はラインバッファ６−４のコラムアドレスを指し示し、該コラムアドレスは、ＬＥＤヘッド７（図４）に搭載されている総数４９９２のＬＥＤ素子にそれぞれ対応している。

但し、露光パターンデータラインバッファ６は、ラインバッファ６−３、Ｃａ０〜Ｃａ４９９１と、ラインバッファ６−４、Ｃｂ０〜Ｃｂ４９９１の二系列のラインバッファを実装しており、これらを交互に使用することによって、書込みと、読出しとを同時に動作可能にしている。各ライン毎に最後の露光パターンデータ値の受信は、ライトポインタ６−２（図８）がＣａ４９９１か、又はＣｂ４９９１を指している状態で、バッファ書込み要求信号Ｓｗを受信したときであり、このときバッファ書込み制御部１０−１（図７）は、読出し許可信号Ｓｒをバッファ読出し制御部１１へ送出する。

一方、バッファ読出し制御部１１（図７）は、バッファ書込み制御部１０（図７）からの読出し許可信号Ｓｒの到来毎にリードポインタ６−１（図８）をローアドレスＲ３か又は、Ｒ７に交互にリセットし、バッファ読出し要求信号Ｓｄの到来毎に図中下方へ１ずつインクリメントし、読み出すべき露光パターンデータ値のアドレスの制御を実行する部分である。バッファ制御部４（図７）では、以上のようにして露光パターンのフォーマット変換を行いながらＬＥＤヘッド制御部５（図４）に対して２値化ヘッドデータを送出する。

図４に戻って、ＬＥＤヘッド制御部５は、バッファ制御部４から２値化ヘッドデータＤｈを受入れると、該２値化ヘッドデータを一旦保持し、所定のタイミングでＬＥＤヘッド７へ、ヘッド駆動データＳｈとして送出する部分である。以下に、その詳細な内容について説明する。

図９は、ＬＥＤヘッド制御部の説明図である。
図９に示すようにＬＥＤヘッド制御部５は、２値化ヘッドデータシフトレジスタ１２と、ヘッド駆動タイミング制御部１３と、ストローブ時間レジスタ１４とを備える。

２値化ヘッドデータシフトレジスタ１２は、２値化ヘッドデータＤｈをバッファ制御部４（図４）から受入れて保持する部分である。ヘッド駆動タイミング制御部１３は、２値化ヘッドデータシフトレジスタ１２に保持されている２値化ヘッドデータＤｈを所定のタイミングでＬＥＤヘッド７（図４）へ、ヘッド駆動データＳｈとして送出する部分である。更に、バッフア読出し要求信号Ｓｄをバッファ制御部４（図４）へ送出すると共に、転送クロック信号Ｓｃ、ロード信号Ｓｌ、ストローブ信号ＳｓをＬＥＤヘッド７へ送出する部分である。ストローブ時間レジスタ１４は、ストローブ信号Ｓｓのパルス幅を規定する部分である。

図３へ戻って、ＣＰＵ１６は、プログラムＲＯＭ１７に予め格納されている所定の制御プログラムを実行することによって装置全体を制御するマイクロプロセッサである。プログラムＲＯＭ１７は、本装置全体を制御するために必要な制御プログラム、及び制御データ（上記露光パターンＬＵＴ２−１など）を予め格納するリードオンリメモリである。ＳＲＡＭ１８は、ＣＰＵ１６が制御プログラムを実行する過程で必要になる演算領域を提供するランダムアクセスメモリである。同期信号生成回路１９は、本装置全体の動作の基準となる同期信号（画素クロック信号、ライン同期信号など）を生成する回路である。モータ駆動制御部２０は、ＣＰＵ１６の制御に基づいて装置の機構部分（図１）を制御する部分である。共通バス１５は、各構成部分を接続する信号路である。

以上説明した実施例１の画像データ処理部１（図４）は、以下のように動作する。
図１０は、ＬＥＤヘッド制御部が出力する信号のタイムチャート（その１）である。
図の上から順に、転送クロック信号Ｓｃ、ヘッド駆動データＳｈ、ロード信号Ｓｌ、及びストローブ信号Ｓｓの波形を表し、最下段に各信号・データ共通の時間経過（Ｔ）を表している。以下に時刻順に画像データ処理部１（図４）の動作（信号・データの出力）について説明する。

時刻Ｔ１
ＬＥＤヘッド制御部５（図９）からＬＥＤヘッド７（図４）へ、転送クロック信号Ｓｃに同期させてヘッド駆動データＳｈの転送が開始される。

時刻Ｔ２
2値化ヘッドデータシフトレジスタ１２（図９）から、ラインバッファ６−３（図８）、ローアドレスＲ３（図８）に対応する全てのヘッド駆動データＳｈ（図９）を転送し終わると、ＬＥＤヘッド制御部５（図９）からＬＥＤヘッド７へ、ロード信号Ｓｌが送出され、ヘッド駆動データＳｈの各々が対応するＬＥＤ素子へロードされる。

時刻Ｔ３
ＬＥＤヘッド制御部５から、対応するＬＥＤ素子へストローブ時間レジスタ１４によってパルス幅が設定されるストローブ信号Ｓｓが送出され、ＬＥＤ素子が露光を開始する。

時刻Ｔ４
ストローブ信号Ｓｓの送出が停止されＬＥＤ素子の露光が停止する。同時にＬＥＤヘッド制御部５（図９）からＬＥＤヘッド７へ、転送クロック信号Ｓｃに同期させてラインバッファ６−３（図８）、ローアドレスＲ２（図８）に対応するヘッド駆動データＳｈの転送が開始され、時刻Ｔ１から時刻Ｔ３までの動作が繰返される。

図１１は、ＬＥＤヘッド制御部が出力する信号のタイムチャート（その２）である。
図の上から順に、転送クロック信号Ｓｃ、ヘッド駆動データＳｈ、ロード信号Ｓｌ、及びストローブ信号Ｓｓの波形を表し、最下段に各信号・データ共通の時間経過（Ｔ）を表している。このタイムチャートは、図１０のタイムチャートよりも広い時間をカバーしたタイムチャートである。図に示すように、４通りのストローブ信号Ｓｓのパルス幅（ｔ１〜ｔ４）が、ラインバッファ６−３のコラムアドレス（Ｒ３〜Ｒ０、Ｒ７〜Ｒ４）に対応して出力されているのが分かる。

図１２は、実施例１の露光パターンと各種信号の関係説明図である。
この図は、上記サブライン制御に基づいて生成された露光パターンと各種信号との関係を示している。図のＸ軸方向（主走査方向）最上段に（１）ＬＥＤ画素番号１〜４９９２を表し、画素番号に対応する（２）画像データ（１例）を表し、その画像データに対応する（３）露光パターンデータ値（２進数）を表している。更にＹ軸方向（副走査方向）に（４）ライン同期信号波形と（５）ストローブ信号波形と（６）サブライン番号とを表している。図に示すように、（２）画像データに従い、異なる時間幅の組合わせで成す最大４回ＬＥＤ素子のオン・オフ駆動によって感光ドラムを露光することになる。ここで露光エネルギの大きさは、（５）ストローブ信号Ｓｓのパルス幅に対応する露光パターンの直径で表され、それぞれ４本のサブライン上に露光される。

本実施例による画像形成装置１００は、６ビットの入力画像データ値を受入れて４個の４ビットの露光パターンデータセットに変換する階調変換部２を備え、４ビットの露光パターンデータセットを順番に受入れて、４本のライン上に各々のライン毎にエネルギの異なるドットを形成するので、高階調度化に伴って、ライン（サブライン）数を増加する必要が無くなる。その結果、装置の小型化、ローコスト化の目的が達成出来るという効果を得る。

尚、本実施例では６ビットの入力画像データ値を受け入れて、４本のライン上（サブライン）で各々エネルギーの異なるドット形成する際に、４ビットで構成された２＾（６−４）個のデータセットを用いて６４階調を表現したが、例えば３ライン（サブライン）で各々エネルギーの異なるドットを形成するようにして、３ビットで構成された、２＾（６−３）個のデータセットを用いる事で、同様に６４階調の表現が可能となる。

図１３は、実施例２の画像データ処理部の構成のブロック図である。
図に示すように、実施例２の画像データ処理部３３は、乱数加算制御部３４と、バッファ制御部４と、ＬＥＤヘッド制御部５と、露光パターンデータラインバッファ６とを備える。以下に実施例１との相違部分のみについて詳細に説明する。実施例１と同様の部分については実施例１と同一の符号を付して説明を省略する。

乱数加算制御部３４は、その内部で２ビットの乱数を生成し、その２ビットを正負表現整数に変換し、該正負表現整数を４で除した少数を入力画像データに加算し、加算結果を四捨五入して出力する部分である。以下にその詳細な内容について説明する。

図１４は、乱数加算制御部の説明図である。
図に示すように乱数加算制御部３４は、その内部にリニアフィードバックレジスタ３５、四捨五入加算器３６とを有する。リニアフィードバックレジスタ３５は、特性多項式Ｘ１６＝１＋Ｘ＋Ｘ^３＋Ｘ^１２によって表現される乱数値を初期値２０７１（１６進数）としてロードした状態から順次、正負表現整数に変換し、該正負表現整数を４で除した小数を出力する部分である。その内容について詳細に説明する。

図１５は、リニアフィードバックレジスタの説明図である。
図の左端から１列及び２列に特性多項式Ｘ１６＝１＋Ｘ＋Ｘ^３＋Ｘ^１２によって表現される初期値２０７１（１６進数）をロードした状態から順次発生する２ビット乱数値を表している。３列目には、２ビットが、０１の場合は１、００の場合は０、１１の場合は−１と変換した正負表現整数を表している。４列目には、正負表現整数を４で除した値を小数表現値として表している。一例をあげて説明すると第１行は、２ビットが、０１なので正負表現整数は１となる。更に正負表現整数１を４で除した値、即ち、小数表現値は０．２５となる。同様に第２行は、２ビットが、００なので正負表現整数は０となる。更に正負表現整数０を４で除した値、即ち、小数表現値は０となる。同様に第３行は、２ビットが、１１なので正負表現整数は−１となる。更に正負表現整数１を４で除した値、即ち、小数表現値は−０．２５となる。以下同様に算出される。

図１４に戻って、四捨五入加算器３６は、６ビットの入力画像データを図示しない上位装置から受入れ、更に、画素クロックに同期させてリニアフィードバックレジスタ３５から小数表現値を受入れて加算し、更に四捨五入し、４ビットの露光パターンデータ値を出力する部分である。その内容について数値例を用いて詳細に説明する。

図１６は、四捨五入加算器の説明図である。
装置が立ち上がるとリニアフィードバックレジスタ３５に初期値として２０７１（１６進数）がロードされる。この後、上位装置から画素クロックに同期して６ビットの入力画像データが入力されると、リニアフィードバックレジスタ３５は、この画素クロックによって更新され、乱数００（図１５の２行目）を出力し、四捨五入加算器３６（図１４）によって入力画像データ値と加算された後、上位４ビットが露光パターンデータ値として出力される。

このとき入力画像データ値が、一例として５７であつた場合には、乱数００なので小数表現値は０であり（図１５の第２行）５７を６ビット（２進数）で表した１１１００１の上位４ビット１１１０が露光パターンデータ値として出力される。続いて上位装置から一例として５７の入力画像データ値が、入力されたとする。このとき乱数１１に更新され、小数表現値は−０．２５であり（図１５の第３行）、図１６（ａ）に示すように入力画像データ値に乱数を加算して四捨五入すると上位４ビット１１１０が露光パターンデータ値として出力される。

続いて上位装置から一例として５７の入力画像データ値が、入力されたとする。このとき乱数０１に更新され、小数表現値は０．２５であり（図１５の第４行）、図１６（ｂ）に示すように入力画像データ値に乱数を加算して四捨五入すると上位４ビット１１１１が露光パターンデータ値として出力される。

続いて上位装置から一例として５７の入力画像データ値が、入力されたとする。このとき乱数００に更新され、小数表現値は０であり（図１５の第５行）、５７を６ビット（２進数）で表した１１１００１の上位４ビット１１１０が露光パターンデータ値として出力される。

以上説明したように、乱数加算制御部３４（図１３）からは、内部で生成される２ビット乱数により、入力画像データ値が同じでも、異なる露光パターンデータ値が出力されることになる。しかしながら４個の露光パターンデータ値で表される露光エネルギの平均値は、（１１１０＋１１１０＋１１１１＋１１１０）／４の１４．２５となり、これは、入力画像データ値５７の１／４に対応している。後に続く部分の機能は、実施例１と同様なので説明を省略する。

図１７は、実施例２の露光パターンと各種信号の関係説明図である。
この図は、上記サブライン制御に基づいて生成された露光パターンと各種信号との関係を示している。図のＸ軸方向（主走査方向）最上段に（１）ＬＥＤ画素番号１〜４９９２を表し、画素番号に対応する（２）画像データ（１例）を表し、その画像データに対応する（３）露光パターンデータ値（２進数）を表している。更にＹ軸方向（副走査方向）に（４）ライン同期信号波形と（５）ストローブ信号波形と（６）サブライン番号とを表している。図に示すように、（２）画像データに従い、異なる時間幅の組合わせで成す最大４回ＬＥＤ素子のオン・オフ駆動によって感光ドラムを露光することになる。ここで露光エネルギの大きさは、（５）ストローブ信号Ｓｓのパルス幅に対応する露光パターンの直径で表され、それぞれ４本のサブライン上に露光される。

以上詳細に説明したように、時間幅の異なるオン・オフ駆動の回数を４回としたまま、６ビットの画像データによる階調表現能力を持つため、ハードウェアの複雑化を抑えつつリニアリティーの高い高品質な印刷結果を得ることが出来るという効果を得る。又、露光パターンの発生に擬似乱数を使用したため、出現する露光パターンに規則性がなく、露光パターンの規則的な繰り返しによって発生する画像ノイズを払拭することが出来るという効果を得る。更に、実施例１における露光パターンルックアップテーブルの格納の必要性が無くなるという効果を得る。

尚、実施例２では、発生させた乱数の上位ビットを符号ビットとみなして入力値に加えた後、４ビットのデータへの丸めを行ったが、本発明はこの例に限定されるものでは無い。即ち、リニア・フィードバック・レジスタの出力する値を入力値の下２ビットに、全体が桁あふれしない範囲で加算すると共に、この加算した値の下２ビットを切り捨てて、４ビットのデータを生成するようにしても良い。

以上の説明では、本発明を電子写真プリンタに適用した場合に限定して説明したが、本発明は、この例に限定されるものでは無い。即ち、複写機、ＭＦＰや、ファクシミリなどの画像形成装置にも適用可能である。又、上記説明では、露光手段としてＬＥＤを用いた場合について説明したが、半導体レーザを用いた画像形成装置にも適用することが可能である。

画像形成装置の機構概略断面図である。 サブライン制御の説明図である。 画像形成装置の制御系統のブロック図である。 実施例１の画像データ処理部の構成のブロック図である。 露光パターンルックアップテーブルの説明図である。 露光パターン変動制御部の説明図である。 バッファ制御部の説明図である。 露光パターンデータラインバッファの説明図である。 ＬＥＤヘッド制御部の説明図である。 ＬＥＤヘッド制御部が出力する信号のタイムチャート（その１）である。 ＬＥＤヘッド制御部が出力する信号のタイムチャート（その２）である。 実施例１の露光パターンと各種信号の関係説明図である。 実施例２の画像データ処理部の構成のブロック図である。 乱数加算制御部の説明図である。 リニアフィードバックレジスタの説明図である。 四捨五入加算器の説明図である。 実施例２の露光パターンと各種信号の関係説明図である。

符号の説明

１ 画像データ処理部
２ 階調変換部
２−１ 露光パターンＬＵＴ
３ 露光パターン変動制御部
４ バッファ制御部
５ ＬＥＤヘッド制御部
６ 露光パターンデータラインバッファ
７ ＬＥＤヘッド

Claims (4)

1. 光源を複数回駆動して画像を形成する画像形成装置において、
   ラインの延びる方向に複数個配置した前記光源を前記ラインＭ本の位置で点灯駆動して形成した複数のラインにて階調画像を形成するストローブ信号と、
   Ｎビットの階調データＰである入力画像データの１つの値に対して出力する前記ラインＭ（Ｍ＜Ｎ）本の点灯駆動パターンを表す値を記憶するルックアップテーブルと、
   前記ルックアップテーブルから前記入力画像データに対応して駆動パターンを表す値を読み出し、前記光源を制御する露光パターン変動制御部とを有し、
   前記ルックアップテーブルは、前記入力画像データの１つの値に対して出力する前記ラインＭ本の点灯駆動パターンを表す値を２ ^{（Ｎ−Ｍ）} 個組にして特定の順番で記憶するとともに、前記２ ^{（Ｎ−Ｍ）} 個組となった前記値の各々に異なる露光パターンデータ値を割り振って記憶し、
   前記露光パターン変動制御部は、隣接する前記光源に対して異なる前記露光パターンデータ値に切り替えるパターン選択信号と、前記組となった複数の点灯駆動パターン値から前記露光パターンデータ値に対応する値を前記特定の順番で選択するセレクターとを備え、
   前記入力画像データに対応する前記２ ^{（Ｎ−Ｍ）} 個組となる前記値の総和を前記組の値の個数で割った値を前記入力画像データの出力階調データに対応する値とすることを特徴とする画像形成装置。
2. 前記入力画像データは、Ｎビットの階調データＰであり、該階調データＰに対応する前記２ ^{（Ｎ−Ｍ）} 個組となる前記値の総和はＰに等しいことを特徴とする請求項１に記載の画像形成装置。
3. 前記ルックアップテーブルは、所定濃度値より濃い入力画像データに対しては、同じ値を記憶することを特徴とする請求項１に記載の画像処理装置。
4. 前記光源は、ＬＥＤ素子であることを特徴とする請求項１から請求項３までの何れかに記載の画像処理装置。

Images