JP4423671B2 - 露光ヘッドの制御装置、露光ヘッド、画像形成装置 - Google Patents

Description

本発明は、電子写真方式のプリンタや複写機などの画像形成装置において感光体を露光して潜像を形成するために用いられる露光ヘッドに関する。

プリンタや複写機などの画像形成装置においては、予め帯電させた感光体上に静電潜像を形成するために当該感光体を露光する露光ヘッドが用いられている。このような露光ヘッドを用いた画像形成装置は、例えば、特開２００４−５０８１６号公報（特許文献１）などの文献に開示されている。

画像形成装置の小型化、低コスト化等の観点から、露光ヘッドの構成の簡略化が望まれている。反面で、近年の画像形成装置の高解像度化に伴い、露光ヘッドの構成はより複雑化する傾向にある。例えば、高解像度化により、露光ヘッドの製造時の誤差等に起因する発光部の位置バラツキにより発生するスキュー（歪み）の影響が大きくなり、これに対する補正手段が重要となっている。また、高解像度化、高階調化に伴い、トナー付着状態の制御も複雑化している。

特開２００４−５０８１６号公報

そこで、本発明は、露光ヘッドの構成を簡略化することを可能とする技術を提供することを課題とする。

第１の態様の本発明は、主走査方向及びこれと直交する副走査方向に複数の発光素子を配列してなる発光素子アレイを有する露光ヘッドにおける各発光素子の発光光量をパルス幅変調制御によって制御する装置であって、データ保持手段と、ドット寄せ演算回路と、遅延時間計測回路と、発光指示回路と、を備える。上記のデータ保持手段は、上記発光素子のそれぞれを上記副走査方向の１画素ピッチに相当する発光期間の始点側、終点側、中間のいずれにおいて発光させるか、或いは始点側と終点側に分割して発光させるかを示すドット寄せ制御データと、上記発光素子のそれぞれの発光時間を示す発光時間データと、上記発光素子のそれぞれ毎のスキュー量を示すスキューデータと、を保持する。上記のドット寄せ演算回路は、上記発光素子のそれぞれ毎に設けられ、上記データ保持手段から入力される上記ドット寄せ制御データに基づいて、上記発光期間の始点から上記発光素子を非発光状態に保持すべき時間を演算する。上記の遅延時間計測回路は、上記データ保持手段から上記スキューデータを取得するとともに、上記ドット寄せ演算回路から上記非発光状態に保持すべき時間を示す非発光時間データを取得し、これらを加算して上記発光素子の発光開始前に設けるべき遅延時間を求め、当該遅延時間を計測し、当該遅延時間の経過後に所定信号を出力する。上記の発光指示回路は、上記データ保持手段から上記発光時間データを取得し、上記遅延時間計測回路から上記所定信号が出力された時点から、上記発光時間データにより示される上記発光時間が経過するまでの間、上記発光素子の発光を指示する発光指示信号を発光素子駆動回路へ出力する。

かかる構成では、トナー付着状態をより良好にするためのドット寄せ制御と、各発光素子の位置バラツキに起因するスキューの補正とがともに発光素子の発光時間制御という時間軸上での処理で実現されることに着目し、これらをまとめてデータ処理している。これにより、高品質な印字を得るために必要な制御内容を簡素化することなく、露光ヘッドの制御回路の構成を簡略化することが可能となる。

好ましくは、上述した遅延時間計測回路は、上記スキューデータと上記非発光時間データとを加算する加算回路と、所定のクロック信号に同期してカウントアップする第１のカウンタと、上記加算回路による加算結果と、上記カウンタによるカウント値とが一致したときにイネーブル信号を出力するコンパレータと、上記コンパレータから上記イネーブル信号が出力された時点から、上記クロック信号に同期してカウントアップする第２のカウンタと、を含んで構成される。

これにより、回路規模を大きくすることなく遅延時間計測回路を実現し得る。

好ましくは、上述した発光指示回路は、上記第２のカウンタからカウント値と上記発光時間データとを比較し、上記第２のカウンタから出力されるカウント値と上記発光時間データとが一致するまでの間、上記発光指示信号を出力するコンパレータからなる。

これにより、回路規模を大きくすることなく発光指示回路を実現し得る。

第２の態様の本発明は、上記第１の態様の本発明にかかる制御装置を用いる露光ヘッドである。

これにより、露光ヘッドの構成を簡略化することが可能となる。

第３の態様の本発明は、第２の態様の本発明にかかる露光ヘッドを備えて構成される画像形成装置である。

これにより、簡素な構成の露光ヘッドを用いて、画質（印字品質）の良好な画像形成装置を構成することが可能となる。

以下、本発明の実施の形態において図面を参照しながら説明する。

＜露光ヘッドの全体構成について＞
図１は、一実施形態の露光ヘッドの全体を上側から見た平面図である。図１に示す露光ヘッド１は、プリンタや複写機などの画像形成装置において、感光体を露光して潜像を形成するために用いられるものである。露光ヘッド１は、その全長が主走査方向の印刷幅よりも幾分長めに形成されている。なお、露光ヘッド１の実際の断面サイズは極めて小さいため、図１では充分に表現しきれない。従って、以降では説明の便宜上、適宜拡大図等を用いて詳細を説明する。また、露光ヘッド１は一端側にコネクタ２が設けられており、当該コネクタ２を介してプリンタエンジン側の画像データ送信部（後述する。）と接続される。

図２は、露光ヘッド１の図１に示すＡ部の部分拡大図である。図３は、図２に示すIII−III線方向における断面図である。各図に示すように、露光ヘッド１は、支持フレーム３、集光レンズアレイ４、ドライバＩＣ７及び発光素子アレイ８を含んで構成されている。図３に示すように、露光ヘッド１は、発光素子アレイ８の一方面側に集光レンズアレイ４が配置され、他方面側にドライバＩＣ７が配置されており、これら全体が支持フレーム３に収容されるという構造を有する。

発光素子アレイ８は、ガラス基板上に複数の発光素子からなる発光素子群が形成されてなる。本実施形態では、発光素子として有機エレクトロルミネッセンス（ＥＬ）素子が採用されている。発光素子群は、露光ヘッド１の主走査方向画素数および副走査方向に千鳥状に配置されている。

集光レンズアレイ４は、発光素子アレイ８の上側に配置され、個々の発光素子から出射する光をそれぞれ集光する集光レンズ群を含んでいる。

ドライバＩＣ７は、発光素子アレイ８の集光レンズアレイ４の他方面側に実装されており、露光ヘッド１の主走査方向画素数および副走査方向に千鳥状に配置された発光素子群のうち、所定の１ブロック分を制御／駆動する制御回路と駆動回路からなる。本実施形態の露光ヘッド１では、このようなドライバＩＣ７が露光ヘッドの主走査方向に沿って複数設けられている。

図４は、露光ヘッド１の図２に示すＢ部の部分拡大図であり、集光レンズアレイ４の詳細構成を示している。集光レンズアレイ４は、ガラス基板等を主体に構成されており、当該ガラス基板に設けられた各貫通孔（光導穴）２７にそれぞれ集光レンズ１３が埋め込まれた構造を有する。これらの集光レンズ１３は、主走査方向に沿って所定の画素数分の集光レンズ１３が配列され、更にこのような列が副走査方向に沿って８列分配列して構成された集光レンズ群を構成している。集光レンズの隣接する列同士は集光レンズ１３の配置間隔の半分（半ピッチ）ずつずらされており、これにより集光レンズ群は全体として千鳥状の配置となっている。

また、この集光レンズアレイ４の集光レンズ群の配置と一対一に対応して、上述した発光素子アレイ８の発光素子群が形成されている。発光素子群の配置は図４に示す集光レンズ群の配置とほぼ同様であるので図示は省略する。本例では、主走査方向に７６８０個の貫通孔２７及び発光素子が形成されている。この７６８０個のうち奇数番目の貫通孔２７及び発光素子は副走査方向の１列目に配置され、偶数番目の貫通孔２７及び発光素子は副走査方向の２列目に配置されている。以下同様に、７６８０×４個の貫通孔２７及び発光部が計８列形成されている。発光素子アレイ８の各発光素子から出射した光は、上述した貫通孔２７を通過して各集光レンズ１３に到達し、それぞれ各集光レンズ１３によって集光されて露光ヘッド１の外部へ放出される。

図５は、集光レンズアレイ４の配列状態について更に詳細に説明する図である。また、図６は、図５に示す配列状態の露光ヘッドにより感光体を露光した場合の状態を説明する図である。上述したように、各集光レンズ１３はそれぞれ貫通孔２７に圧入されており、各集光レンズ１３の直下には、発光素子アレイ８の各発光素子の発光部が配置されている。例えば、露光ヘッド１の主軸方向（主走査方向）の解像度が６００ｄｐｉであるとすると、各発光素子の発光部のピッチＡは１／６００インチとなり、主軸方向の同じライン上の発光部ピッチは２Ａ（＝１／３００インチ）となる。また、副軸方向（副走査方向）の発光シフト速度が紙送り速度と一致する場合には、発光部ピッチＢはＢ＝Ａとなる。本実施形態の発光素子アレイ８はこのように構成されており、各発光素子の発光部が副軸方向に千鳥状に複数列配置される。このような配列状態の露光ヘッド１により、主軸方向および副軸方向のそれぞれについて６００ｄｐｉのピッチ（Ａ＝Ｂ）で感光体を露光した状態が図６に示されている。

＜露光制御回路の構成について＞
図７は、画像形成装置の内部における画像データの経路を中心とした露光制御回路の構成例を示すブロック図であり、タンデム方式のプリンタにおける露光制御回路が例示されている。図７に基づいて、画像データの流れを追いながら各部の機能を説明する。

プリンタコントローラ６４で画像処理されたＣＭＹＫ（Ｃ：シアン、Ｍ：マゼンタ、Ｙ：イエロー、Ｋ：ブラック）のそれぞれの画像データは、画像データ送信部６５でパラレル／シリアル変換され、ＣＭＹＫそれぞれのＬＳ（LVDS SARDES）信号６６となる。ＣＭＹＫそれぞれのＬＳ信号６６は、プリンタエンジン側のヘッド制御部６８にあるＣＭＹＫそれぞれの露光ヘッド１ａ、１ｂ、１ｃ、１ｄへ送られる。各露光ヘッド１ａ等には、所定個数のドライバＩＣ７がデイジーチェーン接続されている。主走査方向の１ライン分の画像データは、各ドライバＩＣ７によって分割受信され、シリアル／パラレル変換されて各ドライバＩＣ７の内部のシフトレジスタに順次保持される。その後は、プリンタ機構の印刷動作に同期して、発光素子アレイ８の各発光素子を画像データの階調値に合わせてＯＮ／ＯＦＦ制御する。

図８は、露光ヘッド１の制御回路の構成例を説明するブロック図である。本実施形態の露光ヘッド１は、所定個数（本例では４０個）のドライバＩＣ７が主走査方向に沿って発光素子アレイ８の集光レンズアレイ４の他方面側に実装されている。各ドライバＩＣ７は、主走査方向画素数および副走査方向に千鳥状に配置された複数ラインの有機ＥＬアレイのうち、それぞれに割り当てられた１ブロックを制御／駆動する。データ制御用ライン５７は、主走査方向に所定個数のドライバＩＣ７をデイジーチェーンで結び、プリンタコントローラから送られてくる印刷データを１ライン毎に割り付けられたドライバＩＣ７に送り込むための信号ラインである。電源用ライン５８は、主走査方向に所定個数配置されたドライバＩＣ７に電力を供給するための電力供給ラインであり、発光素子の駆動用電源ラインＶＯＬと、ロジック電源ＶＤＤと、共通接地ラインＧＮＤとを含む。データ制御用ライン５７と電源用ライン５８は、いずれも各ドライバＩＣ７に対しデイジーチェーン接続されるが、各ドライバＩＣ７の内部にもこの信号ラインと電源ラインが図８に示すように配線されており、発光素子アレイ８を構成するガラス基板上の片面配線が交差することなく容易にパターニングできる構造になっている。データ制御用ライン５７と電源用ライン５８は、ガラス基板上にＩＴＯ等で形成されるが、配線抵抗を下げるためにアルミまたは金メッキ等を施すこともある。

図９は、各ドライバＩＣ７の回路構成を詳細に説明する図である。上述したように、本実施形態の露光ヘッド１は、主走査方向の印刷幅をカバーする所定個数のドライバＩＣ７を含んでいる。本例では、１個のドライバＩＣ７が１９２個の発光素子を制御し、全体としては４０個のドライバＩＣ７をデイジーチェーン接続した構成としているが、これは任意である。また本例の場合、副走査方向に４個並んだ発光素子を１個のドライバＩＣ７が制御する回路構成となっているが、この数も必要に応じて任意に設定し得る。以下、信号の流れに沿って各部の構成と機能を説明する。

制御ライン用パッド２１ａ、２１ｂは、上述した図７に示したように５組の差動信号配線６６を介して、プリンタコントローラ側の画像データ送信部６５と接続されており、かつドライバＩＣ７の内部のタイミングコントローラ６９と接続されている。各制御ライン用パッド２１ａ、２１ｂは、各ドライバＩＣ７を主走査方向に並べたときに各ドライバＩＣ７の相互間をデイジーチェーン接続するために用意された端子である。例えば、制御ライン用パッド２１ａは画像データ送信部６５に接続され、制御ライン用パッド２１ｂは隣接配置される他のドライバＩＣ７（図８参照）の制御ライン用パッド２１ａと接続される。

電源ライン用パッド１９ａ、１９ｂは、複数の端子のうち半分がロジック電源ＶＤＤに対応し、残り半分が接地電位ＧＮＤに対応している。各電源ライン用パッド１９ａ、１９ｂは、各ドライバＩＣ７を主走査方向に並べたときに各ドライバＩＣ７の相互間をデイジーチェーン接続するために用意された端子である。

アドレス設定用パッド６３は、個々のドライバＩＣ７のアドレスを設定するためのものである。本例では４０個のドライバＩＣ７を搭載しているので、４０個の組み合わせを設定することになる。この組み合わせは、アドレス設定用パッド６３にデジタル信号を与えることにより設定することができる。

タイミングコントローラ６９は、制御ラインのＳＰ（Ｐ／Ｎ）信号パルスの数をカウントし、上述したアドレス設定用パッド６３を用いて設定されたアドレスと比較して合致したときにデータを取り込む。制御ライン用パッド２１ａから入力した発光時間データ（階調データ）は、タイミングコントローラ６９の入力段にあるデシリアライザ（図示せず）においてシリアルデータからパラレルデータに変換され、１９２個のレジスタ１１０ｏ、１１０ｅが右に延びるところのシフトレジスタ７１ｏ、７１ｅにクロック同期で順次送られる。各レジスタ１１０ｏ、１１０ｅは、各シフトレジスタ７１ｏ、７１ｅに対し、発光時間データを出力する。また、タイミングコントローラ６９は、各シフトレジスタ７１ｏ、７１ｅの動作タイミングを制御するＳｈｉｆｔ Ｃｌｋ信号、ＳＲｎ／Ｏ信号及びＳＲｎ／Ｅ信号（それぞれｎは自然数）信号を出力する。また、タイミングコントローラ６９は、発光素子駆動回路７４ｏ、７４ｅの動作タイミングを制御するＯＥＬｎ／Ｏ信号及びＯＥＬｎ／Ｅ信号Ｏ（それぞれｎは自然数）信号を出力する。

シフトレジスタ７１ｏ、７１ｅは、それぞれ、副走査方向に連なる発光素子アレイ８に対応した４個のレジスタを備え、各レジスタ１１０ｏ、１１０ｅから送られてくる発光時間データをＳｈｉｆｔ Ｃｌｋ信号に同期して順次シフトする。そして、シフトレジスタ７１ｏ、７１ｅは、タイミングコントローラ６９からのＳＲｎ／Ｏ信号及びＳＲｎ／Ｅ信号に応じて、発光タイミング制御回路１１６ｏ、１１６ｅに対して発光時間データを出力する。

発光素子駆動回路７４ｏ、７４ｅは、発光タイミング制御回路１１６ｏ、１１６ｅから容量線を介して与えられる出力信号（発光指示信号）とタイミングコントローラ６９から走査線を介して与えられるタイミング信号に基づいて、アノード接続端子７５とカソード接続端子７６によって選択される発光素子を駆動する。この発光素子駆動回路７４ｏ、７４ｅは、ドライバＩＣ７の内部に奇数ライン、偶数ラインに分かれて存在する。

電力調整回路７７は、電力供給線を通して発光素子駆動回路７４ｏ、７４ｅへの供給電力を調整する機能を持つ。この電力調整回路７７による電力調整はドライバＩＣ７に設けられたＶｒｅｆ端子に適当な値の外部抵抗等を付けることにより行われる。電力調整回路７７の出力に接続された電力供給線５１は各発光素子７９の駆動電力を供給するためのものである。

光量調整用レジスタ８６は、発光素子７９の光量を各ドライバＩＣ７ごとに調整するための光量調整データを保持する。光量調整データは、タイミングコントローラ６９から出力され、１９２個のレジスタ１１０ｏ、１１０ｅにより順次シフトされて光量調整用レジスタ８６に保持される。

デジタル／アナログ（Ｄ／Ａ）コンバータ８７は、光量調整用レジスタ８６から６ビットの光量調整データを受け取り、これをアナログデータ（電圧信号）に変換して電力調整回路７７に供給する。

＜制御タイミングについて＞
図１０は、タイミングコントローラ６９の入力信号タイミングを説明するタイミングチャートである。ドライバＩＣ７の制御ラインは、５組の差動ラインからなり、図１０では発光時間データの取り込みに関するタイミングについて説明する。

信号ＳＰ（Ｐ／Ｎ）は、スタート信号であり、発光時間データの受信前にパルスが発生し、以降、１９２画素×６ビット＝１１５２個の発光時間データ受信前毎に発生する（図１０（Ａ））。タイミングコントローラ６９は、このＳＰ（Ｐ／Ｎ）信号のパルス数をカウントして、このドライバＩＣ７に設定されたアドレス値と比較し、合致したときにそれ以降の１９２×６個のデータを取り込む。

信号ＳＤＣＬＫ（Ｐ／Ｎ）は、シリアルデータ同期クロックであり、そのクロックの立ち上がりと立ち下がりの両方に同期してシリアルデータが読み込まれる（図１０（Ｂ））。信号ＳＤＣＬＫの周期は、各発光素子の最大発光時間を主走査方向の発光素子数で除算し、さらに発光時間データ幅で除算し、その値に信号ＳＤＣＬＫの周期におけるリード回数を乗じた値となる。これらの値は、例えば以下のようになる（Ａ４，６００ｄｐｉ，５０ｐｐｍのタンデム・カラープリンタとした場合）。
最大発光時間＝１７０（μｓｅｃ）
主軸方向の発光素子数＝７６８０（個）
発光時間データ幅＝６（ビット）
ＳＤＣＬＫ周期におけるリード回数＝２（回）
ＳＤＣＬＫ周期＝１７０（μｓｅｃ）÷７６８０÷６×２≒７．４（ｎｓｅｃ）
従って、信号ＳＤＣＬＫの周波数は、約１３５．５ＭＨｚとなる。

信号ＳＤ（Ｐ／Ｎ）は、６ビット１組のシリアルデータ（発光時間データ）であり、図１０に示すように、信号ＳＤＣＬＫに同期して読み込まれる（図１０（Ｃ））。

図１１は、タイミングコントローラ６９の入力信号タイミングを説明するタイミングチャートである。ドライバＩＣ７の５組の差動入力信号のうち、図１０で示した入力信号以外の２組の入力信号のタイミングを示す。

信号ＲＣＬＲ（Ｐ／Ｎ）は、シフトレジスタ１１０ｏ、１１０ｅのデータクリア信号で、このパルスにより、シフトレジスタ７１（ｏ，ｅ）へ出力される発光時間データがクリアされる（図１１（Ａ））。なお、信号ＲＣＬＲ（Ｐ／Ｎ）は、光量調整用レジスタのデータクリア信号も兼ねている。

信号ＴＣＣＬＫ（Ｐ／Ｎ）は、タイミングコントローラ６９が制御する発光素子の発光時間制御に関わる基準クロックであり、これをもとに、信号Ｓｈｉｆｔ Ｃｌｋ、信号ＣＣＬＫ、信号ＯＥＬｎ／Ｏ、信号ＯＥＬｎ／Ｅ、信号ＳＲｎ／Ｏ、信号ＳＲｎ／Ｅのタイミングが決められている（図１１（Ｂ））。

図１２は、タイミングコントローラ６９からシフトレジスタ１１０ｏ、１１０ｅへ送る発光時間データの転送タイミングを示すものである。信号ＳＰＣＬＫは画像データの転送スタート信号であり（図１２（Ａ））、信号ＰＤＣＬＫはデータ転送時の同期クロックである（図１２（Ｂ））。信号ＰＡＤｎ（ｎ：０〜５）は、パラレルの発光時間データであり、信号ＰＤＣＬＫの立ち上がりと立ち下がりに同期してシフトレジスタ１１０ｏ、１１０ｅに順次書き込まれる（図１２（Ｃ）〜図１２（Ｈ））。

図１３は、タイミングコントローラ６９のセレクタ部出力信号タイミングの詳細を説明するタイミングチャートである。

信号ＴＣＣＬＫは、発光素子の発光時間を制御するための基準クロックであり、その周期は、各発光素子の最大発光時間を発光時間制御分割数で除して、さらに副走査方向のライン数で除した値とされている（図１３（Ａ））。例えば、Ａ４，６００ｄｐｉ，５０ｐｐｍのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間＝１７０（μｓｅｃ）
発光時間制御分割数＝２６＝６４（分割）
副走査方向のライン数＝８（ライン）
ＴＣＣＬＫ周期＝１７０（μｓｅｃ）÷６４÷８≒３３２（ｎｓｅｃ）
従って、信号ＴＣＣＬＫの周波数は、約３ＭＨｚとなる。

信号ＳＨＩＦＴ ＣＬＫは、シフトレジスタ７１ｏ、７１ｅのレジスタ保持値を順次シフトして行くためのクロックであり、各素子の最大発光時間を、発光時間制御分割数で除したものである（図１３（Ｂ））。

信号ＣＣＬＫは、発光タイミング制御回路１１６ｏ、１１６ｅのカウント入力信号であり、信号ＳＨＩＦＴ ＣＬＫと同じ周波数である（図１３（Ｃ））。

走査線信号ＯＥＬ１／Ｏとレジスタ選択信号ＳＲ１／Ｏは、同じタイミングで、ＳＨＩＦＴ ＣＬＫの立ち下がりから１番目のＴＣＣＬＫの立ち上がりに同期して、ＴＣＣＬＫクロック１周期分のパルスを発生する（図１３（Ｄ）、図１３（Ｅ））。

信号ＯＥＬ ＯＮ／ＯＦＦは、発光素子７９のＯＮ時間（発光時間）を示すものであり、本例の場合、発光時間幅は０マイクロ秒から最大発光時間１７０マイクロ秒である（図１３（Ｆ））。

これらの信号に即して発光動作を説明する。レジスタ選択信号ＳＲ１／Ｏによりシフトレジスタ７１ｏの１段目のレジスタから出力された発光時間データは、カウンタ値と比較されて容量線５２にＯＮ又はＯＦＦの信号が出力される。一方、これと同タイミングで、走査線信号ＯＥＬ１／Ｏが１段目の発光素子駆動回路７４に一定時間ごとに出力される。

上述した通り、走査線信号ＯＥＬ１／ＯがＯＮとなったときに容量線５２がＯＮであれば、発光素子７９が点灯する。そして、走査線信号ＯＥＬ１／ＯがＯＦＦとなっても、発光素子７９の点灯が維持される。更に走査線信号ＯＥＬ１／ＯがＯＮとなったときに容量線５２がＯＦＦであれば、発光素子７９が消灯する。

図１４は、タイミングコントローラ６９のセレクタ部と発光素子駆動回路の信号タイミングを説明するタイミングチャートである。図１４では、副走査方向の偶数ラインと奇数ライン合わせて８ラインの発光素子の発光制御タイミングについて説明する。

走査線信号ＯＥＬｎ／Ｏとレジスタ選択信号ＳＲｎ／Ｏは、同じタイミングで、ＳＨＩＦＴ ＣＬＫの立ち下がりからｎ番目のＴＣＣＬＫの立ち上がりに同期して、ＴＣＣＬＫクロック１周期分のパルスを発生する。レジスタ選択信号ＳＲｎ／Ｏは、シフトレジスタ７１のｎライン目のレジスタを選択するので、当該レジスタから出力された発光時間データがコンパレータ７３にてカウンタ値と比較され、容量線５２にＯＮ又はＯＦＦの信号が出力される。一方これと同タイミングで、走査線信号ＯＥＬｎ／Ｏは、ｎライン目の発光素子走査線を選択する。上述のように発光素子駆動回路７４は、走査線が選択されている時だけ、そのときの容量線５２の状態によって発光素子をＯＮ／ＯＦＦできる。従って容量線５２を共通にする他の発光素子駆動回路に接続された走査線の選択タイミングをずらすことにより、複数の発光素子駆動回路７８を時分割駆動することができる。

シフトレジスタ７１の各レジスタの発光時間データに基づく発光がすべて終了したら、ＳＨＩＦＴ ＣＬＫの６４パルスごとにシフトレジスタ７１の各レジスタの発光時間データを次のレジスタにシフトさせ、同様に発光させる。このとき、感光体と有機ＥＬアレイとの副走査方向の相対位置を移動させることにより、感光体上の同一画素に、同一の発光時間データに基づく露光を重ねて行うことができる。

＜スキュー制御及びドット寄せ制御の詳細について＞
本実施形態の露光ヘッド１の構成及び基本的な動作内容は上述した通りであり、次に発光タイミング制御回路１１６ｏ及び１１６ｅの構成及び動作について更に詳細に説明する。

図１５は、スキュー補正の内容について概略的に説明する図である。図１５では、感光体表面に形成される潜像の様子が模式的に表されている。

図１５（Ａ）は、主走査方向及び副走査方向における１画素ピッチを示す。

図１５（Ｂ）は、階調制御機能を有する露光ヘッドによって形成された感光体表面の潜像イメージを示している。図１５（Ｂ）に示す例では、列Ａから列Ｂに向けて１画素ピッチの間でＰＷＭ（パルス幅変調）制御と光量補正が行われている。

図１５（Ｃ）は、露光ヘッドの副走査方向における発光素子や集光レンズの位置ばらつきにより、潜像の形成位置ずれ（スキュー）が発生している状態を示している。図１５（Ｃ）に示すようなスキューは、図１５（Ｂ）に示した正常状態における場合を基準とし、スキュー量に応じて発光素子の発光タイミングを所定時間だけ遅らせる制御を行うことによって補正することができる。スキュー補正の具体的な内容については後述する。

図１６は、ドット寄せ制御の内容について概略的に説明する図である。図１６では、上段の図１６（Ａ）において発光状態が模式的に表され、下段の図１６（Ｂ）において感光体表面に形成される潜像の様子が模式的に表されている。

図１６（Ａ）及び図１６（Ｂ）のそれぞれ左から１番目に示すように、発光素子が発光しない場合（ＯＦＦ）には潜像も形成されない。

図１６（Ａ）及び図１６（Ｂ）のそれぞれ左から２番目に示すように、発光素子が全期間発光する場合（ＦＵＬＬ ＯＮ）には、隣接する２画素に渡って長い潜像が形成される。

図１６（Ａ）及び図１６（Ｂ）のそれぞれ左から３番目に示すように、発光素子が発光期間の始点側で発光し、その後非発光となる場合（上寄せ）には、隣接する２画素のうち図中上側の画素側に短い潜像が形成される。

図１６（Ａ）及び図１６（Ｂ）のそれぞれ左から４番目に示すように、発光期間の中間で発光する場合、すなわち始めは非発光、途中で発光、その後非発光となる場合（中寄せ）には、隣接する２画素の中間的な位置に短い潜像が形成される。

図１６（Ａ）及び図１６（Ｂ）のそれぞれ左から５番目に示すように、発光素子が発光期間の終点側で発光する場合、すなわち発光素子が始めは非発光、その後の遅い時期に発光する場合（下寄せ）には、隣接する２画素のうち図中下側の画素側に短い潜像が形成される。

図１６（Ａ）及び図１６（Ｂ）のそれぞれ左から６番目に示すように、発光素子が発光期間の始点側と終点側に分割して発光する場合、すなわち始めは発光、途中で非発光、その後また発光となる場合（中抜き）には、隣接する２画素のそれぞれに渡り、かつ２画素の中間的な位置で露光量が少なくなった潜像が形成される。

図１７は、上述したスキュー補正及びドット寄せ制御を行うための発光素子の駆動波形について説明する図である。スキュー補正及びドット補正は、ともに発光素子の発光時間制御という時間軸上での処理であるため、これらをまとめて扱うことにより回路構成の簡略化が可能となる。

具体的には、図１７（Ａ）〜図１７（Ｅ）の各図に示すように、発光素子の発光タイミング制御において、駆動開始タイミングから所定の時間をスキュー遅延制御可能期間を設定し、その後に、発光期間を設ける。このスキュー遅延制御可能期間において、スキュー量に応じた遅延時間Ｓが所定範囲内で設定される。この遅延時間Ｓの設定値に応じて発光素子の発光開始位置（発光開始タイミング）が遅れ、スキュー補正が実現される。

また、発光期間の時間幅Ｗの範囲内において、発光素子の発光時間が設定される。例えば、図１７（Ａ）に示すように、発光素子が全期間発光する場合（ＦＵＬＬ ＯＮ）には、発光時間Ｘは上記Ｗと等しく設定される。

同様に、図１７（Ｂ）に示すように、発光素子の発光期間が「上寄せ」に設定される場合には、発光期間の開始点から発光時間Ｘが設定される。

図１７（Ｃ）に示すように、発光素子の発光期間が「下寄せ」に設定される場合には、発光期間の開始点から非発光時間（Ｗ−Ｘ）を過ぎた時点から発光時間Ｘが設定される。

１７（Ｄ）に示すように、発光素子の発光期間が「中寄せ」に設定される場合には、発光期間の開始点から非発光時間（Ｗ−Ｘ）／２を過ぎた時点から発光時間Ｘが設定される。

図１７（Ｅ）に示すように、発光素子の発光期間が「中抜き」に設定される場合には、発光期間の開始点から発光時間（Ｗ−Ｘ）／２が設定され、当該発光時間が過ぎた時点から非発光時間Ｘが設定される。

本実施形態では、このようなスキュー補正及びドット寄せ制御を主に発光タイミング制御回路１１６ｏ、１１６ｅにおいて行っている。以下、発光タイミング制御回路１１６ｏ、１１６ｅ及びその周辺回路の構成について詳述する。

図１８は、各レジスタ１１０ｏ、１１０ｅの構成例を示すブロック図である。図１８ではレジスタ１１０ｏの構成を示すが、レジスタ１１０ｅも同様な構成を有する。図示のように、レジスタ１１０ｏは、シフトレジスタ７０とピクセルデータレジスタ８４を含んでいる。なお、レジスタ１１０ｏ、１１０ｅが「データ保持手段」に相当する。

タイミングコントローラ６９から出力され、シフトレジスタ７０に入力される８ビットデータは、光量データ（階調データ）又は補正データを示す５ビットデータ（ビットＤ０〜Ｄ４）と、制御コードを表す３ビットデータ（ビットＤ５〜Ｄ７）とからなる。シフトレジスタ７０によってラッチされた各データは、ビットＤ０〜Ｄ５のデータがビットＸＤ０〜ＸＤ５のデータとして出力され、ビットＤ６、Ｄ７のデータがビットＰＤ６、ＰＤ７のデータとして出力される。なお、「補正データ」とは、光量データによって表される発光素子７９の発光量を各画像形成装置に固有の条件に対応して補正するためのデータである。

本実施形態のピクセルデータレジスタ８４においては、制御コードを示す３ビットデータの内容がＸＤ５＝１、ＰＤ６＝０、ＰＤ７＝０のときには、ビットＸＤ０〜ＸＤ４の５ビットデータが「補正データ」としてレジスタ１１１（入力Ａ）に取り込まれる。

制御コードを示す３ビットデータの内容がＸＤ５＝１、ＰＤ６＝０、ＰＤ７＝１のときには、ビットＸＤ０〜ＸＤ４の５ビットデータが「電流データ」としてレジスタ１１５（入力Ｃ）に取り込まれる。

制御コードを示す３ビットデータの内容がＸＤ５＝１、ＰＤ６＝１、ＰＤ７＝０のときには、ビットＸＤ０〜ＸＤ４の５ビットデータが「スキューデータ」としてレジスタ１１４（入力Ｓ）に取り込まれる。

制御コードを示す３ビットデータの内容がＸＤ５＝０、ＰＤ６＝＊（不問）、ＰＤ７＝＊（不問）のときには、ビットＸＤ０〜ＸＤ４の５ビットデータが「光量データ」としてレジスタ１１２（入力Ｂ）に取り込まれる。この光量データの取り込み時における各ビットＰＤ６、ＰＤ７のデータは、ドット寄せ制御データを示す２ビットデータとなる。

レジスタ１１３（入力Ｙ）には、入力Ａと入力Ｂの加算結果が「発光時間データ」として保存される。この発光時間データは、ＰＷＭ制御によって発光素子７９を発光させる時間の長さを示す。シフトレジスタ７１には、このレジスタ１１３からの出力であるビットＹＤ０〜ＹＤ５と、ビットＰＤ６、ＰＤ７のそれぞれのデータが入力される。

本実施形態の露光ヘッド１では、上記の補正データ、電流データ、スキューデータの各データの取り込み（データセット）を先に行い、その後、５ビットの光量データと２ビットのドット寄せ制御データとを印刷速度で処理して発光素子の発光制御を行っている。

図１９は、発光タイミング制御回路１１６の詳細構成について説明するブロック図である。本例の発光タイミング制御回路１１６は、ドット寄せ演算回路１１７、遅延ＰＷＭカウンタ回路１１８、コンパレータ７３、中寄せ反転制御回路１１９を含んで構成されている。

ドット寄せ演算回路１１７は、シフトレジスタ７１から入力されるビット寄せ制御データ（ビットＰＤ６、ＰＤ７）に基づいて、発光期間（時間幅Ｗ）内のいずれの位置から発光時間Ｘを開始させるか、換言すれば発光期間の始点から発光素子を非発光状態に保持すべき時間を示す発光位置データ（非発光時間データ）を演算する。この発光位置データ（ビットＯＤ０〜ＯＤ５）は、遅延ＰＷＭカウンタ１１８に出力される。また、ドット寄せ演算回路１１７に入力されたビットＰＤ６、ＰＤ７のデータは中寄せ反転制御回路１１９にも出力される。更に、ドット寄せ演算回路１１７に入力されたビットＹＤ０〜ＹＤ５の発光時間データはコンパレータ７３に出力される。

遅延ＰＷＭカウンタ回路（遅延時間計測回路）１１８は、ピクセルデータレジスタ８４から得られるスキューデータ（ビットＳＤ０〜ＳＤ４）と、ドット寄せ演算回路１１７から得られる発光位置データ（ビットＯＤ０〜ＯＤ５）と、を用いて、発光素子７９の発光開始タイミングを設定する処理を行う。具体的には、発光位置データによって示される時間、具体的には「０」、「（Ｗ−Ｘ）／２」、「（Ｗ−Ｘ）」のいずれかに対して、スキュー補正に要する遅延時間Ｓを加えることにより、発光素子７９の発光開始前に設けるべき遅延時間が求められる。そして、この遅延時間の経過後に遅延ＰＷＭカウンタ回路１１８から所定信号が出力されることにより、発光素子７９の発光開始タイミングが設定される（図１７参照）。

図２０は、遅延ＰＷＭカウンタ回路１１８の構成例を示す図である。具体的には、遅延ＰＷＭカウンタ回路１１８は、スキューデータと発光期間データ（非発光時間データ）とを加算し、発光開始タイミングを示すデータを得るための加算回路１２０と、クロック信号ＣＣＬＫのパルスに同期してカウントアップするカウンタ１２２と、当該カウンタ１２２によるカウント値が加算回路１２０から受け取ったデータ（発光開始タイミングを示すデータ）と一致した時点でＰＷＭカウンタ７２をイネーブルにするための信号（イネーブル信号）を出力するコンパレータ１２１と、イネーブル信号が出力された時点から、クロック信号ＣＣＬＫに同期してカウントアップするＰＷＭカウンタ７２と、を含んで構成される。

コンパレータ（発光指示回路）７３は、発光開始タイミングに至った後に遅延ＰＷＭカウンタ回路１１８からカウント値が出力され始めると、当該カウント値と発光時間データ（ビットＹＤ０〜ＹＤ５）とを比較し、一致するまでの間、ＯＮ信号（発光指示信号）を出力する。このＯＮ信号は、中寄せ反転制御回路１１９を経由して適宜中寄せ反転され、或いはされずにそのまま、容量線を介して発光素子駆動回路７４ｏ（又は７４ｅ）へ入力される。ＯＮ信号の出力開始点が発光素子の発光開始タイミングに対応し、出力終了点が発光終了タイミングに対応することになる。

中寄せ反転制御回路１１９は、例えば図２１に示すような構成を有しており、ドット寄せデータ（ビットＰＤ７、ＰＤ６）の内容に基づいて、コンパレータ７３の出力（容量線）の極性を反転させる。これにより、発光位置の中寄せの反転を可能とする。

次に、本実施形態にかかる露光ヘッドを備える画像形成装置の構成例について説明する。

図２２は、画像形成装置の構成例を説明する図である。図２２に示す構成例の画像形成装置（印刷装置）２００は、感光体ドラム２０１と、この感光体ドラム２０１を一様に帯電させるための帯電器２０２と、帯電した感光体ドラム２０１上に静電潜像を形成するための露光ヘッド２０３と、感光体ドラム２０１上に形成された静電潜像を現像してトナー像を形成する回転現像器２０４と、得られたトナー像を用紙２１２に静電転写するための転写ドラム２０７と、転写ドラム２０７から剥離された用紙２１２上のトナー像を定着させる定着器２０９と、用紙トレー２１１と、を含んで構成されている。このような画像形成装置２００における露光ヘッド２０３として、本実施形態にかかる露光ヘッドを用いることにより、画像形成装置２００の構成の簡素化を図ることができる。

なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、発光素子の一例として有機ＥＬ素子を採り上げて説明していたが、他の発光素子を採用してもよい。

一実施形態の露光ヘッドの全体を上側から見た平面図である。 露光ヘッドの図１に示すＡ部の部分拡大図である。 図２に示すIII−III線方向における断面図である。 露光ヘッドの図２に示すＢ部の部分拡大図である。 集光レンズアレイの配列状態について更に詳細に説明する図である。 図５に示す配列状態の露光ヘッドにより感光体を露光した場合の状態を説明する図である。 画像形成装置の内部における画像データの経路を中心とした露光制御回路の構成例を示すブロック図である。 露光ヘッドの制御回路の構成例を説明するブロック図である。 各ドライバＩＣの回路構成を詳細に説明する図である。 タイミングコントローラの入力信号タイミングを説明するタイミングチャートである。 タイミングコントローラの入力信号タイミングを説明するタイミングチャートである。 タイミングコントローラからシフトレジスタへ送る発光時間データの転送タイミングを示すものである。 タイミングコントローラのセレクタ部出力信号タイミングの詳細を説明するタイミングチャートである。 タイミングコントローラのセレクタ部と発光素子駆動回路の信号タイミングを説明するタイミングチャートである。 スキュー補正の内容について概略的に説明する図である。 ドット寄せ制御の内容について概略的に説明する図である。 スキュー補正及びドット寄せ制御を行うための発光素子の駆動波形について説明する図である。 各レジスタの構成例を示すブロック図である。 発光タイミング制御回路の詳細構成について説明するブロック図である。 遅延ＰＷＭカウンタ回路の構成例を示す図である。 中寄せ反転制御回路の構成例を示す図である。 画像形成装置の構成例を説明する図である。

符号の説明

１…露光ヘッド、２…コネクタ、３…支持フレーム、４…集光レンズアレイ、７…ドライバＩＣ、８…発光素子アレイ、６９…タイミングコントローラ、７０…シフトレジスタ、７１ｏ、７１ｅ…シフトレジスタ、７２…ＰＷＭカウンタ、７３…コンパレータ、７４ｏ、７４ｅ…発光素子駆動回路、７９…発光素子、８４…ピクセルデータレジスタ、１１０ｏ、１１０ｅ…レジスタ、１１６ｏ、１１６ｅ…発光タイミング制御回路、１１７…ドット寄せ演算回路、１１８…遅延ＰＷＭカウンタ回路、１１９…中寄せ反転制御回路、１２１…コンパレータ、１２２…カウンタ、２００…画像形成装置

Claims (5)

1. 主走査方向及びこれと直交する副走査方向に複数の発光素子を配列してなる発光素子アレイを有する露光ヘッドにおける各発光素子の発光光量をパルス幅変調制御によって制御する装置であって、
   前記発光素子のそれぞれを前記副走査方向の１画素ピッチに相当する発光期間の始点側、終点側、中間のいずれにおいて発光させるか、或いは始点側と終点側に分割して発光させるかを示すドット寄せ制御データと、前記発光素子のそれぞれの発光時間を示す発光時間データと、前記発光素子のそれぞれ毎のスキュー量を示すスキューデータと、を保持するデータ保持手段と、
   前記発光素子のそれぞれ毎に設けられ、前記データ保持手段から入力される前記ドット寄せ制御データに基づいて、前記発光期間の始点から前記発光素子を非発光状態に保持すべき時間を演算するドット寄せ演算回路と、
   前記データ保持手段から前記スキューデータを取得するとともに、前記ドット寄せ演算回路から前記非発光状態に保持すべき時間を示す非発光時間データを取得し、これらを加算して前記発光素子の発光開始前に設けるべき遅延時間を求め、当該遅延時間を計測し、当該遅延時間の経過後に所定信号を出力する遅延時間計測回路と、
   前記データ保持手段から前記発光時間データを取得し、前記遅延時間計測回路から前記所定信号が出力された時点から、前記発光時間データにより示される前記発光時間が経過するまでの間、前記発光素子の発光を指示する発光指示信号を発光素子駆動回路へ出力する発光指示回路と、
   を備え、
   前記スキュー量に対応する遅延時間がＳ、前記発光期間がＷ、前記発光期間における発光時間がＸであり、
   （ａ）前記発光期間における始点側で発光させる場合には、
   前記発光素子の発光開始前に設けるべき遅延時間はＳであり、当該時間の経過後、発光時間Ｘが設定され、
   （ｂ）前記発光期間における終点側で発光させる場合には、
   前記発光素子の発光開始前に設けるべき遅延時間は「Ｓ＋Ｗ−Ｘ」であり、当該時間の経過後、発光時間Ｘが設定され、
   （ｃ）前記発光期間における中間で発光させる場合には、
   前記発光素子の発光開始前に設けるべき遅延時間は「Ｓ＋（Ｗ−Ｘ）／２」であり、当該時間の経過後、発光時間Ｘが設定され、
   （ｄ）前記発光期間における始点側と終点側に分割して発光させる場合には、
   前記発光素子の発光開始前に設けるべき遅延時間はＳであり、当該時間の経過後、発光時間「Ｘ／２」が設定され、当該発光期間の経過後、非発光期間Ｘが設定される、
   露光ヘッドの制御装置。
2. 前記遅延時間計測回路は、
   前記スキューデータと前記非発光時間データとを加算する加算回路と、
   所定のクロック信号に同期してカウントアップする第１のカウンタと、
   前記加算回路による加算結果と、前記カウンタによるカウント値とが一致したときにイネーブル信号を出力するコンパレータと、
   前記コンパレータから前記イネーブル信号が出力された時点から、前記クロック信号に同期してカウントアップする第２のカウンタと、
   を含む、請求項１に記載の露光ヘッドの制御装置。
3. 前記発光指示回路は、前記第２のカウンタからカウント値と前記発光時間データとを比較し、前記第２のカウンタから出力されるカウント値と前記発光時間データとが一致するまでの間、前記発光指示信号を出力するコンパレータからなる、請求項２に記載の露光ヘッドの制御装置。
4. 請求項１乃至３のいずれかに記載の制御装置を用いる露光ヘッド。
5. 請求項４に記載の露光ヘッドを用いる画像形成装置。