以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
図1は、画像形成装置100の構成の一例を示す図である。画像形成装置100は、露光ヘッド制御装置の一例であるコントローラ110と、エンジン部を制御するエンジン制御部130と、ラインヘッド140とを備えて構成される。
コントローラ110は、変換部112と、ラインメモリ114と、クロック生成部115と、制御信号生成部116と、Hsync信号生成部118と、DHsync信号生成部120と、カウンタ122と、アドレス生成部124と、階調値ルックアップテーブル(LUT)126と、電流補正データメモリ127とを有して構成される。アドレス生成部124及び階調値LUT126は、露光データ生成部の一例である。
変換部112は、パーソナルコンピュータ(PC)200が出力した、各画素を露光するための画素露光データ(シリアルデータ)を受信し、これをパラレルデータ(6ビット)に変換して、ラインメモリ114に供給する。本実施形態の画素露光データは、各画素の快調を示す画素階調データ、及び、各画素においてドットを寄せる位置を示すドット位置データを含んで構成される。
クロック生成部115は、コントローラ110の動作の基準となるクロック信号CLKを生成し、制御信号生成部116に供給する。制御信号生成部116は、クロック信号CLK及び印刷開始信号Vsyncを受け取り、Sクロック信号SCLK及びストローブ信号STBを生成し、LED駆動部150に供給する。また、制御信号生成部116は、クロック信号CLKに基づいて、リード・ライトイネーブル信号RWEを生成し、ラインメモリ114に供給する。
ラインメモリ114は、画素露光データを1ラインごと格納し、制御信号生成部116から供給されるリード・ライトイネーブル信号RWEに基づいて、当該画素露光データをアドレス生成部124に供給する。
Hsync信号生成部118は、Vsyncセンサ132が生成した印刷開始信号Vsyncに基づいて、露光データの送信開始信号Hsyncを生成し、PC200及びDHsync信号生成部120に供給する。DHsync信号生成部120は、送信開始信号Hsyncを受け取り、これを逓倍したDHsync信号を生成する。本実施形態では、DHsync信号生成部120は、送信開始信号Hsyncの周期を3逓倍して、DHsync信号を生成する。
カウンタ122は、DHsync信号に基づいてカウントした回数データを、アドレス生成部124に供給する。カウンタ122のビット数は、DHsync信号生成部120が、送信開始信号Hsyncの分周比に基づいて設定される。本実施形態では、DHsync信号生成部120が、送信開始信号Hsyncを3逓倍するため、カウンタ122は、そのビット数が2ビットに設定され、3カウントごとにリセットするよう構成される。
アドレス生成部124は、画素露光データ及び回数データに基づいて、階調値LUT126において、領域階調データが格納されたアドレスを指定するアドレス信号を生成する。具体的には、アドレス生成部124は、ラインメモリ114から供給された所定の画素露光データに対して、回数データを順次付加して複数のアドレス信号を生成する。そして、アドレス生成部124は、回数データがリセットされると、他の画素露光データに対して、新たに回数データを順次付加して複数のアドレスデータを生成する。すなわち、本実施形態において、アドレス生成部124は、1つの画素露光データに対して、3つの回数データをそれぞれ付加して、3つのアドレス信号を生成する。アドレス信号のビット構成の具体例については、図3において後述する。
階調値LUT126は、画素を構成する各領域の階調を示す領域階調データを、アドレスと対応付けて格納する。階調値LUT126は、アドレス生成部124からアドレス信号を受け取った場合に、当該アドレスに対応する領域階調データを、ラインヘッド140に出力する。
本実施形態において、領域階調データは、各画素の1/3の領域の階調を示すデータである。すなわち、ある画素を露光するための画素露光データは、アドレス生成部124において、当該画素を3つの領域に分割して露光すべく、回数データが付加された3つのアドレスデータに変換される。そして、当該3つのアドレスデータは、さらに、階調値LUT126において、分割された3つの領域をそれぞれ露光するための領域階調値データに変換される。画素露光データと領域階調データとの関係については、図3及び図4において後述する。
電流補正データメモリ127は、LEDアレイ142に供給する電流量を補正する電流補正データを格納する。本実施形態において、電流補正データメモリ127は、製造プロセスのばらつき等に起因する、当該ラインヘッド140に固有の電流補正データを格納しており、これを常にラインヘッド140に供給するよう構成されている。本実施形態において、階調値LUT126から出力された領域階調データ(4ビット)、及び、電流補正データメモリ127から出力された電流補正データ(6ビット)は、10ビットのデータ信号DATAとしてLED駆動部150に供給される。
エンジン制御部130は、Vsyncセンサ132を有して構成されており、画像が形成される媒体のエッジ等を認識し、これに基づいて印刷開始信号Vsyncを生成してコントローラ110及びPC200に供給する。
図2は、ラインヘッド140の構成の一例を示す図である。ラインヘッド140は、LEDアレイ142、カソードドライバ144及びLED駆動部150を有して構成される。本実施形態のラインヘッド140は、LEDアレイ142の数が56個となるように、図2に示す構成が複数配置されている。また、各LEDアレイ142は、第1の方向の一例である主走査方向に配列された48個のLEDを有しており、各LEDが各画素を露光する。なお、ラインヘッド140に設けられるLEDアレイ142の数、及び、各LEDアレイ142内のLEDの数は任意である。
カソードドライバ144は、各LEDアレイ142を構成するLEDのカソードに接続されており、各LEDのカソードをLEDアレイ142単位で順次接地する。また、LED駆動部150は、カソードドライバ144がLEDアレイ142を接地する動作に応じて、当該LEDアレイ142に電流を供給して、当該LEDアレイを発光させる。すなわち、本実施形態において、LED駆動部150及びカソードドライバ144は、56個のLEDアレイ142を順次発光させて、各画素を露光する。
LED駆動部150は、露光制御部の一例であって、CLKカウンタ152と、データラッチ部154と、SCLKカウンタ156と、パルス変調部158と、電流出力部160とを有して構成される。本実施形態のLED駆動部150は、制御信号生成部116から供給された信号/STB、/SCLK、/Hsync、CLK及びDATAに基づいて、LEDアレイ142の発光時間及び発光タイミングを制御する。
CLKカウンタ152は、制御信号生成部116から供給されたクロック信号CLKのエッジをカウントする。本実施形態において、CLKカウンタ152は、送信開始信号/Hsyncのエッジに応じてカウントを開始し、そのカウント値がLEDアレイ142に設けられたLEDの個数である48となったときに、SCLKカウンタ156をリセットする。
データラッチ部154は、LEDアレイ142を構成するLEDの個数である48個のシフトレジスタ及びラッチを有して構成されている。データラッチ部154は、クロック信号CLKのエッジの変化に応じて、データ信号DATAを順次シフトさせるとともに、各ラッチにおいて保持する。また、データラッチ部154は、保持されたデータ信号DATAのうち、領域階調データ(4ビット)をパルス変調部158に供給し、電流補正データ(6ビット)を電流出力部160に供給する。
SCLKカウンタ156は、Sクロック信号SCLKのエッジをカウントする。SCLKカウンタ156は、送信開始信号/Hsync及びCLKカウンタ152から出力された信号のエッジに応じてリセットされ、信号/STBのエッジに応じてカウントを開始する。
パルス変調部158は、48個のコンパレータを有して構成されており、電流出力部160を制御して、各LEDアレイ142に設けられた48個のLEDの発光時間を制御する。具体的には、パルス変調部158は、信号/STBのエッジに応じて、48個のLEDが発光を開始するように電流出力部160を制御する。また、パルス変調部158において、各コンパレータは、SCLKカウンタからそのカウント値を受け取り、また、データラッチ部154の対応するラッチから領域階調データを受け取る。そして、各コンパレータは、受け取ったカウント値が領域階調データと一致したときに、対応するLEDの発光を停止するように、電流出力部160を制御する。すなわち、48個のLEDは、略同時に発光を開始し、各LEDに対応する領域階調データの値に応じたタイミングにおいて、それぞれ発光を停止する。これにより、各LEDの発光時間が制御され、各画素において露光されるドットの階調が制御される。
電流出力部160は、パルス変調部158からの制御に応じて、LEDアレイ142の各LEDに対して所定の電流を供給する。具体的には、電流出力部160は、各LEDに対して略同じタイミングで所定の電流の供給を開始し、各LEDを発光すべき時間に応じて、各LEDに対する所定の電流の供給を停止する。また、電流出力部160は、データラッチ部154から供給された電流補正データに基づいて、各LEDに供給する電流量を補正する。
図3は、階調値LUT126のデータ構成の一例を示す図である。図3(a)に示すように、階調値LUT126は、アドレス信号が示すアドレスと領域階調データとを対応付けて格納している。アドレス(10ビット)は、2ビットの回数データ、並びに、2ビットのドット位置データ及び4ビットの階調データからなる画素露光データから構成されている。なお、領域階調データは、画素階調データ及びドット位置データに基づいて生成され、階調値LUT126に予め格納される。
図3(b)は、回数データ(カウンタ122の出力値)とビット値との関係を示す図である。本実施形態では、画素露光データに対して回数データ(1〜3回)を付加することにより、露光すべき画素を3つの領域に分割し、各領域に対してそれぞれ階調データを割り当てている。具体的には、「1回目」、「2回目」及び「3回目」とは、それぞれ、画素を分割した3つの領域のうち、1回目、2回目及び3回目に露光する領域を示す。
図3(c)は、ドット位置データとビット値との関係を示す図である。「上寄せ」とは、本実施形態による処理を行うことにより、露光するドットを、画素において、当該処理を行わない場合よりも上側に寄せることを示す。また、「中央寄せ」、「上下寄せ」及び「下寄せ」は、同様に、それぞれ中央、上下及び下側にドットを寄せることを示す。本実施形態において、ドット位置データは、画素露光データの一部を構成しており、画素露光データとしてPC200からコントローラ110に供給される。
図4は、画素を構成する領域の階調値の設定方法を示す図である。画素階調データが示す画素階調値は16階調(2進数では4ビット)であり、この16階調のデータをまず3倍した3倍データを生成する。そして、3倍データの値を、各画素において露光すべきドットの位置(すなわち、ドット位置データ)に基づいて、画素を分割した3つの領域に対して割り振ることにより、各領域における領域階調値を設定する。
例えば、画素階調値が「12」であり、「上寄せ」を行う場合には、当該画素を構成する3つの領域の領域階調値を上から順番に「15」「15」「6」として、画素における上方の領域を下方の領域よりも強く露光することにより、全体として画素に露光されるドットを上側に寄せることができる。
そして、各領域階調値を4ビットデータとして、アドレス(すなわち、回数データ、ドット位置データ及び画素階調データ)と対応づけることにより、LUTが作成される。
図5は、画像形成装置の動作を示すタイミングチャートである。図1乃至図3及び図5を参照して、本実施形態の画像形成装置100の動作について説明する。以下の例では、1ラインは、48画素からなる56個のブロックに分割されており(図6参照)、コントローラ110は、ブロック単位(すなわち、48画素分)でデータをLED駆動部150に供給し、LED駆動部150は、LEDアレイ142単位でLEDを発光させて、ブロック単位で画素を露光している。すなわち、本実施形態の画像形成装置は、56個のブロックを時分割で露光することにより、媒体に画像を形成する。
以下、まず、コントローラ110がLED駆動部150に露光に必要な各信号及びデータを供給する動作について説明し、次いで、LED駆動部150が当該各信号及びデータに基づいて、LEDアレイ142を発光させる動作について説明する。
まず、エンジン制御部130において、Vsyncセンサ132が、画像を形成する媒体の先頭を検出し、印刷開始信号Vsyncの論理値を変化させる。また、Hsync信号生成部120は、印刷開始信号Vsyncの論理値の変化を検出すると、送信開始信号Hsyncを生成し、PC200の画像処理部210及びDHsync信号生成部120に供給する。送信開始信号Hsyncは、所定の周期でパルスが現れる信号であり、画像処理部210は、各パルス(エッジ)を検出すると、1ライン分の画素露光データ(ラスタデータ)の送信を開始する。
画像処理部210から送信された画素露光データは、変換部220及び112を介して、ラインメモリ114に蓄積される。ラインメモリ114に蓄積された各画素露光データは、制御信号生成部116から供給されたリード・ライトイネーブル信号RWEに応じて、順次、アドレス生成部124に供給される。
一方、カウンタ122は、送信開始信号Hsyncを3逓倍したDHsync信号に基づいて、回数データをカウントして、アドレス生成部124に供給する。すなわち、カウンタ122は、送信開始信号Hsyncの1周期の間に、「00」、「01」及び「10」の2ビットデータ(回数データ)を、アドレス生成部124に繰り返し供給している。そして、アドレス生成部124は、1つの画素露光データに対して3つの回数データを結合した3つのアドレス信号を生成し、順次、階調値LUT126に供給する。階調値LUT126は、アドレス信号が示すアドレスに応じて、格納された領域階調データをLED駆動部150に供給する。これにより、PC200から送信された画素露光データに応じて、階調値LUT126からLED駆動部150に領域階調データが供給される。
次に、LED駆動部150が、LEDアレイ142の各LEDを発光させる動作について説明する。
まず、送信開始信号/Hsyncの論理値が変化すると、制御信号生成部116は、CLKカウンタ152及びデータラッチ部154にクロック信号CLKを供給する。そして、データラッチ部154は、まず、56個のLEDアレイ142のうち、最初に発光させるべきLEDアレイ142(1ブロック目(図6参照))に供給するデータを、コントローラ110から受け取り、保持する。具体的には、データラッチ部154は、クロック信号CLKのエッジの変化に応じて48個のLEDを発光させるための領域階調データ及び電流補正データ(データ信号DATA)を順次受信し、当該データを48個のシフトレジスタにおいて順次シフトさせるとともに、各シフトレジスタに対応するラッチに格納する。
データラッチ部154が1ブロック目の領域階調データ及び電流補正データをすべて格納すると、信号/STBがH論理からL論理に変化し、1ブロック目のLEDアレイ142が発光を開始する。具体的には、信号/STBがL論理に変化すると、パルス変調部158は、48個のLEDにそれぞれ所定の電流を供給して発光させるよう、電流出力部160を制御する。電流出力部160は、データラッチ部154から供給された電流補正データに基づいて、48個のLEDに所定の電流を供給して発光させる。
また、信号/STBがH論理からL論理に変化すると、SCLKカウンタ156がリセットされ、SCLKカウンタ156は、制御信号生成部126から供給された信号/SCLKに基づいてカウントしたカウント値を、パルス変調部158に供給する。
パルス変調部158は、SCLKカウンタ156のカウント値と、データラッチ部154から供給された、48個のLEDの領域階調データとをそれぞれ比較する。そして、パルス変調部158は、カウント値と領域階調データが一致した場合に、一致した当該領域階調データに対応するLEDの発光を停止するように電流出力部160を制御する。本実施形態では、領域階調データは4ビットデータであるため、SCLKカウンタ156のカウント値が「15」になるまでに、48個のLEDに対応する領域階調データがカウント値と一致して、1ブロック目のすべてのLEDの発光が停止する。
また、データラッチ部154は、パルス変調部158が1ブロック目のLEDを発光させている期間において、2ブロック目のLEDを発光させるため、データ信号DATAを受信する。具体的には、データラッチ部154は、信号/SCLKのエッジに応じてパルス変調部158及び電流出力部160が1ブロック目のLEDを発光させている期間において、クロック信号CLKのエッジに応じて、2ブロック目のLEDを発光させるための領域階調データ及び電流補正データを48個のシフトレジスタにおいてシフトさせ、48個のラッチに保持する。
そして、データラッチ部154は、2ブロック目の領域階調データ及び電流補正データの受信を完了すると、それらをパルス変調部158に供給し、3ブロック目の領域階調データ及び電流補正データの受信を開始する。一方、パルス変調部158及び電流出力部160は、パルス変調部158が3ブロック目のデータを受信している期間において、2ブロック目の領域階調データ及び電流補正データに基づいて、2ブロック目のLEDの発光を制御する。以上の動作を繰り返すことにより、56ブロックのLEDアレイ142を発光させて、媒体に1ライン分の画像が形成される。
図6は、本実施形態の画像形成装置により、画素を3つの領域に分割して、1ラインをHsync信号の1/3周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図7は、本実施形態の処理を行わない画像形成装置(比較例)により、1ラインをHsync信号の1周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図6、図7とも、1ライン分の画素を露光するときに、ブロック1からブロック56にかけて順番に時分割で露光した結果を例に示している。
図7に示すように、比較例により56ブロック分の画素を露光した場合には、副走査方向における、最初に露光したブロック1におけるドットと、最後に露光したブロック56におけるドットとの間では、Hsync信号の約1周期分の位置ずれが生じる。一方、図6に示すように、本実施形態の画像形成装置では、画素を1/3周期ごとに分割して露光するので、約1/3周期分の位置ずれしか生じないため、媒体に高画質な画像を形成することができる。
また、図7に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、例えば、画素Aに示すように、画素におけるドットの位置が最上部に偏るという問題が生じる。一方、図6に示すように、本実施形態の画像形成装置では、画素を1/3周期ごとに分割して露光するので、各画素においてドットを均一に分布させることができるため、媒体に高画質な画像を形成することができる。
さらに、図7に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、画素におけるドットの位置を制御することができないという問題が生じる。一方、図6の画素B及びCに示すように、本実施形態の画像形成装置では、画素においてドットを所望の位置に制御することができるので、特に画像の斜線部分や曲線部分の平滑化処理が容易となる。ひいては、媒体にさらに高画質な画像を形成することができる。
図8は、階調値LUT126のデータ構成の他の例を示す図である。また、図9は、図8に示す例において、画素を構成する領域の階調値の設定方法を示す図である。
本実施形態の画像形成装置において、各画素を分割した領域の数は任意である。各画素をN個(Nは2以上の整数)の領域に分割して露光する場合には、Nの数に応じて、各データのビット数や信号の周期等を適宜変更すればよい。
例えば、図8に示すように、各画素を5つの領域に分割して露光する場合には、DHsync信号をHsync信号の1/5周期とし、カウンタ122のビット数を3ビットとすればよい。また、図4において説明した設定方法と同様に、図9に示すように階調値LUT126に格納するアドレス及び領域階調データを設定すればよい。
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
100・・・画像形成装置、110・・・コントローラ、112・・・変換部、114・・・ラインメモリ、115・・・クロック生成部、116・・・制御信号生成部、118・・・Hsync信号生成部、120・・・DHsync信号生成部、122・・・カウンタ、124・・・アドレス生成部、126・・・階調値LUT、127・・・電流補正データメモリ、130・・・エンジン制御部、132・・・Vsyncセンサ、140・・・ラインヘッド、142・・・LEDアレイ、144・・・カソードドライバ、150・・・LED駆動部、152・・・CLKカウンタ、154・・・データラッチ部、156・・・SCLKカウンタ、158・・・パルス変調部、160・・・電流出力部