JPH0655773A

JPH0655773A - 固体走査型プリントヘッド

Info

Publication number: JPH0655773A
Application number: JP20787592A
Authority: JP
Inventors: Tetsuya Ito; 哲也伊藤; Munehiro Nakatani; 宗弘中谷; Nobuo Kamei; 伸雄亀井
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1992-08-04
Filing date: 1992-08-04
Publication date: 1994-03-01
Also published as: US5623300A

Abstract

(57)【要約】【目的】多値表現が可能な固体走査型プリントヘッド
を提供する。【構成】プリントヘッドにおいて、Ｄ／Ａ変換器は、
画素単位で入力される多値のデジタル画像データをアナ
ログ電圧に変換し、アナログシフトレジスタは、Ｄ／Ａ
変換器により変換されたアナログ信号を画素単位でシフ
トし保持する。アナログラッチレジスタは、アナログシ
フトレジスタに保持された１ライン分のアナログ信号を
同時に取り込み保持する。発光アレイは、１ライン分の
発光素子からなり、ドライバ回路は、アナログラッチレ
ジスタに保持された１ライン分のアナログ信号に基づい
て、発光アレイの発光素子の発光量を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＥＤヘッドなどの固
体走査型プリントヘッドに関する。

【０００２】

【従来の技術】プリンタのヘッドとしては、現在主流と
なっているものは、半導体レーザとポリゴンミラーを用
いた変換器である。しかし、このプリントヘッドは、ポ
リゴンミラーを高速回転させることによる振動・騒音な
どの問題があり、総体的にＬＥＤアレーなどを用いたＬ
ＥＤヘッドなどの固体走査型プリントヘッドの方がよ
い。従来、固体走査型プリントヘッドは、２値データに
対応して１ドット単位で発光／消灯の制御を行い２値画
像を印字するために使用されている。ＬＥＤヘッドは、
通常は、１ドット単位で発光／消灯の制御を行うので、
多値表現ができない。固体走査型プリントヘッドにおけ
る多値化方式としては、各素子ごとの強度（通電電流）
変調や駆動時間変調（パルス幅変調）による方式（特開
平１−１８０５７７号公報、特開平１−２５８９６５号
公報）が示唆されていた。

【０００３】

【発明が解決しようとする課題】従来は、固体走査型プ
リントヘッドの多値化方式は、各素子の特性のばらつき
を補正する目的で４ビット程度の範囲内で行われてい
る。しかし、これを８ビット程度まで拡張することは
（丹野他、電子写真学会誌２９、３８（１９９０））、
回路面積やコストの上で困難である。また、ＬＥＤヘッ
ドを多値発光プリンタに使う場合に、アナログシフトレ
ジスタを使用し各ＬＥＤ素子を駆動すると、各画素ごと
のアナログシフトレジスタの出力のばらつきを補正する
必要がある。さらに、アナログシフトレジスタには、シ
フトに伴い、転送効率があり、同じ電圧をシフトしても
シフト回数により電圧低下が発生する。また、シフトレ
ジスタを構成する各素子間でその転送効率にばらつきが
あり、ＣＣＤセンサの場合のようなシェーディングむら
が起きる。また、従来は、解像度を変えた場合は、全く
別のヘッドが必要になるという問題がある。

【０００４】本発明の目的は、多値表現が可能な固体走
査型プリントヘッドを提供することである。

【０００５】

【課題を解決するための手段】この課題を解決するため
に、本発明に係る固体走査型プリントヘッドは、画素単
位で入力される多値のデジタル画像データをアナログ電
圧に変換するＤ／Ａ変換器、Ｄ／Ａ変換器により変換さ
れたアナログ信号を画素単位でシフトし保持するアナロ
グシフトレジスタ、アナログシフトレジスタに保持され
た１ライン分のアナログ信号を同時に取り込み保持する
アナログラッチレジスタ、１ライン分の発光素子からな
る発光アレイ、およびアナログラッチレジスタに保持さ
れた１ライン分のアナログ信号に基づいて、発光アレイ
の発光素子の発光量を制御するドライバ回路からなるこ
とを特徴とする。上記のアナログラッチレジスタは、た
とえば第２のアナログシフトレジスタである。また、ば
らつき補正のために、画像の記録の前に、多値デジタル
画像データの代わりに基準値がＤ／Ａ変換器に入力され
るときに、第２アナログシフトレジスタから出力される
シリアルシフト出力をデジタル信号に変換するＡ／Ｄ変
換器、Ａ／Ｄ変換器から入力されるデジタル信号を１ラ
イン分記憶するラインメモリ、および記録時に、受信し
たデジタル画像データを、対応する画素ごとに、上記の
ラインメモリに記憶されたデジタル信号で除算し、Ｄ／
Ａ変換器に出力する除算器を備え、記録時に、デジタル
画像データを、ラインメモリに記録された補正用データ
で除算して補正する。さらに、上記のアンプ部の出力電
圧を保持する保持回路、および、保持回路に保持された
電圧に対応して上記のアンプ部の増幅率を１ラインの各
画素について出力が一定になるように補正する補正回路
とを備える。好ましくは、上記のアナログラッチレジス
タがサンプルホールド回路であり、アナログシフトレジ
スタとサンプルホールド回路との間にアンプ部が接続さ
れる。また、画像データに基づく出力に先立ち、基準電
圧を上記のＤ／Ａ回路に入力し、アナログラッチレジス
タの出力を保持回路に保持し、アンプ器の増幅率を自動
調整する。

【０００６】

【作用】画素ごとの多値デジタルデータから変換された
アナログ電圧レベルがアナログシフトレジスタにおい
て、順次シフトされ、１ライン分のアナログデータが保
持される。この１ラインのデータがアナログラッチレジ
スタにおいてラッチされ、この１ラインの電圧レベルの
同時並列出力を基に、ドライバ回路が発光アレイを駆動
する。これにより、発光アレイの各発光素子の光出力あ
るいは駆動時間が容易に調整可能になり、多値化出力が
可能になる。また、アナログシフトレジスタのばらつき
の補正のために、画像の記録の前に、基準値をＤ／Ａ変
換器に入力して、１ライン分の基準値のアナログデータ
を第１アナログシフトレジスタに保持し、第２アナログ
シフトレジスタに出力し、第２アナログシフトレジスタ
からのシリアルシフト出力をＡ／Ｄ変換器によりデジタ
ル値に変換して、その１ライン分の変換値を補正用デー
タとしてラインメモリに記憶しておく。記録時には、デ
ジタル画像データを、ラインメモリに記録された補正用
データで除算して補正し、上記のＤ／Ａ変換器に出力す
る。また、上記のアナログラッチレジスタがサンプルホ
ールド回路であり、アナログシフトレジスタとサンプル
ホールド回路との間にアンプ部が接続される。ここで、
画像データに基づく出力に先立ち、基準電圧を上記のＤ
／Ａ回路に入力し、アナログシフトレジスタにおいて、
素子数だけシフト転送し、ラッチを行い、その電圧を基
準として補正回路によりアンプ部の増幅率を自動補正し
て、シフト・ラッチ過程でのロスを補正する。

【０００７】

【実施例】以下、図面を参照して本発明による実施例に
ついて説明する。第１実施例図１は、固体走査型プリントヘッドを備えた複写機の断
面図を示す。画像読取部において、原稿台（１）に置か
れた原稿は、露光ランプ（２）によって照射される。原
稿からの反射光は、第１ミラー（３）、第２ミラー
（４）、レンズ（５）を経て、リニアＣＣＤ素子（６）
に結像される。リニアＣＣＤ素子（６）に結像された像
は、光電変換され、得られたアナログ信号は、画像処理
ブロック（７）で、Ａ／Ｄ変換、シェーディング補正、
フィルタリング、変倍処理などの各種処理が施され、８
ビットのデジタル画像データとして、作像部の制御ブロ
ック（８）へ入力される。

【０００８】制御ブロック（８）は、画像データに対し
て感光体の感度と現像特性に対応した各種補正を行い、
露光部のＬＥＤプリントヘッド（１０）に画像データを
シリアルに送る。制御ブロック（８）は、また、作像プ
ロセス（通紙を含む）を制御する。まず、感光体（９）
は、帯電チャージャ（１１）により一様に帯電される。
次に、ＬＥＤプリントヘッド（１０）により、画像デー
タに対応して各ＬＥＤ素子の光強度を変調することによ
り、感光体（９）上で画像部のみが露光され、潜像が形
成される。次に、潜像は、現像ユニット（１２）により
現像されて、トナー像となる。一方、給紙カセット（１
３）により給紙されたペーパーは、タイミングローラ
（１４）により感光体上のトナー像に同期して転写部に
送られ、転写チャージャ（１５）によりトナー像がペー
パーに転写される。その後、トナー像は、定着ユニット
（１８）により熱定着される。また、感光体上の未転写
トナーは、クリーナー（１６）によって回収され、残留
電荷は、イレーサ（１７）によってイレースされる。

【０００９】ここで、ＬＥＤプリントヘッド（１０）
は、１ラインごとに感光体上を露光するプリントヘッド
であり、その基本動作は、通常のＬＥＤ方式の電子写真
プリンタに用いるものと同じである。本実施例に用いる
ＬＥＤプリントヘッド（１０）は、Ａ４幅（２１０ｍ
ｍ）の長さであり、１６ドット／ｍｍの密度を持つ。こ
の場合は、全画素数は、２１０×１６＝３３６０画素で
ある。

【００１０】図２は、ＬＥＤプリントヘッド（１０）の
構成を示す。このプリントヘッド（１０）では、Ｄ／Ａ
変換器（２１）は、画素ごとに多値デジタル画像データ
をアナログ信号に変換する。アナログシフトレジスタ
（２２）は、このアナログ信号を画素単位でシフトし、
保持する。アナログシフトレジスタ（２２）は、ＣＣＤ
から構成されるが、ＢＢＤなどから構成してもよい。ア
ナログラッチレジスタ（２３）は、アナログシフトレジ
スタ（２２）に保持された１ライン分のアナログ信号を
ラッチクロック信号により同時に取り込み保持する。ド
ライバ（２４）は、各画素ごとのアナログ信号に基づい
て水平同期信号に同期してＬＥＤアレイ（２５）を駆動
する。ＬＥＤアレイ（２５）は、このドライバ（２４）
により駆動される１ライン分のＬＥＤ素子を備える。ア
ナログシフトレジスタ（２２）が１ラインの画像データ
を順次受信している間に、ＬＥＤアレイ（２５）の駆動
が、アナログラッチレジスタ（２３）が保持する１ライ
ン分のデータを基に行われる。なお、ドライバ（２４）
は、発光強度を変化して（強度変調）光量を制御する。

【００１１】図３は、ＬＥＤプリントヘッド（１０）の
構成を具体的に示す。制御ブロック（８）からシリアル
に入力される多値画像データ（８ビット／画素）は、Ｄ
／Ａコンバータ（１０１）によりアナログ信号に変換さ
れ、次に、アンプ（１０２）により、増幅された後に、
直列に接続された４個のアナログシフトレジスタ（１０
３−１〜１０３−４）に直列に入力される。各アナログ
シフトレジスタ（１０３−１〜１０３−４）は、たとえ
ばＣＣＤから構成され、入力された各画素ごとのアナロ
グ信号をクロック信号ＣＫによって順次隣接するビット
に移すことによりシフトを行う。１個のアナログシフト
レジスタは、８４０ビットからなり、各ビットをアンプ
部（１０４−１〜１０４−４）にパラレルに出力すると
ともに、８４０ビットだけシフトした信号を、次段のア
ナログシフトレジスタにシリアルに出力する。したがっ
て、このＬＥＤプリントヘッド（１０）は、８４０×４
＝３３６０画素のラインの出力ができる。アナログシフ
トレジスタ（１０３−１〜１０３−４）の各パラレル出
力は、アンプ部（１０４−１〜１０４−４）により増幅
され、１ラインごとにＳ／Ｈ信号に対応してサンプルホ
ールド回路（１０５−１〜１０５−４）で保持される。
ここに、サンプルホールド信号（Ｓ／Ｈ）は、１ライン
ごとに画像データ（アナログ信号）を保持する信号であ
り、サンプルホールド回路（１０５−１〜１０５−４）
は、Ｓ／Ｈ信号が高レベルから低レベルになると、ふた
たび高レベルになるまで、アナログシフトレジスタから
の１ライン分の入力データを保持する。

【００１２】次に、ドライバ部（１０６−１〜１０６−
４）は、ＬＳ信号（水平同期信号）に対応してサンプル
ホールド回路（１０５−１〜１０５−４）に保持された
信号でＬＥＤアレイ（１０７）を駆動して、１ライン分
（３３６０画素）を発光する。ＬＳ信号は、１ラインご
とに、発光タイミングと発光時間を表す信号であり、ド
ライバ部（１０６−１〜１０６−４）は、ＬＳ信号が低
レベルである期間に、サンプルホールド回路（１０５−
１〜１０５−４）に保持されたデータに応じた電流量
で、ＬＥＤアレイ（１０７）を駆動する。なお、アナロ
グシフトレジスタなどは４個で１ラインを構成したが、
１ラインの画素数に対応して適当な個数を用いればよ
い。

【００１３】図４は、プリントヘッド（１０）における
データ処理のタイミングを示す。ここに、ＤＩとＤＯ
は、それぞれ、サンプルホールド回路（１０５−１〜１
０５−４）の１個の素子への入力信号と出力信号を表
す。入力信号ＤＩは、クロックＣＫごとにアナログシフ
トレジスタ（１０３−１〜１０３−４）においてデータ
がシフトされて変化する。１ライン分のデータがクロッ
ク信号ＣＫによりアナログシフトレジスタ（１０３−１
〜１０３−４）にシフトされると、次に、Ｓ／Ｈ信号が
高レベルになり、そのときの入力信号ＤＩがサンプルホ
ールド回路（１０５−１〜１０５−４）に保持されて、
その画素の出力信号ＤＯとなる。そして、ＬＳ信号が低
レベルになると、出力信号ＤＯに対応して、ドライバ回
路（１０６−１〜１０６−４）により、対応するＬＥＤ
素子が発光される。これにより１ラインのデータが出力
される。そして、次の１ラインの処理が始まる。なお、
本実施例では、ＬＳ信号が低レベルになる時間を一定と
し発光強度を変調したが、さらに発光時間を変調するこ
とにより、さらに画素単位で細かく露光エネルギーを制
御できる。

【００１４】次に、アナログシフトレジスタ（１０３）
の構造を説明する。図５は、ＣＣＤからなるアナログシ
フトレジスタの構造を示し、図６は、図５のＡ−Ａ方向
（シフト方向）の断面図を示す。ＣＣＤは、回路図で表
すのは困難であるので、断面図で表す。各ビットは、２
個のゲートＧ１，Ｇ２；Ｇ３，Ｇ４；…からなり、デー
タシフト方向に１列に配置される。各ビットの構造は、
従来のＣＣＤ素子と同じである。入力されたデータＤＩ
は、順次シフトされ、また、各ビットから出力ＤＯが並
列に出力される。ここで、φ１、φ２は、クロック信号
であり、φ１は、ゲートＧ２，Ｇ４，…に接続され、φ
２は、ゲートＧ１，Ｇ３，…に接続される。図７は、図
５のＢ−Ｂ方向（出力方向）の断面図である。ここで、
データ出力端子Ｖｏｓが接続されるのは、クロックφ２
が印加されるＧ１，Ｇ３，…だけである。なお、図５の
アレイの最も右側の部分は、図６と同様の構成である
が、ＳＨ信号の代わりに＋５Ｖ（高レベル）が印加され
る。この部分は、次のアナログシフトレジスタの入力端
子に接続される。なお、クロック信号ＣＫ，φ１，φ２
およびサンプルホールド信号ＳＨは、図８に示すような
関係を有する。

【００１５】以上に説明した実施例においては、アナロ
グ信号に応じてＬＥＤ信号を制御して発光強度を変調す
る方式について説明した。しかし、図９の１画素につい
てのタイミングチャートに示すように、発光強度を一定
にしてアナログ信号に応じてパルス幅を変調することも
できる。ここで、ドライバ（２４）は、アナログ信号に
対応して発光時間を変化して光量を制御する。パルス幅
変調は、１ドット単位（Ａ）または２ドット単位（Ｂ）
で行ってもよい。１ドット周期または２ドット周期で発
生される基準信号（ＲＥＦ）と出力濃度データが比較さ
れ、出力濃度データの方が大きい時にＬＥＤ素子が発光
される。ここで、各ＬＥＤ素子について所定出力濃度値
で発光量を検出し、この検出値に基づいて出力濃度デー
タを補正すればよい。

【００１６】また、図１０は、ＢＢＤを用いたアナログ
シフトレジスタの等価回路の１部を示す。このアナログ
シフトレジスタは、上記のＣＣＤを用いたアナログシフ
トレジスタの代わりに用いることができる。ここに、Ｄ
１〜Ｄ６は、トランジスタを示し、Ｅ１〜Ｅ６は、コン
デンサを示す。１ビットの素子Ｃ１〜Ｃ３は、２個のト
ランジスタと２個のコンデンサからなり、各素子の構造
は、従来のＢＢＤ素子と同じである。このアナログシフ
トレジスタの各ビットは、並列にサンプルホールド回路
に接続され、また、次段のアナログシフトレジスタにシ
リアルに出力される。クロック信号φ１とφ２の関係
は、図８に示したＣＣＤによるレジスタと同様である。
なお、このアナログシフトレジスタは、強度変調にも時
間幅変調にも用いることもできる。シャッタアレー（透
過率制御）などでは、一定以上の大きさの信号が必要な
ものがあるが、電圧に応じて時間を制御できるドライバ
を用いればよい。

【００１７】また、本発明は、ＬＥＤアレイ以外の液晶
シャッタアレイ、ＰＬＺＴアレイ、エレクトロルミネッ
センスアレイ、プラズマイメージバー、蛍光ドットアレ
イ、イオンジェットアレイ、サーマルヘッドなどの固体
走査型プリントヘッドにも容易に適用できる。

【００１８】第２実施例次に説明する第２実施例では、少なくとも２ライン分の
アナログシフトレジスタを用いる。ここに、１つのアナ
ログシフトレジスタが１ラインの画像データを順次受信
している間に、他のアナログラッチレジスタは、ラッチ
している１ライン分のデータを基に、ＬＥＤアレイの発
光量を制御する。図１１に示すように、このプリントヘ
ッドにおいて、Ｄ／Ａ変換器（２０１）は、画素ごとに
多値デジタル画像データをアナログ信号に変換し、増幅
器（２０２）は、このアナログ信号を増幅する。第１ア
ナログシフトレジスタ（２０３）は、増幅されたアナロ
グ信号を画素単位でシフトし、保持する。第２アナログ
シフトレジスタ（２０４）は、この第１アナログシフト
レジスタ（２０３）に保持された１ライン分のアナログ
信号をラッチクロック信号により同時に取り込み保持す
る。ドライバ（２０５）は、各画素ごとのアナログ信号
に基づいて水平同期信号に同期してＬＥＤアレイ（２０
６）の発光量を制御する。ＬＥＤアレイ（２０６）は、
１ライン分のＬＥＤ素子を備え、ドライバ（２０５）に
より駆動される。アナログシフトレジスタ（２０３）が
１ラインの画像データを順次受信している間に、ＬＥＤ
アレイ（２０６）の駆動が、アナログラッチレジスタ
（２０４）が並列に出力する１ライン分のデータを基に
行われる。ドライバ（２０５）は、発光強度（強度変
調）または発光時間（時間変調）を変化して光量を制御
する。

【００１９】第３実施例ところで、プリントヘッドにアナログシフトレジスタを
使用すると、画素ごとの出力のばらつきを補正する必要
がある。そこで、第３実施例では、アナログシフトレジ
スタの出力のばらつきを補正する。ばらつきの原因に
は、暗電流と転送効率が考えられる。暗電流は、シフト
レジスタの各ビットごとに生じるノイズのようなもので
あり、発生量は、ビットごとに異なる。発生した暗電流
は、シフトレジスタのコンデンサに蓄積されるため、量
は時間に比例する。したがって、データ転送時に転送速
度を早くした場合には、暗電流は少なくなる。また、転
送効率は、シフトレジスタの所定のビットから隣のビッ
トに移送するときの電荷の損失であり、各ビットごとに
異なる。

【００２０】補正計算はデジタルで行う方が容易であ
る。そこで、図１２のＬＥＤヘッドに示すように、本実
施例では、ＬＥＤヘッドは、第１と第２のアナログシフ
トレジスタを用いて構成する。第１のアナログシフトレ
ジスタ（３０３−１〜３０３−４）は、第２実施例と同
様に、１ラインの画像データを順次受けとる。第２のア
ナログシフトレジスタ（３０４−１〜３０４−４）は、
ＬＥＤアレイ駆動用のアナログ信号の保持に使用すると
ともに、保持されたデータをばらつき補正用にも兼用す
る。補正用回路は、第２アナログシフトレジスタ（３０
４−１〜３０４−４）からのアナログ値をデジタル値に
変換するＡ／Ｄコンバータ（３０７）、このデジタル値
を記憶するラインメモリ（３０８）、画像データをライ
ンメモリからの値で除算する割算器（３０９）およびＡ
ＮＤゲート（３１０）から構成される。

【００２１】図１３と図１４は、補正時と記録時のＬＥ
Ｄヘッドのタイミングチャートである。補正用データ
は、次のように得られる。図１３に示すように、まず、
基準データを割算器（３０９）を介して、そのままＤ／
Ａコンバータ（３０１）に入力し、アナログ信号に変換
し、増幅器（３０２）をへて、直列に接続される４個の
第１アナログシフトレジスタ（３０３−１、３０３−
２、３０３−３、３０３−４）に入力される。これらの
第１アナログシフトレジスタでは、ＣＫパルスによって
順次データがシフトされる。こうして、１ライン分（３
３６０画素）のデータが保持される。次に、ＳＨパルス
により、１ライン分のデータが第２アナログシフトレジ
スタ（３０４−１、３０４−２、３０４−３、３０４−
４）に送られ、保持される。

【００２２】次に、ＣＯＭＰ信号がアクティブになり、
ＡＮＤゲート（３１０）を介して、ＣＫ信号に同期して
第２アナログシフトレジスタ（３０４−１〜３０４−
４）にクロックＣＯＭＰＣＫが送られる。第２アナログ
シフトレジスタ（３０４−１〜３０４−４）は、シリア
ルにデータをシフトし、Ａ／Ｄコンバータ（３０７）へ
データを送る。Ａ／Ｄ変換器（３０７）は、アナログ信
号をデジタル化し、ラインメモリ（３０８）に書き込
む。ラインメモリ（３０８）は、１ライン分のデジタル
データを保持する容量をもつ。これにより、同じ基準値
から得られた１ライン分（３３６０画素）の信号が補正
用データとしてラインメモリ（３０８）に保持される。
この補正用データは、両アナログシフトレジスタのばら
つきの影響を受けている。この補正用データ作成時に
は、ＬＳ信号はアクティブとならないので、画像信号は
ドライバ部（３０５−１〜３０５−４）へは供給されな
い。

【００２３】実際の記録（絵出し）を行う場合には、図
１４に示すように、画像データの入力に合わせてライン
メモリ（３０８）より補正用データを読みだし、割算器
（３０９）により割り算し、画像データを補正する。こ
れにより、アナログシフトレジスタのばらつきを補正で
きる。補正後の画像データは、Ｄ／Ａコンバータ（３０
１）でアナログ値に変換され、第１アナログシフトレジ
スタ（３０３−１〜３０３−４）に入力される。１ライ
ン分（３３６０画素）のデータが順次ＣＫパルスでシフ
トされると、ＳＨパルスが出力され、１ライン分のデー
タが第２アナログシフトレジスタ（３０４−１〜３０４
−４）に移される。次に、ＬＳパルスが出力され、各画
素のアナログ信号がドライバ部（３０５−１〜３０５−
４）に送られる。ドライバ部（３０５−１〜３０５−
４）は、ＬＳ信号に対応して第２アナログシフトレジス
タ（３０４−１〜３０４−４）に保持された信号でＬＥ
Ｄアレイ（３０６）を駆動して、１ライン分（３３６０
画素）を発光する。ＬＳ信号は、１ラインごとに、発光
タイミングと発光時間を表す信号であり、ドライバ部
（３０５−１〜３０５−４）は、ＬＳ信号が低レベルで
ある期間に、第２アナログシフトレジスタ（３０４−１
〜３０４−４）に保持されたデータに応じた電流量で、
３３６０個のＬＥＤ素子を有するＬＥＤアレイ（３０
６）を駆動する。この過程が、各ラインの画像信号につ
いて繰り返される。

【００２４】以上に説明した実施例においては、アナロ
グ信号に応じてＬＥＤ信号を制御して光強度出力を変調
する方式について説明した。しかし、図９のタイミング
チャートに示すように、アナログ信号に応じてパルス幅
変調を行う場合でも、発光のばらつきを補正することも
できる。パルス幅変調は、１ドット単位（Ａ）または２
ドット単位（Ｂ）で行ってもよい。１ドット周期または
２ドット周期で発生される基準信号（ＲＥＦ）と出力濃
度データが比較され、出力濃度データの方が大きい期間
にＬＥＤ素子が発光される。ここで、各ＬＥＤ素子につ
いて所定出力濃度値で発光光量を検出し、この検出値に
基づいて出力濃度データを補正すればよい。

【００２５】第４実施例アナログシフトレジスタでは、シフトに伴い転送効率が
変わり、同じ電圧をシフトしてもシフト回数により電圧
低下が発生する。また、シフトレジスタを構成する各素
子間にもその転送効率にばらつきがある。そこで、本実
施例では、初期設定モードにおいて、画像記録に先立
ち、基準電圧を素子数だけシフト転送し、ラッチを行
い、その電圧を基準として次段のアンプ部の増幅率を自
動補正して、シフト・ラッチの過程でのロスを補正す
る。この増幅率の自動調整により、シフト・ラッチによ
る信号電荷の転送ロスやばらつきを補正でき、入力デー
タに応じた出力が正しく得られる。初期設定モードは、
たとえば１画面ごとに設定される。

【００２６】図１５に示すプリントヘッドは、図３に示
したのと同様なアナログシフトレジスタ（３０３）、ア
ンプ部（３０４）、サンプルホールド部（３０５）およ
びドライバ部（３０６）に、さらに補正処理部（３１
０）が画素ごとに追加された構成からなる。なお、簡単
のために、Ｄ／Ａ変換器、増幅器およびＬＥＤアレイは
図示されていない。アンプ部（３０４）に平行にゲイン
設定部（３１１）が接続される。このゲイン設定部（３
１１）は、トランジスタ回路であり、電圧により抵抗値
したがって電流を変えるものである。また、ゲイン基準
設定用のコンデンサ（３１２）が、スイッチ（３１３）
を介してゲイン設定部（３１１）に接続され、スイッチ
（３１４）を介してアンプ部の出力端子に接続される。
ＣＯＭＰ信号は、ゲイン補正時（初期設定時）にゲイン
設定部（３１１）とスイッチ（３１３、３１４）に入力
される。

【００２７】図１６は、ゲイン補正のタイミングチャー
トを示し、図１７は、画素ｉのＶｃとゲイン設定値ｇを
示す。初期設定モードでは、図１６に示すように、ま
ず、データラインに１ライン分の基準データ（本実施例
では最大値）を入力する。アナログシフトレジスタ（３
１３）において１ラインのシフトが終了し、基準データ
が保持されると、次に、各画素ごとに、初期設定信号Ｃ
ＯＭＰをアクティブにする。これによりスイッチ（３１
４）が閉じ、ゲイン基準設定用コンデンサ（３１２）の
電圧Ｖｃが、アンプ部（３０４）の出力信号ＤＩに対応
して設定される。初期設定信号ＣＯＭＰをインアクティ
ブに戻すと、スイッチ（３１３）が閉じ、ゲイン設定部
（３１１）において、電圧Ｖｃに応じてゲインが変化す
る。つまり、Ｖｃが基準値より大きい場合にはゲインを
小さくするように、ゲイン設定部（３１１）がアンプ部
（３１４）のゲインを変更する。こうして、図１７の上
部に示すように、Ｖｃが画素位置に対応して変化する
と、図１７の下部に示すようにゲイン設定値が基準値か
ら変動し、出力が一定になるようにゲインが補正され
る。

【００２８】第５実施例ＬＥＤヘッドは低階調度であり、出力された画像におい
て１ドットのギザギザが目立つ。たとえば、図１８にお
いて、（ａ）は、傾斜した部分を含む画像をプリントア
ウトしたときに印字データ書き込み部で作成されるドッ
ト単位のデータを示す。ここに、左右が主走査方向であ
り、上下が副走査方向である。また、（ｂ）は、このデ
ータに従ってＬＥＤアレーが駆動されて感光体上に形成
される走査線の集まりを示し、（ｃ）は、用紙上に作成
される画像を示す。このように、画像は、印字データ書
き込み部で作成されたドット単位でのデータに従ってオ
ン／オフされる走査線の集まりであるため、（ｃ）に示
すように、傾斜した部分では、走査線の段差が目立って
しまい、ギザギザした画像になってしまう。この問題を
解決するには、プリンタの解像度を上げて走査線の段差
を小さくしてしまうことが最も単純な方法であるが、高
解像度化した場合、データ量が多くなることによるコス
ト上昇、処理速度の低下、プリントヘッド部でのＬＥＤ
素子数の増加によるコスト上昇、発熱など、問題が多
い。

【００２９】そこで、図３などに示したＬＥＤヘッドを
用いてパルス幅変調または強度変調を行うため、本実施
例では、図１９に示すように、解像度を上げずに、スム
ージングの制御回路を用いることにより高品位な画像を
得る。図１９において、（ａ）は、ドット単位のデータ
を示す。このデータは、図１８の（ａ）と同じである。
ここに、左右が主走査方向であり、上下が副走査方向で
ある。（ｂ−１）、（ｂ−２）は、感光体上に形成され
る走査線の集まりを示す。ここに、（ｂ−１）は、１ド
ット内でのＬＥＤの発光時間を変調した場合を示し、
（ｂ−２）は、１ドットの発光強度を変調した場合を示
す。（ｃ）は、実際に用紙上に形成される画像を示す。
後述のエッジ処理部で作成されたエッジ部分の変換デー
タに従って１ドットの発光時間または発光強度を制御す
ることで、１ドットより細かい制御（スムージング）が
でき、段差のない高品位な画像が得られる。

【００３０】図２０は、この制御を行うためのデータ処
理部のブロック図である。このデータ処理部は、プリン
タから送られてくる水平同期信号と、この水平同期信号
に同期して送られてくるビットイメージデータを受け
て、設定される変調モードに従って、画像データのエッ
ジ部分を最適なエッジパターンに置き換えて、画像デー
タをＬＥＤヘッドに出力する。データ処理部において、
ラインバッファ（４０１）は、７ライン分の画像データ
を記憶する。パターン展開部（４０２）は、エッジの検
出およびパターン比較を行うために各ドットごとに周辺
のドットを７×１１ドットのマトリックスに展開する。
エッジ検出パターン比較部（４０３）は、パターン展開
部（４０２）に展開されたパターンと複数の所定のパタ
ーン（図２１と図２２参照）とを比較することによっ
て、エッジか否か、エッジの最適な形状は何かを判定す
る。変調パターン生成部（４０４）は、エッジ検出パタ
ーン比較部（４０３）から出力されるエッジ最適パター
ンコードに従って記憶し、変調パターンを変調回路部
（４０５）に出力する。一方、パターン展開部（４０
２）からのデータは、遅延回路（４０６）により遅延さ
れて同期をとって、変調回路部（４０５）に入力され
る。変調回路部（４０５）は、スイッチ回路を備えてい
て、変調パターン生成部（４０４）から入力される変調
パターン、または、遅延回路（４０６）からの画像デー
タを変調（時間変調または強度変調）し、元のデータの
エッジ部分をこのデータに置き換えて、ＬＥＤヘッドに
出力する。なお、同期回路（４０７）は、水平同期信号
と発信器（４０８）からの発信周波数によって、データ
処理部を制御するタイミング信号を発生する。

【００３１】図２１と図２２に、画像データのギザギザ
を無くすため画素位置を変えたり画素形状を変えるデー
タ処理部での処理における２つの処理法を示す。ここ
で、２系統のデータが処理され、合成される。図２０で
説明したように、第１系統では、入力された信号を展開
部（４０１、４０２）と比較部（４０３）を通してエッ
ジ部を検出して、エッジ部の変換パターンを作成し、メ
モリ（４０４）に記憶し、出力する。第２系統では、こ
のエッジ部の変換パターンの出力に同期させるために、
入力された信号が、遅延回路（４０６）で遅延される。
そして、いずれかの信号が変調回路（４０５）への入力
データになる。ここで、変調回路（４０５）は、メモリ
（４０４）によって制御され、エッジ部の変換データが
ある場合には、エッジ部の変換データが出力される。

【００３２】図２１に示される状態では、メモリ（４０
４）にはエッジ部の変換パターンが記憶されていないた
め、入力された信号は変換せずに、遅延された信号がそ
のまま変調されて出力される。なお、この図において、
ハッチ部分が黒データを示す。また、画素単位でない斜
めのハッチ部分が、変調部分を示す。図２２に示される
状態では、展開部（４０１、４０２）に展開されたパタ
ーンが比較部（４０３）でエッジと判定され、エッジ部
の変換パターンがメモリ（４０４）に記憶されている。
メモリ（４０４）にエッジ部の変換データが記憶されて
いるために、データがあることを示す信号が変調回路
（４０５）に送られ、変調回路への入力データが切り換
えられる。そこで、メモリ（４０４）に記憶されている
データが変調されて出力される。

【００３３】

【発明の効果】プリントヘッドにアナログシフトレジス
タを採用することにより、画素ごとの多値データから変
換されたアナログ電圧レベルのシフトとラッチにより、
１ラインのアナログ電圧レベルの同時出力が行われ、こ
れを基に固体走査型プリントヘッドの各素子の光出力あ
るいは駆動時間が容易に制御可能となり、固体走査型プ
リントヘッドの多値化出力が実現する。アナログシフト
レジスタのシフトとラッチによる信号電荷の転送ロスや
ばらつきを補正することが可能になり、入力画像データ
に応じたアナログ出力が正しく得られる。パルス幅変調
や強度変調が可能なプリントヘッドを用いることにより
１ドットの発光強度やパルス幅をドットごとに変えるこ
とができる。プリントヘッドとスムージングの制御回路
を用いて、低解像度のプリントヘッドを用いて、高品位
な画像を得ることができる。

【図面の簡単な説明】

【図１】ＬＥＤプリントヘッドを備えた複写機の断面
図である。

【図２】ＬＥＤプリントヘッドの構成を示すブロック
図である。

【図３】第１実施例のＬＥＤプリントヘッドの構成を
示すブロック図である。

【図４】プリントヘッドにおけるデータ処理のタイミ
ングチャートである。

【図５】アナログシフトレジスタの構成を図式的に示
す図である。

【図６】図５のＡ−Ａ線での断面図である。

【図７】図５のＢ−Ｂ線での断面図である。

【図８】クロック信号ＣＫ，φ１，φ２およびサンプ
ルホールド信号ＳＨの関係を示すタイミングチャートで
ある。

【図９】パルス幅変調方式のタイミングチャートであ
る。

【図１０】ＢＢＤを用いたアナログシフトレジスタの
１部の等価回路図である。

【図１１】第２実施例のＬＥＤプリントヘッドの構成
を示すブロック図である。

【図１２】第３実施例のＬＥＤプリントヘッドの構成
を示すブロック図である。

【図１３】ＬＥＤヘッドの補正時のタイミングチャー
トである。

【図１４】ＬＥＤヘッドの記録時のタイミングチャー
トである。

【図１５】第４実施例のＬＥＤプリントヘッドの構成
を示すブロック図である。

【図１６】ゲイン補正のタイミングチャートである。

【図１７】画素ｉのＶｃとゲイン設定値ｇを示す図で
ある。

【図１８】従来の作像の状況を示す図である。

【図１９】パルス幅変調または強度変調の状況を示す
図である。

【図２０】データ処理部のブロック図である。

【図２１】データ処理部での第１の処理法を示す図で
ある。

【図２２】データ処理部での第２の処理法を示す図で
ある。

【符号の説明】

２２…アナログシフトレジスタ、２３…アナログラ
ッチレジスタ、２４…ドライバ、２５…発光アレ
イ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/04 １０４Ｚ 7251−5Ｃ

Claims

【特許請求の範囲】

【請求項１】画素単位で入力される多値のデジタル画
像データをアナログ電圧に変換するＤ／Ａ変換器、Ｄ／Ａ変換器により変換されたアナログ信号を画素単位
でシフトし保持するアナログシフトレジスタ、アナログシフトレジスタに保持された１ライン分のアナ
ログ信号を同時に取り込み保持するアナログラッチレジ
スタ、１ライン分の発光素子からなる発光アレイ、およびアナ
ログラッチレジスタに保持された１ライン分のアナログ
信号に基づいて、発光アレイの発光素子の発光量を制御
するドライバ回路からなることを特徴とする固体走査型
プリントヘッド。
【請求項２】請求項１に記載された固体走査型プリン
トヘッドにおいて、上記のアナログラッチレジスタがサンプルホールド回路
であり、アナログシフトレジスタとサンプルホールド回
路との間にアンプ部が接続されることを特徴とする固体
走査型プリントヘッド。
【請求項３】請求項１に記載された固体走査型プリン
トヘッドにおいて、上記のアナログラッチレジスタが第２のアナログシフト
レジスタであることを特徴とする固体走査型プリントヘ
ッド。
【請求項４】画素単位で入力される多値のデジタル画
像データをアナログ電圧に変換するＤ／Ａ変換器、Ｄ／Ａ変換器により変換されたアナログ信号を画素単位
でシフトし保持する第１アナログシフトレジスタ、アナログシフトレジスタに保持された１ライン分のアナ
ログ信号を同時に取り込み保持する第２アナログシフト
レジスタ、１ライン分の発光素子からなる発光アレイ、およびアナ
ログラッチレジスタに保持された１ライン分のアナログ
信号に基づいて、発光アレイの発光素子の発光量を制御
するドライバ回路、画像の記録の前に、多値デジタル画像データの代わりに
基準値がＤ／Ａ変換器に入力されるときに、第２アナロ
グシフトレジスタから出力されるシリアルシフト出力を
デジタル信号に変換するＡ／Ｄ変換器、Ａ／Ｄ変換器から入力されるデジタル信号を１ライン分
記憶するラインメモリ、および記録時に、受信したデジ
タル画像データを、対応する画素ごとに、上記のライン
メモリに記憶されたデジタル信号で除算し、Ｄ／Ａ変換
器に出力する除算器を備え、記録時に、デジタル画像データを、ラインメモリに記録
された補正用データで除算して補正することを特徴とす
る固体走査型プリントヘッド。
【請求項５】請求項２に記載された固体走査型プリン
トヘッドにおいて、さらに、上記のアンプ部の出力電圧
を保持する保持回路、および、保持回路に保持された電
圧に対応して上記のアンプ部の増幅率を１ラインの各画
素について出力が一定になるように補正する補正回路と
を備え、画像データに基づく出力に先立ち、基準電圧を上記のＤ
／Ａ回路に入力し、アナログラッチレジスタの出力を保
持回路に保持し、アンプ部の増幅率を自動調整すること
を特徴とする固体走査型プリントヘッド。