JP2008126465A - 電気光学装置、電子機器および画像形成装置 - Google Patents

Abstract

【課題】特定の制御データが格納された記憶領域を電気光学装置に指示するための負荷を軽減する。
【解決手段】駆動回路１６は、複数の電気光学素子Ｅの各々を駆動する。記憶回路４１は、駆動回路１６の動作を規定する複数の制御データＤCTを記憶する。制御回路３４は、記憶回路４１に格納された制御データＤCTに基づいて駆動回路１６を制御する。記憶回路４１は、複数の制御データＤCT_Aが連続して格納される記憶領域Ｒ1と、記憶領域Ｒ1の後段に設定されて複数の制御データＤCT_Bが連続して格納される記憶領域Ｒ2と、記憶領域Ｒ1と記憶領域Ｒ2との間に設定されて識別コードＤdが格納される領域Ｒbとを含む。制御回路３４は、識別コードＤdに基づいて制御データＤCT_Aと制御データＤCT_Bとを区別する。
【選択図】図６

Description

本発明は、複数の電気光学素子を制御する技術に関する。

複数の電気光学素子を具備する電気光学装置においては、各電気光学素子の駆動を規定する各種のデータ（以下「制御データ」という）が電気光学装置の記憶回路に格納される。例えば特許文献１には、各電気光学素子の光量を所期値に補正するための補正データが記憶回路に格納された構成が開示されている。また、特許文献２の電気光学装置には、電気光学装置の特性や仕様（例えば画素数や分解能）に関するデータを保持する回路が設置される。
特許第２８４９２４４号公報 特許第２７１０４３２号公報

ところで、例えば特許文献２の図４に図示されるように、複数の制御データは各電気光学素子の配列の順番で単純に記憶回路内に羅列されているに過ぎない。したがって、電気光学装置を制御データに基づいて制御するためには、記憶回路のうち特定の制御データが記憶された領域を外部の装置（以下「上位装置」という）から電気光学装置に通知するという煩雑な処理が必要となる。また、例えば電気光学装置の仕様の変更に伴なって制御データの種類や個数が更新されると、更新後の制御データが格納された記憶領域を指示し得るように上位装置の動作（構成やプログラム）を変更する必要が生じて煩雑であるという問題もあった。以上の事情を背景として、本発明は、特定の制御データが格納された記憶領域を電気光学装置に指示するための負荷を軽減するという課題の解決をひとつの目的としている。

以上の課題を解決するために、本発明のひとつの態様に係る電気光学装置は、複数の電気光学素子と、複数の電気光学素子の各々を駆動する駆動回路と、駆動回路の動作を規定する複数の制御データを記憶する記憶回路と、記憶回路に記憶された制御データに基づいて駆動回路の動作を制御する制御回路とを具備し、記憶回路は、複数の制御データのうち複数の第１制御データが連続して格納される第１記憶領域（例えば図６の記憶領域Ｒ1）と、第１記憶領域の後段に設定されて複数の制御データのうち複数の第２制御データが連続して格納される第２記憶領域（例えば図６の記憶領域Ｒ2）と、第１記憶領域と第２記憶領域との間に設定されて識別コードが格納される境界領域（例えば図６の記憶領域Ｒb）とを含み、制御回路は、境界領域に格納された識別コードに基づいて複数の第１制御データと複数の第２制御データとを区別する。

以上の態様によれば、第１記憶領域と第２記憶領域との境界が識別コードに基づいて識別されるから、各記憶領域のアドレスを上位装置から制御回路に通知する必要はない。また、電気光学装置の仕様（例えば電気光学素子の個数）を変更する場合や電気光学素子の個数が相違する複数種の電気光学装置を使用する場合に同じ上位装置を流用したとしても、上位装置において電気光学装置に各記憶領域を通知する機能を電気光学装置の種類ごとに変更する必要はない。したがって、記憶回路のうち特定の制御データが格納された記憶領域を電気光学装置に指示するための負荷が軽減される。

本発明の好適な態様において、記憶回路のうち第１記憶領域の前段には、第１記憶領域のサイズを指定する第１サイズデータ（例えば図６のサイズデータＤS1）が格納され、制御回路は、サイズデータに基づいて複数の第１制御データの最後を認識する。以上の態様によれば、例えば第１制御データと識別コードとが同じビット列であったとしても、サイズデータに基づいて第１記憶領域の終端を確実に認識することが可能となる。

さらに好適な態様において、記憶回路の境界領域には、第２記憶領域のサイズを指定する第２サイズデータ（例えば図８のサイズデータＤS2）が格納され、制御回路は、サイズデータに基づいて複数の第２制御データの最後を認識する。以上の態様によれば、制御回路が第２記憶領域の終端を確実に認識することが可能となる。

本発明の好適な態様において、記憶回路のうち最後の制御データに後続する記憶領域（例えば図６の記憶領域Ｒd）には終了コードが格納され、制御回路は、終了コードに基づいて制御データの終了を認識する。以上の態様によれば、上位装置からの指示を要することなく、制御回路が制御データの終了を認識できるから、特定の記憶領域を電気光学装置に指示する負荷が軽減されるという効果はいっそう顕著となる。

記憶回路よりも高速にデータを転送する揮発性記憶回路（例えば図５の記憶回路４３）を具備し、制御回路は、記憶回路から揮発性記憶回路に転送した制御データに基づいて駆動回路の動作を制御する。本態様によれば、揮発性記憶回路に転送された制御データに基づいて駆動回路が制御されるから、記憶回路に格納された制御データが直接的に駆動回路の制御に使用される構成と比較して、駆動回路の動作の高速化に容易に対応することが可能である。

本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。この画像形成装置は、露光によって潜像が形成される像担持体と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。もっとも、本発明に係る電気光学装置の用途は像担持体の露光に限定されない。例えば、スキャナなどの画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能である。この画像読取装置は、以上の各態様に係る電気光学装置と、電気光学装置から出射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Charge Coupled Device）素子などの受光素子）とを具備する。さらに、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置としても利用される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。本形態に係る電気光学装置１００は、感光体ドラムを露光するラインヘッドとして電子写真方式の画像形成装置に採用される。図１に示すように、電気光学装置１００は、所望の画像に応じた光線を感光体ドラムに向けて放射する露光装置１０と、露光装置１０の動作を制御するコントローラ３０とを含む。コントローラ３０は、プリント基板に実装されたＩＣチップであり、フレキシブル配線基板（図示略）を介して露光装置１０に電気的に接続される。また、コントローラ３０は上位装置２００に接続される。上位装置２００は、例えば画像形成装置のＣＰＵや画像形成装置に画像の形成を指示する情報処理装置（例えばパーソナルコンピュータ）である。

露光装置１０は、主走査方向を長手とする姿勢に固定された長方形状の基板１２の面上に発光部１４と駆動回路１６とが配置された構造となっている。発光部１４には、ｎ個（ｎは自然数）の電気光学素子Ｅが主走査方向に沿って単列または複数列に配列する。本形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。駆動回路１６は、各電気光学素子Ｅを駆動する。なお、駆動回路１６は、ひとつまたは複数のＩＣチップで構成されてもよいし、発光部１４とともに基板１２の表面に形成された多数の能動素子（例えば半導体層が低温ポリシリコンで形成された薄膜トランジスタ）で構成されてもよい。

図１に示すように、駆動回路１６は、駆動信号Ｘ1〜Ｘnの出力によって各電気光学素子Ｅを選択的に発光させる。図２は、第ｉ番目（ｉは１≦ｉ≦ｎを満たす整数）の電気光学素子Ｅに供給される駆動信号Ｘiの波形を示す概念図である。同図に示すように、駆動信号Ｘiは、ひとつの水平走査期間Ｈの始点に対して時間長ΔＴだけ経過した時点から階調データＧ[i]に応じたパルス幅ＰＷにわたって駆動電流ＩDRを維持し、当該水平走査期間Ｈの残余の期間にて電流値がゼロとなる電流信号である。電気光学素子Ｅは、駆動電流ＩDRの供給によって発光するとともに駆動電流ＩDRの供給が停止すると消灯するから、階調データＧ[i]に応じた階調に制御（パルス幅変調による階調制御）される。

図３は、駆動回路１６の具体的な構成を示すブロック図である。駆動回路１６は、シフトレジスタ２２とｎ個の単位回路Ｕとを含む。同図に示すように、シフトレジスタ２２には、クロック信号（ドットクロック）ＣＬＫと開始パルスＳＰとがコントローラ３０から供給される。開始パルスＳＰは、各水平走査期間Ｈの始点に立上がるパルス信号である。また、ｎ個の単位回路Ｕには、発光許可パルスＥＮＢおよびパルス制御クロックＰＣＫとクロック信号ＣＬＫに同期したデータＤINとがコントローラ３０から共通に供給される。発光許可パルスＥＮＢは、開始パルスＳＰと同様に、各水平走査期間Ｈの始点で立上がる。

本形態の電気光学装置１００が動作する期間は設定期間と駆動期間とに区分される。設定期間は、電気光学装置１００の電源が投入された直後の期間であり、駆動期間は、設定期間の経過後の期間である。設定期間においては、駆動回路１６の動作を規定するための各種の設定が実行され、駆動期間においては、設定期間における設定に基づいて各電気光学素子Ｅが実際に駆動される（すなわち画像が出力される）。設定期間においては、制御データＤCT_B[1]〜ＤCT_B[n]と制御データＤCT_C[1]〜ＤCT_C[n]とがコントローラ３０から駆動回路１６にデータＤINとして順次に供給される。一方、駆動期間においては、各電気光学素子Ｅの階調を制御する階調データＧ[1]〜Ｇ[n]がコントローラ３０から駆動回路１６にデータＤINとして順次に供給される。

図３に示すように、シフトレジスタ２２は、クロック信号ＣＬＫに同期した開始パルスＳＰのシフトによって選択信号Ｓ1〜Ｓnを生成する。したがって、選択信号Ｓ1〜Ｓnの各々は、クロック信号ＣＬＫの１周期ごとに順番にアクティブレベルとなる。

各単位回路Ｕはラッチ回路２５と駆動部２７とを含む。第ｉ段目の単位回路Ｕにおけるラッチ回路２５は、選択信号Ｓiがアクティブレベルに遷移した時点でコントローラ３０から供給されているデータＤINを出力および保持する。さらに詳述すると、第ｉ段目の単位回路Ｕの駆動部２７には、設定期間にて制御データＤCT_B[i]と制御データＤCT_C[i]とがデータＤINとして供給され、駆動期間にて階調データＧ[i]がデータＤINとして供給される。駆動部２７は、ラッチ回路２５が出力するデータＤINに基づいて駆動信号Ｘiを生成する。

図４は、第ｉ段目の単位回路Ｕにおける駆動部２７の具体的な構成を示すブロック図である。同図の保持回路２７１は、設定期間にラッチ回路２５がラッチした制御データＤCT_B[i]を保持する回路である。同様に、保持回路２７２は、設定期間にラッチ回路２５がラッチした制御データＤCT_C[i]を保持する。電流生成回路２７４は、保持回路２７１が保持する制御データＤCT_B[i]に応じた電流値の駆動電流ＩDRを生成する手段（例えば電流出力型のＤ/Ａ変換器）である。

遅延回路２７６は、コントローラ３０から供給される発光許可パルスＥＮＢを、保持回路２７２が保持する制御データＤCT_C[i]に応じた時間長Δだけ遅延させて出力する。パルス制御回路２７８は、遅延回路２７６が出力する発光許可パルスＥＮＢの立上がりからパルス制御クロックＰＣＫの計数と電流生成回路２７４が生成する駆動電流ＩDRの出力とを開始し、計数値が階調データＧ[i]の数値に合致した時点で駆動電流ＩDRの出力を停止する。したがって、図２に例示した駆動信号Ｘiにおいては、パルス幅ＰＷが階調データＧ[i]に応じて制御されるほか、駆動電流ＩDRの電流値が制御データＤCT_B[i]に応じて設定されるとともに時間長ΔＴが制御データＤCT_C[i]に応じて設定される。

図１に示すように、コントローラ３０は、データ生成部３２と制御回路３４とを含む。データ生成部３２は、駆動回路１６の動作を規定する各種の信号（クロック信号ＣＬＫ，開始パルスＳＰ，発光許可パルスＥＮＢ，パルス制御クロックＰＣＫ）およびデータＤINを生成する。制御回路３４は、駆動回路１６やデータ生成部３２の動作を制御する回路である。制御回路３４は、例えばＦＰＧＡ（Field Programmable Gate Array）によって実現される。

図５は、データ生成部３２のうちデータＤINの出力に関与する部分の構成を示すブロック図である。同図に示すように、データ生成部３２は、演算回路３２１および選択回路３２３と３個の記憶回路（４１，４３，４５）とを含む。記憶回路４１は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などの不揮発性のメモリである。記憶回路４１には、電気光学装置１００の製造の工程において、制御データＤCT_A[1]〜ＤCT_A[n]と制御データＤCT_B[1]〜ＤCT_B[n]と制御データＤCT_C[1]〜ＤCT_C[n]とが格納される。

記憶回路４３は、ＲＡＭ（Random Access Memory）などの揮発性のメモリであり、記憶回路４１と比較して高速にデータの転送（書込および読出）を実行する。記憶回路４３は、記憶領域Ｑ1と記憶領域Ｑ2とを含む。設定期間において、制御回路３４は、制御データＤCT_A[1]〜ＤCT_A[n]を記憶回路４１から読み出して記憶領域Ｑ1に格納するとともに、制御データＤCT_B[1]〜ＤCT_B[n]と制御データＤCT_C[1]〜ＤCT_C[n]とを記憶回路４１から読み出して記憶領域Ｑ2に格納する。

記憶回路４５は、駆動期間にて上位装置２００から順次に供給される階調データＧ0[1]〜Ｇ0[n]を記憶するＲＡＭである。駆動期間において、制御回路３４は、各電気光学素子Ｅの階調データＧ0[1]〜Ｇ0[n]を記憶回路４５から順次に読み出して演算回路３２１に出力するとともに、当該電気光学素子Ｅの制御データＤCT_A[i]を記憶回路４３の記憶領域Ｑ1から読み出して演算回路３２１に出力する。演算回路３２１は、階調データＧ0[i]と制御データＤCT_A[i]とについて所定の演算を実行することで階調データＧ[i]を生成する。例えば、演算回路３２１は、階調データＧ0[i]と制御データＤCT_A[i]との加算値を階調データＧ[i]として算定する。したがって、駆動信号Ｘiのパルス幅ＰＷは、階調データＧ0[i]と制御データＤCT_A[i]とに応じて制御される。

選択回路３２３は、制御回路３４による制御のもとに、設定期間においては制御データＤCT_B[1]〜ＤCT_B[n]と制御データＤCT_C[1]〜ＤCT_C[n]とをクロック信号ＣＬＫに同期して記憶回路４３の記憶領域Ｑ2から駆動回路１６に順次に出力し、駆動期間においては演算回路３２１が算定した階調データＧ[i]をクロック信号ＣＬＫに同期して順次に駆動回路１６に出力する。

図２を参照して説明したように、電気光学素子Ｅは制御データＤCT_A[i]（パルス幅ＰＷ）と制御データＤCT_B[i]（駆動電流ＩDRの電流値）とに応じた発光量で発光する。本形態においては、所定の階調値が各々に指定されたときのｎ個の電気光学素子Ｅの発光量が均一化されるように制御データＤCT_A[1]〜ＤCT_A[n]と制御データＤCT_B[1]〜ＤCT_B[n]とが電気光学装置１００の製造の過程にて設定される。例えば、第１に、電気光学装置１００の単体の段階における各電気光学素子Ｅの発光量に基づいて制御データＤCT_B[1]〜ＤCT_B[n]（駆動信号Ｘ1〜Ｘnの各駆動電流ＩDRの電流値）を設定することで各電気光学素子Ｅの発光量が概略的に均一化される。第２に、電気光学装置１００が画像形成装置に搭載された段階における各電気光学素子Ｅの発光量に基づいて制御データＤCT_A[1]〜ＤCT_A[n]を設定することで各電気光学素子Ｅの発光量が微調整される。

ところで、電気光学装置１００の基板１２が何らかの事情で湾曲していると、各電気光学素子Ｅが主走査方向に沿って完全な直線状には配列しない。すなわち、ｎ個の電気光学素子Ｅのなかには、主走査方向に沿った直線から副走査方向に離間した位置に存在する電気光学素子Ｅもある。このような場合に各電気光学素子Ｅを同じ時期に発光させ始めるとすれば、ｎ個の電気光学素子Ｅによって感光体ドラムの露光面に形成される画像が、電気光学素子Ｅの配列に沿って湾曲した曲線となる場合がある。以上の問題を解決するために、本形態においては、各電気光学素子Ｅの発光の開始点を制御データＤCT_C[1]〜ＤCT_C[n]に応じて調整する。すなわち、制御データＤCT_C[1]〜ＤCT_C[n]は、感光体ドラムのうちｎ個の電気光学素子Ｅによって露光される領域が直線となるように、主走査方向に沿った直線と各電気光学素子Ｅとの距離（所期の位置からのズレ量）に応じて決定される。

次に、図６は、記憶回路４１に各種のデータＤ（ＤCT_A[i]やＤCT_B[i]やＤCT_C[i]など）が格納された状態を示す概念図である。同図に示すように、記憶回路４１には記憶領域Ｒ1〜Ｒ3が画定される。記憶領域Ｒ1には、相連続するアドレスＡ（Ａ1，Ａ2，……）が順番に割り当てられたｎ個の制御データＤCT_A[1]〜ＤCT_A[n]が格納される。同様に、記憶領域Ｒ2には制御データＤCT_B[1]〜ＤCT_B[n]が連続して格納され、記憶領域Ｒ3には制御データＤCT_C[1]〜ＤCT_C[n]が連続して格納される。

記憶領域Ｒ1の直前の記憶領域Ｒa（アドレスＡ0）にはサイズデータＤS1が格納される。サイズデータＤS1は、記憶領域Ｒ1のサイズ（さらに具体的には制御データＤCT_A[1]〜ＤCT_A[n]の個数ｎ）を示すデータである。また、最後の記憶領域Ｒ3に後続する記憶領域Ｒdには制御データＤCTの終了を示す終了コードＤeが格納される。

図６に示すように、記憶領域Ｒ1と記憶領域Ｒ2との間の記憶領域Ｒb（アドレスＡn+1）には識別コードＤdが格納される。識別コードＤdは、記憶領域Ｒ1と記憶領域Ｒ2との境界（制御データＤCT_A[1]〜ＤCT_A[n]の集合と制御データＤCT_B[1]〜ＤCT_B[n]の集合との境界）を制御回路３４に認識させるためのデータである。同様に、記憶領域Ｒ2と記憶領域Ｒ3との間の記憶領域Ｒcには、記憶領域Ｒ2と記憶領域Ｒ3との境界を制御回路３４に識別させるための識別コードＤdが格納される。識別コードＤdの内容（ビット列）は、制御データＤCT_B[i]や制御データＤCT_C[i]の何れの数値とも重複しないように選定される。

次に、設定期間における制御回路３４の具体的な動作を説明する。図７は、設定期間において、制御回路３４が制御データＤCT_A[1]〜ＤCT_A[n]と制御データＤCT_B[1]〜ＤCT_B[n]と制御データＤCT_C[1]〜ＤCT_C[n]とを記憶回路４１から記憶回路４３に読み込む動作の流れを示すフローチャートである。

図７に示すように、制御回路３４は、記憶回路４１における最初のアドレスＡ0に格納されたサイズデータＤS1を読み出してカウンタに設定するとともに（ステップＳ1）、記憶回路４１のひとつのアドレスＡkを指定する変数ｋに「１」をセットする（ステップＳ2）。次いで、制御回路３４は、アドレスＡk（記憶領域Ｒ1）に格納された制御データＤCT_A[i]を読み出して記憶回路４３の記憶領域Ｑ1に格納する（ステップＳ3）。

次に、制御回路３４は、カウンタの数値を「１」だけ減算したうえで（ステップＳ4）、減算後の数値がゼロであるか否かを判定する（ステップＳ5）。ステップＳ5の判定が否定される場合、制御回路３４は、変数ｋを「１」だけ増加させ（ステップＳ6）、更新後のアドレスＡkを対象としてステップＳ3の処理（制御データＤCT_A[k]の読込）を実行する。以上のようにステップＳ3を反復することでｎ個の制御データＤCT_A[1]〜ＤCT_A[n]の全部を記憶回路４３に読み込むと（ステップＳ5：YES）、制御回路３４はステップＳ7に処理を移行する。以上に説明した手順で記憶領域Ｑ1に格納された制御データＤCT_A[1]〜ＤCT_A[n]は、駆動期間にて順番に演算回路３２１に出力される。

制御データＤCT_A[1]〜ＤCT_A[n]の読込みが完了すると、制御回路３４は、変数ｋを「１」だけ増加させる（ステップＳ7）。次いで、制御回路３４は、更新後のアドレスＡkに格納されたデータＤを読み出し（ステップＳ8）、当該データＤの種類を判定する（ステップＳ9）。データＤが識別コードＤdであると判定した場合、制御回路３４は、制御データＤCT（ＤCT_B[1]〜ＤCT_B[n]，ＤCT_C[1]〜ＤCT_C[n]）の出力先を記憶領域Ｑ2に選定して（ステップＳ10）、ステップＳ7に処理を移行する。一方、ステップＳ8にて取得したデータＤが制御データＤCT（ＤCT_B[i]またはＤCT_C[i]）に該当するとステップＳ9で判定すると、制御回路３４は、ステップＳ10にて選定した記憶領域Ｑ2に当該制御データＤCTを格納したうえで（ステップＳ11）、ステップＳ7に処理を移行する。ステップＳ11の処理が反復されることで、記憶回路４１の制御データＤCT_B[1]〜ＤCT_B[n]と制御データＤCT_C[1]〜ＤCT_C[n]が記憶回路４３の記憶領域Ｑ2に格納され、設定期間内にデータＤINとして駆動回路１６に出力される。ステップＳ9にて終了コードＤeに該当すると判定した場合（すなわち総ての制御データＤCTの読込が完了した場合）、制御回路３４は、図７の処理を終了する。

以上に説明したように、本形態においては、各記憶領域Ｒ（Ｒ1〜Ｒ3）の境界が識別コードＤdに基づいて識別されるから、各制御データＤCTの記憶領域Ｒ（Ｒ1〜Ｒ3）のアドレスＡを上位装置２００から制御回路３４に通知する必要はない。したがって、上位装置２００における処理の負荷が軽減される。また、記憶領域Ｒを上位装置２００から電気光学装置１００に通知する処理が不要であるから、電気光学素子Ｅの個数ｎが相違する複数種の電気光学装置１００について同じ上位装置２００を流用する場合であっても、上位装置２００のうち電気光学装置１００に記憶領域Ｒを通知するための構成やプログラムを変更する必要がない。以上のように、本形態によれば、特定の制御データＤCTの記憶領域Ｒを電気光学装置１００に指示するための負荷が軽減されるという利点がある。

また、記憶回路４１に格納されたサイズデータＤS1に基づいて記憶領域Ｒ1の最後が認識されるから、例えば制御データＤCT_A[i]の何れかの数値と識別コードＤdとが同じビット列である場合にも、記憶領域Ｒ1の制御データＤCT_A[i]と識別コードＤdとを区別することが可能である。換言すると、制御データＤCT_A[i]のひとつの数値と識別コードＤdとの共通化が許容されるから、制御データＤCT_A[i]と重複しないように識別コードＤdを選定する必要がある構成（すなわちサイズデータＤS1が記憶回路４１に格納されない構成）と比較して識別コードＤdのビット長を削減することが可能となる。さらに、本形態においては制御データＤCTの後段に終了コードＤeが設定されるから、制御回路３４は、制御データＤCTの終了（すなわち図７の処理を終了すべき時点）を確実に認識することができる。

また、記憶回路４１と比較してデータの転送が高速である記憶回路４３に制御データＤCTが転送されたうえで演算回路３２１や駆動回路１６に出力されるから、例えば制御データＤCTが記憶回路４１から直接的に演算回路３２１や駆動回路１６に出力される構成と比較して、電気光学装置１００の動作の高速化に容易に対応できるという利点がある。特に、制御データＤCT_A[i]は階調データＧ0[i]に同期して高速に演算回路３２１に供給する必要があるから、記憶回路４３の利用によってデータの転送が高速化されるという効果は特に有意である。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図８は、本形態における記憶回路４１に各種のデータＤが格納された状態を示す概念図である。同図に示すように、記憶領域Ｒ1と記憶領域Ｒ2との間の記憶領域Ｒbには、識別コードＤdに加えてサイズデータＤS2が格納される。サイズデータＤS2は、記憶領域Ｒ2のサイズ（例えば制御データＤCT_B[1]〜ＤCT_B[n]の個数ｎ）を示すデータである。同様に、記憶領域Ｒ2と記憶領域Ｒ3との間の記憶領域Ｒcには、記憶領域Ｒ3のサイズを示すサイズデータＤS3が識別コードＤdとともに格納される。

図７の処理において、制御データＤCT_B[i]の転送（ステップＳ11）をサイズデータＤS2に応じた回数だけ反復すると、制御回路３４は、ステップＳ9において、次のアドレスＡkに格納されたデータＤが終了コードＤeであるか否かを判定する。そして、当該データＤが終了コードＤeでない場合には識別コードＤdと判断してステップＳ10に処理を移行する。なお、以上においては制御データＤCT_B[i]を例示したが、制御データＤCT_C[i]を転送するときにはサイズデータＤS3が同様に適用される。

以上に説明したように、本形態においては、サイズデータＤS2に基づいて記憶領域Ｒ2の最後が認識されるともにサイズデータＤS3に基づいて記憶領域Ｒ3の最後が認識されるから、例えば識別コードＤdが制御データＤCT_B[i]や制御データＤCT_C[i]のひとつの数値と共通する場合であっても、制御回路３４は識別コードＤdを特定することができる。したがって、制御データＤCTのひとつの数値と共通のビット列を識別コードＤdとして使用することが可能である。

＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
記憶回路４１に格納されるデータＤの種類や個数は以上の例示に限定されない。例えば、図９に示すように、記憶回路４１にサイズデータＤS1が格納されない構成も採用される。同図の構成においても、制御データＤCT（ＤCT_A[i]，ＤCT_B[i]，ＤCT_C[i]）の数値と重複しないように識別コードＤdを選定すれば、制御回路３４は、識別コードＤdの検出によって各記憶領域Ｒの境界を認識することが可能である。

（２）変形例２
以上の各形態においては制御データＤCTが電気光学素子Ｅごとに設定される構成を例示したが、制御データＤCTの個数は適宜に変更される。例えば、所定数を単位としてｎ個の電気光学素子Ｅを区分したグループごとに制御データＤCT（ＤCT_A[i]，ＤCT_B[i]，ＤCT_C[i]）が記憶回路４１に格納され、ひとつのグループに属する所定数の電気光学素子Ｅは共通の制御データＤCTに基づいて駆動される構成が採用される。総ての電気光学素子Ｅについて共通に適用されるひとつの制御データＤCTが記憶回路４１に格納された構成としてもよい。

また、制御データＤCTが指示する数値は以上の例示に限定されない。例えば、基準電圧に応じた電流値の駆動電流ＩDRを各単位回路Ｕの電流生成回路２７４が生成する構成においては、各単位回路Ｕの基準電圧の電圧値が制御データＤCTとして駆動回路１６に指示される構成としてもよい。なお、所定数の単位回路Ｕを含む複数のＩＣチップによって駆動回路１６が構成される場合には、各ＩＣチップについて制御データＤCTが記憶される構成（すなわちひとつのＩＣチップに属する各単位回路Ｕの基準電圧が共通の制御データＤCTによって指示される構成）も採用される。もちろん総ての単位回路Ｕにおける基準電圧を共通の制御データＤCTに基づいて制御してもよい。以上のように、本発明のひとつの態様における制御データＤCTは、駆動回路１６の動作を規定する（その結果として各電気光学素子Ｅの状態を規定する）データとして定義される。

さらに、記憶回路４１に格納された複数種の制御データＤCTが各電気光学素子Ｅの駆動に際して選択的に適用される構成も採用される。例えば、駆動信号Ｘiのパルス幅ＰＷを電気光学素子Ｅごと（単位回路Ｕごと）に調整する制御データＤCT（制御データＤCT_A[i]）として２種類の制御データＤCTaおよびＤCTbを記憶回路４１に格納し、設定期間にて両者を記憶回路４３の記憶領域Ｑ1に転送する。制御回路３４は、出力の対象となる画像が自然画および線画（文字や線を主体とする画像）の何れであるかを上位装置２００から指示に応じて判断し、自然画である場合には制御データＤCTaを演算回路３２１に出力する一方、線画である場合には制御データＤCTbを演算回路３２１に出力する。以上の構成によれば、画像の特性に応じて最適な補正を実行することが可能となる。

（３）変形例３
以上の各形態においては、駆動電流ＩDRの電流値と駆動信号Ｘiのパルス幅ＰＷとを制御データＤCT（ＤCT_A[i]，ＤCT_B[i]）に応じて制御することで各電気光学素子Ｅの発光量を均一化する構成を例示したが、各電気光学素子Ｅの発光量を補正するための方法は適宜に変更される。例えば、駆動電流ＩDRの電流値のみを補正する構成や駆動信号Ｘiのパルス幅のみを補正する構成も採用される。また、各電気光学素子Ｅの発光の開始点を制御データＤCT_C[i]に応じて制御する構成は必ずしも必要ではない。なお、以上の各形態においては階調データＧ[i]に応じて駆動信号Ｘiのパルス幅ＰＷを制御する構成を例示したが、階調データＧ[i]に応じて駆動電流ＩDRの電流値を制御する構成も採用される。

（４）変形例４
電気光学装置１００を構成する各要素の実装の態様は任意である。例えば、コントローラ３０が駆動回路１６に内蔵された構成やコントローラ３０が基板１２上に実装された構成、コントローラ３０が複数のＩＣチップに分散して実装された構成も採用される。

（５）変形例５
有機発光ダイオード素子は電気光学素子Ｅの例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。

＜Ｄ：応用例＞
以上の各形態に係る電気光学装置１００を利用した電子機器（画像形成装置）の形態を説明する。
図１０は、電気光学装置１００を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る４個の電気光学装置１００（１００K，１００C，１００M，１００Y）と、各電気光学装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。ひとつの電気光学装置１００は、これに対応した感光体ドラム７０の像形成面（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。

図１０に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。

各感光体ドラム７０の周囲には、電気光学装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の像形成面を一様に帯電させる。この帯電した像形成面を各電気光学装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像剤（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。

以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。

シート（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によってシート７５の片面に転写（二次転写）され、定着ローラ対７８を通過することでシート７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着されたシート７５を排出する。

以上に例示した画像形成装置は有機発光ダイオード素子を光源（露光手段）として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも電気光学装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも電気光学装置１００を利用することが可能である。

なお、電気光学装置１００の用途は像担持体の露光に限定されない。例えば、電気光学装置１００は、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コードリーダがある。

また、電気光学素子Ｅがマトリクス状に配列された電気光学装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤCT_A：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。

第１実施形態に係る電気光学装置の構成を示すブロック図である。 駆動信号の波形を例示するタイミングチャートである。 駆動回路の具体的な構成を示すブロック図である。 駆動部の具体的な構成を示すブロック図である。 データ生成部の具体的な構成を示すブロック図である。 記憶回路にデータが格納された様子を示す概念図である。 設定期間における制御回路の動作を示すフローチャートである。 第２実施形態において記憶回路にデータが格納された様子を示す概念図である。 変形例に係る記憶回路の記憶の内容を示す概念図である。 電子機器のひとつの形態（画像形成装置）を示す断面図である。

符号の説明

１００……電気光学装置、１０……露光装置、１４……発光部、１６……駆動回路、Ｅ……電気光学素子、２２……シフトレジスタ、Ｕ……単位回路、２５……ラッチ回路、２７……駆動部、２７１，２７２……保持回路、２７４……電流生成回路、２７６……遅延回路、２７８……パルス制御回路、３０……コントローラ、３２……データ生成部、３４……制御回路、４１，４３，４５……記憶回路、３２１……演算回路、３２３……選択回路、２００……上位装置。

Claims (7)

1. 複数の電気光学素子と、
   前記複数の電気光学素子の各々を駆動する駆動回路と、
   前記駆動回路の動作を規定する複数の制御データを記憶する記憶回路と、
   前記記憶回路に記憶された制御データに基づいて前記駆動回路の動作を制御する制御回路と
   を具備し、
   前記記憶回路は、前記複数の制御データのうち複数の第１制御データが連続して格納される第１記憶領域と、前記第１記憶領域の後段に設定されて前記複数の制御データのうち複数の第２制御データが連続して格納される第２記憶領域と、前記第１記憶領域と前記第２記憶領域との間に設定されて識別コードが格納される境界領域とを含み、
   前記制御回路は、前記境界領域に格納された識別コードに基づいて前記複数の第１制御データと前記複数の第２制御データとを区別する
   ことを特徴とする電気光学装置。
2. 前記記憶回路のうち前記第１記憶領域の前段に、前記第１記憶領域のサイズを指定する第１サイズデータが格納され、
   前記制御回路は、前記第１サイズデータに基づいて前記複数の第１制御データの最後を認識する
   請求項１に記載の電気光学装置。
3. 前記記憶回路の前記境界領域に、前記第２記憶領域のサイズを指定する第２サイズデータが格納され、
   前記制御回路は、前記第２サイズデータに基づいて前記複数の第２制御データの最後を認識する
   請求項１または請求項２に記載の電気光学装置。
4. 前記記憶回路のうち最後の制御データに後続する記憶領域には終了コードが格納され、
   前記制御回路は、前記終了コードに基づいて制御データの終了を認識する
   請求項１から請求項３の何れかに記載の電気光学装置。
5. 前記記憶回路よりも高速にデータを転送する揮発性記憶回路を具備し、
   前記制御回路は、前記記憶回路から前記揮発性記憶回路に転送した制御データに基づいて前記駆動回路の動作を制御する
   請求項１から請求項４の何れかに記載の電気光学装置。
6. 請求項１から請求項５の何れかに記載の電気光学装置を具備する電子機器。
7. 請求項１から請求項５の何れかに記載の電気光学装置と、
   前記各電気光学素子からの出射光の照射によって露光面に潜像が形成される像担持体と、
   前記像担持体の潜像に対する現像剤の付加によって顕像を形成する現像器と
   を具備する画像形成装置。
   

Images