JP4385952B2 - 電気光学装置、その駆動回路および電子機器 - Google Patents

Description

本発明は、ＯＬＥＤ（Organic Light Emitting Diode）素子などの電気光学素子を制御する技術に関する。

複数の電気光学素子を備えた電気光学装置が従来から広く普及している。各電気光学素子は、複数のデータ線の何れかに対応して配置され、このデータ線に印加される電圧に応じて階調が制御される。各データ線はこれに対応するように配置されたスイッチング素子を介して信号線に共通に接続される。この信号線には、所定の周期にて何れかの電気光学素子の階調に応じた電圧となる階調信号が供給される。そして、所定の期間（以下「サンプリング期間」という）ごとに順番にアクティブレベルとなるパルス信号（以下「サンプリングパルス」という）によって各スイッチング素子が順次にオン状態となって階調信号が各データ線に分配され、この結果として各データ線の電圧は階調信号に応じた電圧となる。

この構成において、階調信号がひとつの電気光学素子の階調に応じたレベルを維持する期間と、この階調信号に対する各サンプリング期間とが時間軸上において完全に合致していれば、各データ線に対して所期の電圧を印加することができる。しかしながら、信号線における電圧降下や波形鈍りといった種々の理由により、階調信号がサンプリング期間に対して遅延する場合がある。この場合、ひとつのサンプリング期間内にて階調信号のレベルが変動することになるから、各データ線に対して所期の電圧を印加することができず、この結果として各データ線に沿って階調のムラ（いわゆるゴースト）が発生するという問題がある。

この問題を解決するための技術として、例えば特許文献１や特許文献２には、図１８に示されるように、各サンプリングパルスＳＭＰ[j]（ｊは自然数）が間隔Ｄをあけて順番にアクティブレベルとされる構成が開示されている。この構成によれば、各サンプリング期間Ｐsの終点からその直後のサンプリング期間Ｐsの始点まで階調信号は何れのスイッチング素子によってもサンプリングされないから、図１８に「Ｄg（遅延あり）」として示されるように階調信号が遅延したとしても、この遅延量が期間Ｄの時間長の範囲内である限り、階調信号の変動に起因してデータ線の電圧に誤差が発生する事態は防止される。
特開平５−２４１５３６号公報（図１および図２） 特開平９−２１２１３３号公報（図１および図２）

しかしながら、この技術においては、階調信号が実際にデータ線にサンプリングされる時間長を間隔Ｄの分だけ短縮せざるを得ない。したがって、各データ線に対して短い周期にて階調信号を取り込まなければならない場合（例えば、データ線の本数が多い場合）には、各データ線に対して階調信号を充分に取り込むことができず、各電気光学素子の階調を精度よく制御することが困難になるという問題がある。本発明は、このような事情に鑑みてなされたものであり、階調信号が各データ線にサンプリングされる期間を短縮することなくゴーストの発生を防止するという課題の解決を目的とする。

この課題を解決するために、本発明に係る駆動回路（いわゆる水平走査回路）は、各々が順番にアクティブレベルとなる複数のサンプリングパルスを出力するパルス出力回路と、各々にパルス出力回路からサンプリングパルスが供給される複数の単位回路と、各電気光学素子の階調を順次に指定する階調信号が供給される信号線とを具備し、各単位回路は、信号線に供給される階調信号をパルス出力回路からのサンプリングパルスに応じてサンプリングする第１のスイッチング素子（例えば各実施形態におけるトランスミッションゲートＧ1）と、第１のスイッチング素子とデータ線との間に介挿され、当該第１のスイッチング素子によるサンプリングの開始から所定の期間が経過するまでオフ状態となる第２のスイッチング素子（例えば各実施形態におけるトランスミッションゲートＧ2やクロックドインバータ３８）と、第２のスイッチング素子の出力端の電圧を保持する保持容量とを有する。
この構成によれば、第１のスイッチング素子によるサンプリングの開始から所定の期間が経過するまで第２のスイッチング素子がオフ状態とされることによってデータ線に対する階調信号の供給が停止されるから、サンプリング期間に対する階調信号の遅延量が所定の期間内であれば、この遅延に起因したデータ線の電圧の誤差を防止することができる。一方、所定の期間にて第２のスイッチング素子がオフ状態に遷移するとは言っても、その出力端の電圧（すなわちデータ線に印加される電圧またはこれに対応する電圧）は保持容量によってその直前の電圧に保持される。したがって、本発明によれば、各データ線に対して階調信号に応じた電圧を精度よく印加してゴーストの発生を防止することができる。なお、本発明における電気光学素子とは、電気的な作用に応じて透過率や輝度といった光学的な特性が変化する素子である。例えば、ＯＬＥＤ素子のほか、無機ＥＬダイオード素子や発光ダイオード素子、あるいは液晶素子などが本発明の電気光学素子の概念に含まれる。また、本発明における保持容量は、例えば第２のスイッチング素子の出力端子に一端が接続された容量素子（例えば後述する各実施形態におけるキャパシタＣ）である。

本発明の望ましい態様においては、各々に別個の電位が供給される第１および第２の電位供給線と、第１の電位供給線と第２の電位供給線との間に介挿された平滑用容量（例えば図５や図１１に示されるキャパシタＣ1）とが設けられ、保持容量の他端は、平滑用容量の一端に接続される。この構成によれば、保持容量に保持された電圧（さらにはデータ線の電圧）を安定させることができる。この態様において、第２のスイッチング素子とデータ線との間に介挿された出力バッファ（例えば図５に示される出力インバータ３５や図１１に示されるクロックドンイバータ３８）が設けられる場合、第１および第２の電位供給線は、出力バッファに電源電位を供給する配線であることが望ましい。この構成によれば、各単位回路の配線の構成を簡素化することができる。

本発明におけるパルス出力回路は、例えば、各パルス信号がアクティブレベルとなる期間とその次のパルス信号がアクティブレベルとなる期間とが相互に重複するように複数のパルス信号を順次に生成するシフトレジスタと、各々がひとつのパルス信号とその次のパルス信号との論理積をサンプリングパルスとして出力する論理積回路とによって構成される。この構成において、各単位回路の第２のスイッチング素子は、シフトレジスタから出力されるパルス信号によって開閉が制御される。他の態様において、各単位回路は、当該単位回路に入力されるサンプリングパルスと当該単位回路の前段の単位回路に入力されるサンプリングパルスとの論理和に相当する信号を出力する論理和回路（例えば図７や図１３に示されるＯＲ回路３６）を有し、第２のスイッチング素子は、論理和回路から出力される信号によって開閉が制御される。この態様によれば、パルス出力回路の出力の負荷を低減するとともにその近傍の配線の構成が簡素化されるという利点がある。

また、本発明の望ましい態様において、各単位回路は、信号線と第１のスイッチング素子との間に介挿された遅延素子（例えば図９や図１４に示される遅延回路３７）を有し、各単位回路の第２のスイッチング素子は、パルス出力回路から出力されるサンプリングパルスによって開閉が制御される。この態様によれば、各データ線に対して所期の電圧を精度よく印加することができる。

本発明に係る駆動回路は、電気光学装置を駆動するために使用される。この電気光学装置は、複数のデータ線の各々に対応するように配置されて当該データ線の電圧に応じた階調となる複数の電気光学素子と、各々が順番にアクティブレベルとなる複数のサンプリングパルスを出力するパルス出力回路と、各々にパルス出力回路からサンプリングパルスが供給される複数の単位回路と、各電気光学素子の階調を順次に指定する階調信号が供給される信号線とを具備し、各単位回路は、信号線に供給される階調信号をパルス出力回路からのサンプリングパルスに応じてサンプリングする第１のスイッチング素子と、第１のスイッチング素子とデータ線との間に介挿され、当該第１のスイッチング素子によるサンプリングの開始から所定の期間が経過するまでオフ状態となる第２のスイッチング素子と、第２のスイッチング素子の出力端子の電圧を保持する保持容量とを有する。この電気光学装置によっても、本発明に係る駆動回路と同様の作用および効果が奏される。

本発明に係る電気光学装置の望ましい態様において、電気光学素子は、第１の電位を有する第１の電源線（例えば各実施形態における陽極側電源線５１）と該第１の電位とは異なる第２の電位を有する第２の電源線（例えば各実施形態における陰極側電源線５３）との間に介挿され、保持容量は、一端が前記第２のスイッチング素子の出力端に接続されるとともに他端が第１の電源線に接続された第１の容量素子と、一端が前記第２のスイッチング素子の出力端に接続されるとともに他端が第２の電源線に接続された第２の容量素子とを含む。この態様によれば、第１の電源線および第２の電源線の何れかに供給される電位が変動したとしてもデータ線の電圧を安定的に維持することができる。

なお、本発明における保持容量の一例は第２のスイッチング素子の出力端子に接続された容量素子であるが、この保持容量は他の要素から独立して設けられた素子である必要はない。例えば、各々が電気光学素子を有する複数の画素回路を具備し、各画素回路は、データ線を介してゲート電極に印加された電圧に応じて電気光学素子に印加される電圧を制御するトランジスタを含む構成においては、トランジスタのゲート容量（図１０ないし図１４に示されるゲート容量Ｃg）が保持容量として使用される。この態様によれば、保持容量が独立した素子とされた構成と比較して回路規模を縮小することが可能となる。

本発明に係る電気光学装置は各種の電子機器に利用される。例えば、光線の照射によって画像が形成される感光体を備えた画像形成装置において、感光体に光線を照射するヘッド部（ラインヘッド）として利用される。このような画像形成装置としては、プリンタやコピー機、あるいはこれらの機能を併せ持つ複合機がある。この種の画像形成装置には、複数の電気光学素子が線状に配列された電気光学装置が好適である。また、本発明に係る電気光学装置は、携帯電話機やパーソナルコンピュータといった各種の電子機器の表示デバイスとしても利用される。これらの電子機器には、複数の電気光学素子がマトリクス状に配列された電気光学装置が好適である。すなわち、この電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して配置された電気光学素子と、複数の走査線の各々を順次に選択する垂直走査回路と、この垂直走査回路が何れかの走査線を選択しているときに各データ線に階調信号に応じた電圧を印加する水平走査回路とを具備し、本発明に係る電気光学装置が水平走査回路として使用される。

＜Ａ−１：第１実施形態＞
まず、画像形成装置（例えばプリンタ）のヘッド部に採用される電気光学装置の形態を説明する。図１は、この電気光学装置の構成を示す回路図である。同図に示されるように、電気光学装置Ｄ1は、画素部１０とパルス出力回路２０とデータ出力制御回路３０とを有する。画素部１０は、ライン型の光ヘッドとして利用される部分であり、各々がＯＬＥＤ素子１５を含むｎ個の画素回路Ｐが一列に配列された構成となっている。各画素回路Ｐは、ＯＬＥＤ素子１５の点灯および消灯を制御するための回路であり、画素回路Ｐの配列と直交するように形成されたデータ線４５に接続される。なお、図１においては第（ｊ−１）列目から第（ｊ＋１）列目の要素のみが図示されているが、その他の各列に関わる要素も同様の構成である（ｊは２≦ｊ≦ｎ−１を満たす自然数）。

各画素回路Ｐは、ソース電極が陽極側電源線５１に接続されたｐチャネル型のトランジスタ１１と、ソース電極が陰極側電源線５３に接続されたｎチャネル型のトランジスタ１２とを含む。各トランジスタ１１，１２のドレイン電極は相互に接続され、各々のゲート電極はデータ線４５に対して共通に接続される。ＯＬＥＤ素子１５は、その陽極がトランジスタ１２のドレイン電極に接続されるとともに陰極がトランジスタ１２のソース電極に接続される。陽極側電源線５１には電源回路（図示略）によって生成された発光用電源電位ＶHHelが供給され、陰極側電源線５３には発光用電源電位ＶHHelよりも低い発光用電源電位ＶLLelが電源回路から供給される。この構成において、データ線４５の電圧Ｄout（Ｄout[1]、Ｄout[2]、……、Ｄout[n]がトランジスタ１１をオン状態とするローレベルになると、陽極側電源線５１からＯＬＥＤ素子１５を介して陰極側電源線５３に電流が流れ、これによってＯＬＥＤ素子１５は発光する。一方、データ線４５の電圧Ｄoutがトランジスタ１２をオン状態とするハイレベルであれば、トランジスタ１１がオフ状態となってＯＬＥＤ素子１５への電流の供給が停止されるから、ＯＬＥＤ素子１５は消灯する。このようにＯＬＥＤ素子１５の階調（発光および消灯）はデータ線４５の電圧Ｄoutに応じて制御される。

パルス出力回路２０およびデータ出力制御回路３０は、信号線４０に供給される階調信号Ｄgに応じて各データ線４５の電圧Ｄoutを制御する手段である。この階調信号Ｄgは、各ＯＬＥＤ素子１５の階調をその配列の順番に時分割にて指定する電圧信号である。本実施形態における階調信号Ｄgは、予め定められた単位時間ごとに、ひとつのＯＬＥＤ素子１５の発光を指示するローレベルおよび消灯を指示するハイレベルの何れかとなる。

パルス出力回路２０は、各々が順番にアクティブレベルとなるｎ系統のサンプリングパルスＳＭＰ（ＳＭＰ[1]、ＳＭＰ[2]、……、ＳＭＰ[n]を出力する手段である。第ｊ系統のサンプリングパルスＳＭＰ[j]は、第ｊ段目のＯＬＥＤ素子１５の階調を指定するために階調信号Ｄgを信号線４０から取り込む期間（以下「サンプリング期間」という）を規定する信号である。

図１に示されるように、パルス出力回路２０は、シフトレジスタ２１とｎ個のＡＮＤ回路２２とを有する。シフトレジスタ２１は、データ線４５の総数に相当するｎ個の単位シフト回路（図示せず）を縦続接続して構成され、主走査期間の最初に供給される開始パルスをクロック信号に同期してシフトすることによってｎ系統のパルス信号ＳＲout（ＳＲout[1]、ＳＲout[2]、……、ＳＲout[n]）を順次に出力する。各パルス信号ＳＲoutは、クロック信号の１周期に相当する時間長だけアクティブレベルとなる信号である。また、図２に示されるように、各パルス信号ＳＲout[j]（ｊは１≦ｊ≦ｎを満たす自然数）がアクティブレベルとなる期間と、その次段のパルス信号ＳＲout[j+1]がアクティブレベルとなる期間とは、クロック信号の半周期に相当する時間長だけ重複する。

各ＡＮＤ回路２２は、時間的に前後してアクティブレベルとなる２系統のパルス信号ＳＲoutの論理積を演算してサンプリングパルスＳＭＰ（ＳＭＰ[1]、ＳＭＰ[2]、……、ＳＭＰ[n]）を生成する回路である。例えば、第ｊ段目のＡＮＤ回路２２は、第ｊ番目のパルス信号ＳＲout[j]とその直後の第（ｊ＋１）番目のパルス信号ＳＲout[j+1]との論理積に相当するサンプリングパルスＳＭＰ[j]を出力する。したがって、図２に示されるように、パルス出力回路２０から出力されるｎ系統のサンプリングパルスＳＭＰ[1]ないしＳＭＰ[n]は、各々のアクティブレベルとなる期間が相互に重複することなくサンプリング期間ごとに順番にアクティブレベルとなる。

次に、図１に示されるデータ出力制御回路３０は、各サンプリングパルスＳＭＰ[1]ないしＳＭＰ[n]に基づいて階調信号Ｄgを各データ線４５にサンプリングする手段であり、各々がデータ線４５に対応するｎ個の単位回路Ｕを有する。なお、以下では第ｊ段目の単位回路Ｕの構成を説明するが、他の単位回路Ｕも同様の構成である。

各単位回路ＵはトランスミッションゲートＧ1を有する。総ての単位回路ＵにおけるトランスミッションゲートＧ1の入力端子は信号線４０に対して共通に接続される。第ｊ段目の単位回路ＵのトランスミッションゲートＧ1は、第ｊ段目のＡＮＤ回路２２から出力されるサンプリングパルスＳＭＰ[j]に基づいて階調信号Ｄg（第ｊ段目のＯＬＥＤ素子１５の階調を指定する区間）をサンプリングするスイッチング素子である。すなわち、トランスミッションゲートＧ1は、サンプリングパルスＳＭＰ[j]とその論理レベルをインバータ３２によって反転した信号とがアクティブレベルとなる期間にてオン状態（すなわち出力端子が信号線４０に導通する状態）となる。

トランスミッションゲートＧ1の出力端子にはラッチ回路３４が接続される。このラッチ回路３４は、出力端子Ｎａ[j]がトランスミッションゲートＧ1の出力端子に接続されたクロックドインバータ３４１と、入力端子がクロックドインバータ３４１の出力端子Ｎａ[j]に接続されるとともに出力端子Ｎｂ[j]がクロックドインバータ３４１の入力端子に接続されたインバータ３４２とを有する。クロックドインバータ３４１の各制御端子には、シフトレジスタ２１から出力されたパルス信号ＳＲout[j]とその論理レベルをインバータ３３によって反転させた信号とが供給される。このクロックドインバータ３４１は、パルス信号ＳＲout[j]がアクティブレベル（ハイレベル）を維持する期間にてハイインピーダンス状態となり、パルス信号ＳＲout[j]が非アクティブレベル（ローレベル）を維持する期間においてはインバータとして機能する。したがって、ラッチ回路３４は、トランスミッションゲートＧ1が取り込んだ階調信号Ｄgをパルス信号ＳＲout[j]が非アクティブレベルとなる期間にてラッチして出力端子Ｎｂ[j]に出力する。

ラッチ回路３４の出力端子（すなわちインバータ３４２の出力端子）Ｎｂ[j]にはトランスミッションゲートＧ2の入力端子が接続される。このトランスミッションゲートＧ2は、トランスミッションゲートＧ1とデータ線４５との間に介在し、データ線４５に対する階調信号Ｄg（トランスミッションゲートＧ1が第ｊ列目のＯＬＥＤ素子１５のためにサンプリングした区間）の出力の許否を切り替えるためのスイッチング素子として機能する。このトランスミッションゲートＧ2の各制御端子には、クロックドインバータ３４１と同様に、パルス信号ＳＲout[j]とその論理レベルを反転させた信号とが供給される。このパルス信号ＳＲout[j]が非アクティブレベル（ローレベル）を維持する期間においては、トランスミッションゲートＧ2がオン状態（導通状態）となってデータ線４５に対する階調信号Ｄgの供給が許可される一方、パルス信号ＳＲout[j]がアクティブレベル（ハイレベル）を維持する期間においては、トランスミッションゲートＧ2がオフ状態（非導通状態）となってデータ線４５に対する階調信号Ｄgの供給が停止される。オン状態となったトランスミッションゲートＧ2から出力された階調信号Ｄgは、出力インバータ３５によって論理レベルが反転されたうえで第ｊ列目のデータ線４５に出力される。この出力インバータ３５はデータ出力制御回路３０の出力バッファとして機能する。

図１に示されるように、各単位回路ＵはキャパシタＣを有する。このキャパシタＣは、トランスミッションゲートＧ2の出力端子（出力インバータ３５の入力端子）の電圧を保持するための容量であり、一端がトランスミッションゲートＧ2の出力端子に接続されるとともに他端が接地される。トランスミッションゲートＧ2がオフ状態にあるとき、データ線４５の電圧Ｄout[j]は、その直前にトランスミッションゲートＧ2がオン状態となったときにキャパシタＣに保持された論理レベルを出力インバータ３５によって反転したレベルに保持される。

次に、本実施形態に係る電気光学装置Ｄ1の動作を説明する。ただし、以下では、図２に示されるタイミングＴ1ないしＴ4の各々における第ｊ段目の単位回路Ｕの状態に特に注目し、他の単位回路Ｕの動作の説明は適宜に省略する。なお、タイミングＴ1においてキャパシタＣにハイレベルが保持されている場合（すなわちデータ線４５の電圧Ｄout[j]がローレベルに維持されて第ｊ段目のＯＬＥＤ素子１５が点灯している場合）を想定する。さらに、説明の便宜のために、第ｊ段目を含む奇数段目のＯＬＥＤ素子１５について消灯が指示され、偶数段目のＯＬＥＤ素子１５について点灯が指示されるものとする。したがって、階調信号Ｄgは、図２に示されるように、単位時間（サンプリング期間と同じ時間長の期間）ごとに交互にハイレベルおよびローレベルの一方から他方に切り替わる。

（１）タイミングＴ1
タイミングＴ1においては、シフトレジスタ２１から出力されるパルス信号ＳＲout[j]がローレベルを維持するため、ＡＮＤ回路２２から出力されるサンプリングパルスＳＭＰ[j]もローレベルとなる。したがって、トランスミッションゲートＧ1はオフ状態となり、信号線４０に供給されている階調信号Ｄgは第ｊ段目の単位回路Ｕに取り込まれない。なお、このタイミングＴ1において、ラッチ回路３４のクロックドインバータ３４１はオン状態となってインバータとして機能するとともに、トランスミッションゲートＧ2がオン状態となってラッチ回路３４の出力端子Ｎｂ[j]は出力インバータ３５の入力端子に導通する。

（２）タイミングＴ2
タイミングＴ2においては、パルス信号ＳＲout[j]がハイレベルに遷移する。したがって、ラッチ回路３４のクロックドインバータ３４１がハイインピーダンス状態になるとともに、トランスミッションゲートＧ2がオフ状態となってラッチ回路３４の出力端子Ｎｂ[j]は出力インバータ３５の入力端子から電気的に切り離される。このとき、キャパシタＣに保持される論理レベルはハイレベルに維持されるから、第ｊ列目のデータ線４５の電圧Ｄout[j]はローレベルに維持される。なお、このタイミングＴ2においてパルス信号ＳＲout[j+1]はローレベルに維持されているから、サンプリングパルスＳＭＰ[j]はローレベルに維持されてトランスミッションゲートＧ1はオフ状態を維持する。したがって、信号線４０に供給されている階調信号Ｄgは第ｊ段目の単位回路Ｕに取り込まれない。

（３）タイミングＴ3
タイミングＴ3においては、パルス信号ＳＲout[j]およびパルス信号ＳＲout[j+1]の双方がハイレベルとなるから、これらの論理積であるサンプリングパルスＳＭＰ[j]がハイレベルとなってトランスミッションゲートＧ1はオン状態に遷移する。このサンプリングパルスＳＭＰ[j]がハイレベルとなるサンプリング期間においては、信号線４０に供給される階調信号ＤgがトランスミッションゲートＧ1を介してラッチ回路３４の入力端子Ｎａ[j]に供給される。ただし、ハイレベルのパルス信号ＳＲout[j]によってクロックドインバータ３４１はハイインピーダンス状態となっているから、クロックドインバータ３４１およびインバータ３４２はラッチとしては機能しない。

ここで、階調信号Ｄgが所期のタイミングから遅延していないとすれば、図２に示されるように、この階調信号ＤgはサンプリングパルスＳＭＰ[1]ないしＳＭＰ[n]のレベルが遷移するタイミングにて各ＯＬＥＤ素子１５の階調に応じたレベルに遷移する。しかしながら、階調信号Ｄgには信号線４０における電圧降下や波形の鈍りといった種々の原因によって遅延が生じ得る。本実施形態においては、図２に「Ｄg（遅延あり）」として示されるように、階調信号Ｄgが所期のタイミングよりも時間長Δｄだけ遅延した場合を想定する。このように遅延した階調信号ＤgがトランスミッションゲートＧ1を介して信号線４０から取り込まれるため、サンプリング期間における入力端子Ｎａ[j]の電圧は、図２に示されるように、本来ならば当該サンプリング期間の始点から終点までローレベルに維持されるべきであるにも拘わらず、サンプリング期間の始点から時間長Δｄが経過するまでの期間においてハイレベルとなる。そして、ラッチ回路３４の出力端子Ｎｂ[j]の電圧はサンプリング期間の始点から時間長Δｄが経過するまでの期間においてローレベルとなる。したがって、この出力端子Ｎｂ[j]の論理レベルを出力インバータ３５によって反転したレベルがそのままデータ線４５に印加されるとすれば、本来ならばローレベル（ＯＬＥＤ素子１５を発光させるレベル）に維持されるべきデータ線４５の電圧が時間長Δｄの期間にてハイレベルに遷移し、この結果として当該期間ではＯＬＥＤ素子１５が消灯することになる。この輝度の誤差（ここでは輝度の低下）がゴーストの原因となるのである。

これに対し、本実施形態においては、図２に示されるように、タイミングＴ3においてハイレベルに維持されるパルス信号ＳＲout[j]によってトランスミッションゲートＧ2はオフ状態に維持されているから、トランスミッションゲートＧ1によって取り込まれた階調信号ＤgはトランスミッションゲートＧ2の入力端子までしか到達せずデータ線４５には出力されない。したがって、データ線４５の電圧Ｄout[j]は、その時点でキャパシタＣに保持されているハイレベルを出力インバータ３５によって反転したローレベルに維持され、実際には階調信号Ｄgの遅延に起因して出力端子Ｎｂ[j]の電圧が変動しているにも拘わらずその影響はデータ線４５の電圧に現れない。すなわち、データ線４５の電圧Ｄout[j]は所期のレベル（ここではローレベル）に維持され、この結果としてＯＬＥＤ素子１５はサンプリング期間の始点から終点までにわたって点灯することになる。したがって、階調信号Ｄgの遅延に起因したゴーストは発生しない。

（４）タイミングＴ4
シフトレジスタ２１から出力されるパルス信号ＳＲout[j]がタイミングＴaにてローレベルに遷移すると、クロックドインバータ３４１がオン状態となってインバータとして機能し始めるとともにトランスミッションゲートＧ2がオン状態となってラッチ回路３４の出力端子Ｎｂ[j]が出力インバータ３５の入力端子に導通する。このタイミングＴaにおいてトランスミッションゲートＧ1によって取り込まれていた階調信号Ｄgはラッチ回路３４によってラッチされたうえでトランスミッションゲートＧ2と出力インバータ３５とを介してデータ線４５に出力される。したがって、タイミングＴaの経過後のタイミングＴ4においては、データ線４５の電圧Ｄout[j]は所期の論理レベルであるローレベルに維持され、これによりトランジスタ１１はオン状態となってＯＬＥＤ素子１５が発光する。また、タイミングＴaの経過後には、トランスミッションゲートＧ2の出力端子に接続されたキャパシタＣにラッチ回路３４の出力端子Ｎｂ[j]の論理レベルであるハイレベルが保持される。こうして階調信号Ｄgに応じた論理レベルがキャパシタＣに保持されることにより、タイミングＴ2について説明したように、トランスミッションゲートＧ2（さらにはクロックドインバータ３４１）がオフ状態になってもデータ線４５の電圧Ｄout[j]はローレベルに維持される。なお、タイミングＴaの直後にサンプリングパルスＳＭＰ[j]はローレベルに維持するから、トランスミッションゲートＧ1がオフ状態となってラッチ回路３４に対する階調信号Ｄgのサンプリングは停止される。

以上に説明したように、本実施形態においては、トランスミッションゲートＧ1によるサンプリングの開始から所定の期間が経過するまでトランスミッションゲートＧ2がオフ状態とされることによってデータ線４５に対する階調信号Ｄgの供給が停止されるから、階調信号Ｄgの遅延に起因したデータ線４５の電圧Ｄoutの誤差を防止することができる。さらに、トランスミッションゲートＧ1の出力端子の電圧がキャパシタＣによって保持されるから、トランスミッションゲートＧ1がオフ状態を維持する期間においてもデータ線４５には所期の電圧Ｄoutが印加される。したがって、本実施形態によれば、各データ線４５に対して所期の電圧Ｄoutを精度よく印加してゴーストの発生を防止することができる。

ところで、階調信号Ｄgの遅延がデータ線４５の電圧Ｄoutに影響を与えないようにするための構成としては、図３に示される構成も考えられる。この構成においては、各単位回路ＵのトランスミッションゲートＧ2の後段にクロックドインバータ６４１とインバータ６４２とからなるラッチ回路６４が配置される。そして、第ｊ段目の単位回路ＵのトランスミッションゲートＧ2とラッチ回路６４のクロックドインバータ６４１とは、パルス信号ＳＲout[j]とその次段のパルス信号ＳＲout[j+1]との論理和を反転した信号によってオン状態およびオフ状態の一方から他方に制御される。この構成においても、図４に示されるように、トランスミッションゲートＧ1がオン状態となって階調信号Ｄgが取り込まれる期間（ＮＯＲ回路６１の出力端子Ｎｘ[j]がローレベルとなる期間）では、トランスミッションゲートＧ2がオフ状態とされることによって信号線４０とデータ線４５とが電気的に切り離されるとともにその直前にラッチ回路６４にラッチされた階調信号Ｄgがデータ線４５に出力されるから、図１の構成と同様の効果が奏される。しかしながら、図３の構成においては、各単位回路ＵのトランスミッションゲートＧ2の後段にラッチ回路６４が配置されることによってデータ出力制御回路３０の構成の煩雑化（特に配線の引き回しの複雑化）や回路規模の肥大化を避けることができず、これに起因して電気光学装置Ｄ1の歩留まりの低下や製造コストの上昇を招くという問題がある。これに対し、本実施形態においては、トランスミッションゲートＧ2の後段にキャパシタＣと出力インバータ３５を配置すれば足りるから、図３の構成と比較してデータ出力制御回路３０の構成の簡素化や回路規模の縮小が実現され、さらには電気光学装置Ｄ1の歩留まりの低下や製造コストの上昇といった問題も解消することができる。

＜Ａ−２：第１実施形態の変形例＞
次に、第１実施形態を変形した態様について説明する。なお、以下に例示する各態様を適宜に組み合わせてもよい。また、以下の各態様のうち第１実施形態の各部と同様の要素については図１と共通の符号を付してその説明を適宜に省略する。

（１）第１の態様
図５は、第１実施形態を変形した第１の態様に係る電気光学装置Ｄ1の構成を示す回路図である。図１においては、キャパシタＣの一端が接地された構成を例示したが、本態様に係る電気光学装置Ｄ1においては、電源の高位側電位Ｖddが供給される配線（以下「高位側電源線」という）と電源の低位側電位Ｖssが供給される配線（以下「低位側電源線」という）とにわたる配線にキャパシタＣの一端が接続された構成となっている。高位側電位Ｖddおよび低位側電位Ｖssは、パルス出力回路２０やデータ出力制御回路３０の論理回路（特に出力インバータ３５）の電源として利用される。高位側電源線と低位側電源線との間にはキャパシタＣ1が介挿され、一端がトランスミッションゲートＧ2に接続されたキャパシタＣの他端はキャパシタＣ1のうち高位側電源線側（あるいは低位側電源線側であってもよい）の端部に接続されている。

この構成によれば、高位側電源線に供給される高位側電位Ｖddや低位側電源線に供給される低位側電位Ｖssが何らかの原因（例えば他の論理回路における充放電）に起因して変動したとしても、この変動はキャパシタＣ1によって平滑化される。したがって、本態様によれば、各電源線の電位の変動に拘わらずデータ線４５の電圧を安定させることができるという利点がある。さらに、出力インバータ３５に電源を供給する高位側電源線または低位側電源線と、トランスミッションゲートＧ2の出力端子から出力インバータ３５の入力端子に至る配線とを交差させることによってキャパシタＣを形成することができるから、これらの配線とは別個の要素としてキャパシタＣを配置する構成と比較して、データ出力制御回路３０の回路規模を縮小することができる。

なお、ここではキャパシタＣの一端が高位側電源線や低位側電源線に接続された構成を例示したが、これを他の配線に接続した構成も採用される。例えば、陽極側電源線５１と陰極側電源線５３とにキャパシタＣ1を介挿するとともにキャパシタＣの一端を陽極側電源線５１または陰極側電源線５３に接続した構成としてもよい。この構成によれば、ＯＬＥＤ素子１５への電流の供給によって陽極側電源線５１や陰極側電源線５３の電位が変動した場合であってもキャパシタＣの電圧を安定的に維持することができる。

（２）第２の態様
図６は、第１実施形態を変形した第２の態様に係る電気光学装置Ｄ1の構成を示す回路図である。同図に示されるように、本態様における単位回路Ｕは、キャパシタＣaとキャパシタＣbとを有する。キャパシタＣaは、一端がトランスミッションゲートＧ2の出力端子に接続されるとともに他端が陽極側電源線５１に接続された容量であり、キャパシタＣbは、一端がトランスミッションゲートＧ2の出力端子に接続されるとともに他端が陰極側電源線５３に接続された容量である。この構成によれば、陽極側電源線５１に供給される発光用電源電位ＶHHelおよび陰極側電源線５３に供給される発光用電源電位ＶLLelの一方がＯＬＥＤ素子１５の発光に伴って変動したとしても他方は安定的に維持されるから、キャパシタＣaまたはＣbに保持される電圧を安定させることができるという利点がある。また、トランスミッションゲートＧ2から出力インバータ３５に至る配線を陽極側電源線５１および陰極側電源線５３と重ねるという簡易な構成によってキャパシタＣaおよびＣbを構成することができる。

（３）第３の態様
図７は、第１実施形態を変形した第３の態様に係る電気光学装置Ｄ1の構成を示す回路図である。同図に示されるように、本態様においては、各単位回路ＵがＯＲ回路３６を有する。第ｊ段目の単位回路ＵのＯＲ回路３６は、パルス出力回路２０から当該単位回路Ｕに入力されるサンプリングパルスＳＭＰ[j]と、その直前にアクティブレベルとなるサンプリングパルスＳＭＰ[j-1]との論理和に相当する制御信号Ｓc[j]を出力する。各単位回路Ｕにおけるクロックドインバータ３４１およびトランスミッションゲートＧ2は、この制御信号Ｓcによって制御される。制御信号Ｓcは、図８に示されるように、パルス信号ＳＲout[j]と略同一の波形となる。したがって、本態様によっても第１実施形態と同様の作用および効果が奏される。これに加え、本態様においては、シフトレジスタ２１の出力の負荷が低減され、さらにはシフトレジスタ２１の出力端子に関わる配線を簡素化することができるという利点がある。

（４）第４の態様
図９は、第１実施形態を変形した第４の態様に係る電気光学装置Ｄ1の構成を示す回路図である。同図に示されるように、本態様においては、トランスミッションゲートＧ1と信号線４０との間に遅延回路３７が介挿される。この遅延回路３７は、入力端子が信号線４０に接続されたインバータ３７１と出力端子がトランスミッションゲートＧ1の入力端子に接続されたインバータ３７２とが直列に接続された回路である。トランスミッションゲートＧ1がオン状態に遷移すると、信号線４０に供給される階調信号Ｄgは遅延回路３７によって所定の時間長だけ遅延されたうえでラッチ回路３４に入力される。一方、第ｊ段目の単位回路Ｕに含まれるトランスミッションゲートＧ2とラッチ回路３４のクロックドインバータ３４１とは、ＡＮＤ回路２２から出力されたサンプリングパルスＳＭＰ[j]とその論理レベルをインバータ３２によって反転させた信号とによってオン状態およびオフ状態の一方から他方に制御される。

このようにトランスミッションゲートＧ1を制御するためのサンプリングパルスＳＭＰ[j]をトランスミッションゲートＧ2やクロックドインバータ３４１の制御のために兼用することにってデータ出力制御回路３０の構成が簡素化される。さらに、シフトレジスタ２１から出力されるパルス信号ＳＲout[j]はトランスミッションゲートＧ2やクロックドインバータ３４１の制御に使用されないから、第３の態様と同様にシフトレジスタ２１の出力の負荷を低減するとともにその出力端子に関わる配線を簡素化することができる。

ところで、このようにクロックドインバータ３４１をサンプリングパルスＳＭＰ[j]によって制御する構成においては、サンプリングパルスＳＭＰ[j]がローレベルに遷移してクロックドインバータ３４１がオン状態となった瞬間にトランスミッションゲートＧ1によって取り込まれている階調信号Ｄgがクロックドインバータ３４１とトランスミッションゲートＧ2とを介してデータ線４５に出力される場合がある。したがって、階調信号Ｄgの時間軸上における誤差によっては、階調信号Ｄgのうち第ｊ段目以外のＯＬＥＤ素子１５の階調を指定する区間が第ｊ段目のデータ線４５に出力される可能性がある。これに対し、本態様によれば、トランスミッションゲートＧ1を介してラッチ回路３４に取り込まれる階調信号Ｄgが遅延回路３７によって遅延されているから、サンプリングパルスＳＭＰ[j]がアクティブレベルとなってトランスミッションゲートG2が完全にオフ状態となった後の段階で階調信号Ｄgの論理レベルが変動することになる。したがって、各データ線４５に所期の電圧Ｄout[j]を精度よく印加することができるという利点がある。

＜Ｂ−１：第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置の構成を説明する。なお、本実施形態のうち第１実施形態やその変形例と同様の要素については共通の符号を付してその説明を適宜に省略する。

図１０は、本実施形態に係る電気光学装置の構成を示す回路図である。同図に示されるように、この電気光学装置Ｄ2の各単位回路Ｕは、図１に示したトランスミッションゲートＧ2、出力インバータ３５およびキャパシタＣに代えてクロックドインバータ３８を有する。さらに詳述すると、第ｊ段目の単位回路Ｕに含まれるクロックドインバータ３８は、入力端子がラッチ回路３４の出力端子Ｎｂ[j]に接続されるとともに出力端子がデータ線４５に接続される。そして、このクロックドインバータ３８は、シフトレジスタ２１から出力されるパルス信号ＳＲout[j]がハイレベルとなる期間においてオフ状態（ハイインピーダンス状態）となり、パルス信号ＳＲout[j]がローレベルとなる期間においてオン状態となってインバータとして機能する。すなわち、本実施形態におけるクロックドインバータ３８は、第１実施形態におけるトランスミッションゲートＧ2および出力インバータ３５の双方の役割に担うスイッチング素子として機能する。

一方、本実施形態においても、クロックドインバータ３８がオフ状態を維持する期間にてデータ線４５の電圧Ｄout[j]を保持する容量（すなわち図１のキャパシタＣに相当する容量）が必要となる。図１０の構成においては、画素回路Ｐのトランジスタ１１および１２におけるゲート容量Ｃgがデータ線４５の電圧Ｄout[j]を保持するための容量として利用される。すなわち、トランジスタ１１やトランジスタ１２のゲート・ソース間やゲート・ドレイン間にはゲート容量Ｃgが付随する。特に電気光学素子としてＯＬＥＤ素子１５を適用した画素回路Ｐにおいては、このＯＬＥＤ素子１５に充分な電流を供給するためにトランジスタ１１や１２のサイズは大きく、したがって各ゲート容量Ｃgはデータ線４５の電圧Ｄout[j]を保持するために充分な容量を有する。

これらのゲート容量Ｃgには、クロックドインバータ３８がオン状態に遷移したときのデータ線４５の電圧Ｄout[j]が保持され、クロックドインバータ３８がオフ状態を維持する期間においてもデータ線４５の電圧Ｄout[j]をそのままのレベルに維持する。したがって、本実施形態においても第１実施形態と同様の作用および効果が奏される。これに加えて、本実施形態においては、第１実施形態のトランスミッションゲートＧ2および出力インバータ３５の代わりにひとつのクロックドインバータ３８が利用されるから、図１の構成と比較してデータ出力制御回路３０の回路規模を低減することができる。さらに、データ線４５の電圧Ｄout[j]がゲート容量Ｃgによって保持されるから、第１実施形態のキャパシタＣを不要とすることができ、この観点からしてもデータ出力制御回路３０の回路規模を低減することができる。

＜Ｂ−２：第２実施形態の変形例＞
次に、第２実施形態を変形した態様について説明する。なお、以下に例示する各態様を適宜に組み合わせてもよい。また、以下の各態様のうち第１実施形態や第２実施形態の各部と同様の要素については図１や図１０と共通の符号を付してその説明を適宜に省略する。

（１）第１の態様
図１０においてはデータ線４５の電圧Ｄoutをゲート容量Ｃgのみによって保持する構成を例示したが、クロックドインバータ３８の出力端子に第１実施形態と同様のキャパシタＣの一端を接続してもよい。さらに、図５や図６に示した構成を本実施形態に適用してもよい。例えば、図１１に示されるように、電源の高位側電位Ｖddが供給される高位側電源線と低位側電位Ｖssが供給される低位側電源線とを連結する配線にキャパシタＣの一端を接続した構成や、高位側電源線と低位側電源線との間に介挿されたキャパシタＣ1の一端にキャパシタＣの一端を接続した構成も採用される。また、図１２に示されるように、クロックドインバータ３８の出力端子と陽極側電源線５１との間にキャパシタＣaが介挿された構成や、この出力端子と陰極側電源線５３との間にキャパシタＣbが介挿された構成も採用される。これらの態様によれば、データ出力制御回路３０の構成が簡素化されるとともにデータ線４５の電圧Ｄoutを安定的に維持することができる。

（２）第２の態様
図７に示した構成を第２実施形態に適用してもよい。すなわち、図１３に示されるように、パルス信号ＳＲout[j]とその前段のパルス信号ＳＲout[j-1]との論理和に相当する制御信号Ｓc[j]をＯＲ回路３６によって生成し、この制御信号Ｓc[j]がハイレベルである期間にクロックドインバータ３８をオフ状態に遷移させたり、制御信号Ｓc[j]がローレベルである期間にオン状態としてもよい。

（３）第３の態様
図９に示した構成を第２実施形態に適用してもよい。すなわち、図１４に示されるように、トランスミッションゲートＧ1と信号線４０との間に遅延回路３７を介挿するとともに、ＡＮＤ回路２２から出力されるサンプリングパルスＳＭＰ[j]とその論理レベルを反転した信号とによってクロックドインバータ３８を制御する構成としてもよい。

＜Ｃ：電子機器＞
各実施形態に例示した電気光学装置Ｄ（Ｄ1，Ｄ2）は各種の電子機器に使用される。本発明に係る電子機器の一例である画像形成装置の構成を以下に説明する。

図１５は、各実施形態に係る電気光学装置Ｄを利用した画像形成装置の構成を示す縦断側面図である。この画像形成装置は、同様な構成の４個の有機ＥＬアレイ露光ヘッド２０Ｋ、２０Ｃ、２０Ｍ、２０Ｙを、対応する同様な構成である４個の感光体ドラム（像担持体）１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙの露光位置にそれぞれ配置したものであり、タンデム方式の画像形成装置として構成されている。有機ＥＬアレイ露光ヘッド２０Ｋ、２０Ｃ、２０Ｍ、２０Ｙは、各実施形態に係る電気光学装置Ｄの画素部１０によって構成される。

図１５に示すように、この画像形成装置は、駆動ローラ１２１と従動ローラ１３２が設けられており、図示矢印方向へ循環駆動される中間転写ベルト１３０を備えている。この中間転写ベルト１３０に対して所定間隔で配置された４個の像担持体としての外周面に感光層を有する１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙが配置される。符号の後に付加されたＫ、Ｃ、Ｍ、Ｙはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それぞれ黒、シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても同様である。感光体１２０Ｋ、１２０Ｃ、１２０Ｍ、１２０Ｙは、中間転写ベルト１３０の駆動と同期して回転駆動される。

各感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の周囲には、それぞれ感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の外周面を一様に帯電させる帯電手段（コロナ帯電器）２１１（Ｋ、Ｃ、Ｍ、Ｙ）と、この帯電手段２１１（Ｋ、Ｃ、Ｍ、Ｙ）により一様に帯電させられた外周面を感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の回転に同期して順次ライン走査する本発明の上記のような有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）が設けられている。
また、この有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）で形成された静電潜像に現像剤であるトナーを付与して可視像（トナー像）とする現像装置２１４（Ｋ、Ｃ、Ｍ、Ｙ）を有している。

ここで、各有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）は、有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）のアレイ方向が感光体ドラム１２０（Ｋ、Ｃ、Ｍ、Ｙ）の母線に沿うように設置される。そして、各有機ＥＬアレイ露光ヘッド２０（Ｋ、Ｃ、Ｍ、Ｙ）の発光エナルギーピーク波長と、感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の感度ピーク波長とは略一致するように設定されている。

現像装置２１４（Ｋ、Ｃ、Ｍ、Ｙ）は、例えば、現像剤として非磁性一成分トナーを用いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）に接触あるいは押厚させることにより、感光体１２０（Ｋ、Ｃ、Ｍ、Ｙ）の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである。

このような４色の単色トナー像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各トナー像は、中間転写ベルト１３０上に順次一次転写され、中間転写ベルト１３０上で順次重ね合わされてフルカラーとなる。ピックアップローラ２０３によって、給紙カセット２０１から１枚ずつ給送された記録媒体２０２は、二次転写ローラ１３６に送られる。中間転写ベルト１３０上のトナー像は、二次転写ローラ１３６において用紙等の記録媒体２０２に二次転写され、定着部である定着ローラ対１３７を通ることで記録媒体２０２上に定着される。この後、記録媒体２０２は、排紙ローラ対１３８によって、装置上部に形成された排紙トレイ上へ排出される。
このように、図１５の画像形成装置は、書き込み手段として有機ＥＬアレイを用いているので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。

次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図１６は、画像形成装置の縦断側面図である。図１６において、画像形成装置には主要構成部材として、ロータリ構成の現像装置１６１、像担持体として機能する感光体ドラム１６５、有機ＥＬアレイが設けられている露光ヘッド１６７、中間転写ベルト１６９、用紙搬送路１７４、定着器の加熱ローラ１７２、給紙トレイ１７８が設けられている。露光ヘッド１６７は上述した各実施形態に係る電気光学装置Ｄの画素部１０によって構成されている。
現像装置１６１は、現像ロータリ１６１ａが軸１６１ｂを中心として反時計回り方向に回転する。現像ロータリ１６１ａの内部は４分割されており、それぞれイエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の４色の像形成ユニットが設けられている。現像ローラ１６２ａ〜１６２ｄおよびトナー供給ローラ１６３ａ〜１６３ｄは、４色の各像形成ユニットに各々配置されている。また、規制フレード１６４ａ〜１６４ｄによってトナーは所定の厚さに規制される。

感光体ドラム１６５は、帯電器１６８によって帯電され、図示を省略した駆動モータ、例えばステップモータにより現像ローラ１６２ａとは逆方向に駆動される。中間転写ベルト１６９は、従動ローラ１７０ｂと駆動ローラ１７０ａ間に張架されており、駆動ローラ１７０ａが感光体ドラム１６５の駆動モータに連結されて、中間転写ベルトに動力を伝達している。当該駆動モータの駆動により、中間転写ベルト１６９の駆動ローラ１７０ａは感光体ドラム１６５とは逆方向に回動される。
用紙搬送路１７４には、複数の搬送ローラと排紙ローラ対１７６などが設けられており、用紙を搬送する。中間転写ベルト１６９に担持されている片面の画像（トナー像）が、二次転写ローラ１７１の位置で用紙の片面に転写される。二次転写ローラ１７１は、クラッチにより中間転写ベルト１６９に離当接され、クラッチオンで中間転写ベルト１６９に当接されて用紙に画像が転写される。

上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処理がなされる。定着器には、加熱ローラ１７２、加圧ローラ１７３が設けられている。定着処理後の用紙は、排紙ローラ対１７６に引き込まれて矢印Ｆ方向に進行する。この状態から排紙ローラ対１７６が逆方向に回転すると、用紙は方向を反転して両面プリント用搬送路１７５を矢印Ｇ方向に進行する。用紙は、給紙トレイ１７８から、ピックアップローラ１７９によって１枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモークが用いられる。また、中間転写ベルト１６９は色ずれ補正などが必要となるのでステップモータが用いられている。これらの各モータは、図示を省略している制御手段からの信号により制御される。

図の状態で、イエロー（Ｙ）の静電潜像が感光体ドラム１６５に形成され、現像ローラ１６２ａに高電圧が印加されることにより、感光体ドラム１６５にはイエローの画像が形成される。イエローの裏側および表側の画像がすべて中間転写ベルト１６９に担持されると、現像ロータリ１６１ａが９０度回転する。
中間転写ベルト１６９は１回転して感光体ドラム１６５の位置に戻る。次にシアン（Ｃ）の２面の画像が感光体ドラム１６５に形成され、この画像が中間転写ベルト１６９に担持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ１６１の９０度回転、中間転写ベルト１６９への画像担持後の１回転処理が繰り返される。

４色のカラー画像担持には中間転写ベルト１６９は４回転して、その後に更に回転位置が制御されて二次転写ローラ１７１の位置で用紙に画像を転写する。給紙トレイ１７８から給紙された用紙を搬送路１７４で搬送し、二次転写ローラ１７１の位置で用紙の片面にカラー画像を転写する。片面に画像が転写された用紙はのように排紙ローラ対１７６で反転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転写ローラ１７１の位置に搬送されて、他面にカラー画像が転写される。ハウジング１８０には、排気ファン１８１が設けられている。

なお、上述した電気光学装置Ｄを画像読取装置に適用してもよい。この画像読取装置は、対象物に光線を照射する発光部と、対象物によって反射された光線を読み取って画像信号を出力する読み取り部とを備え、上述した電気光学装置Ｄを発光部に用いたことを特徴とする。ここで、発光部が移動して読み取り部が固定であってもよいし、発光部と読み取り部が一体となって移動するもであってもよい。後者の場合には、読み取り部をＴＦＴで構成し、読み取り部と発光部を１枚の基板上に形成してもよい。このような画像読取装置としては、スキャナやバーコードリーダーが該当する。

なお、本発明に係る電気光学装置が適用される電子機器は画像形成装置や画像読取装置に限定されない。例えば、各種の電子機器における表示デバイスとして各実施形態に係る電気光学装置を利用してもよい。このような電子機器としては、パーソナルコンピュータ、携帯電話機、携帯型情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。

ところで、各実施形態においては画素回路Ｐが線状に配列された画素部１０を例示したが、各種の電子機器の表示デバイスとしては多数の画素回路Ｐが面状に配列された電気光学装置が好適に採用される。図１７は、この電気光学装置の構成を示すブロック図である。同図に示されるように、電気光学装置Ｄ3は、垂直走査回路（走査線駆動回路）Ｄyと水平走査回路（データ線駆動回路）Ｄxと表示部１０ａとを有する。水平走査回路Ｄxは、各実施形態に示したパルス出力回路２０とデータ出力制御回路３０とからなる。表示部１０ａには、Ｘ方向に延在して垂直走査回路Ｄyに接続された複数の走査線４３と、Ｙ方向に延在して水平走査回路Ｄxのデータ出力制御回路３０（より具体的には第１実施形態における出力インバータ３５や第２実施形態におけるクロックドインバータ３８）に接続されたｎ本のデータ線４５とが形成される。

走査線４３とデータ線４５との各交差には画素回路Ｐ1が配置される。各画素回路Ｐ1は、ｎチャネル型のトランジスタＴr1と、ｐチャネル型のトランジスタＴr2と、キャパシタＣcと、電気光学素子たるＯＬＥＤ素子１５とを有する。トランジスタＴr1は、ゲート電極が走査線４３に接続されるとともにソース電極がデータ線４５に接続される。トランジスタＴr2は、ゲート電極がトランジスタＴr1のドレイン電極に接続されるとともにソース電極が電源線に接続される。ＯＬＥＤ素子１５は、トランジスタＴr2のドレイン電極に陽極が接続されるとともに陰極が接地される。キャパシタＣcは、一端がトランジスタＴr1のドレイン電極に接続される。

垂直走査回路Ｄyは、複数の走査線４３の各々を順次に選択し、この選択した走査線４３に対してトランジスタＴr1をオン状態とする電圧を印加する。こうして１行分の画素回路ＰのトランジスタＴr1が一斉にオン状態となった期間（水平走査期間）に、水平走査回路Ｄxによって各データ線４５に印加された電圧ＤoutがキャパシタＣcによって保持される。そして、この電圧Ｄoutに応じてトランジスタＴr2がオン状態またはオフ状態とされることによってＯＬＥＤ素子１５に流れる電流が制御される。なお、ここではＯＬＥＤ素子１５の挙動を制御するためのスイッチング素子（トランジスタＴr1およびＴr2）が画素回路Ｐ1に配置されたアクティブマトリクス方式の電気光学装置Ｄ3を例示したが、この種のスイッチング素子を持たないパッシブマトリクス方式の電気光学装置にも本発明は適用される。

＜Ｄ：その他の態様＞
各実施形態においてはＯＬＥＤ素子１５を利用した電気光学装置Ｄ（Ｄ1，Ｄ2，Ｄ3）を例示したが、これ以外の電気光学素子を利用した電気光学装置にも本発明は適用される。例えば、液晶を利用した液晶装置、無機ＥＬ素子を利用した電気光学装置、電界放出ディスプレイ（ＦＥＤ：Field Emission Display）、表面導電型電子放出ディスプレイ（ＳＥＤ：Surface-conduction Electron-emitter Display）、弾道電子放出ディスプレイ（ＢＳＤ：Ballistic electron Surface emitting Display）、あるいは発光ダイオードを利用した表示装置など各種の電気光学装置にも本発明が適用される。

本発明の第１実施形態に係る電気光学装置の構成を示す回路図である。 電気光学装置の動作を示すタイミングチャートである。 ２段のラッチ回路３４、６４を配置した電気光学装置の構成を示す回路図である。 この電気光学装置の動作を示すタイミングチャートである。 第１実施形態の変形例（第１の態様）の構成を示す回路図である。 第１実施形態の変形例（第２の態様）の構成を示す回路図である。 第１実施形態の変形例（第３の態様）の構成を示す回路図である。 第３の態様に係る電気光学装置の動作を示すタイミングチャートである。 第１実施形態の変形例（第４の態様）の構成を示す回路図である。 本発明の第２実施形態に係る電気光学装置の構成を示す回路図である。 第２実施形態の変形例（第１の態様）の構成を示す回路図である。 他の態様に係る電気光学装置の構成を示す回路図である。 第２実施形態の変形例（第２の態様）の構成を示す回路図である。 第２実施形態の変形例（第３の態様）の構成を示す回路図である。 画像形成装置の構成を示す縦断側面図である。 他の態様に係る画像形成装置の構成を示す縦断側面図である。 他の態様に係る電気光学装置の構成を示すブロック図である。 従来の構成における問題点を説明するためのタイミングチャートである。

符号の説明

Ｄ1，Ｄ2，Ｄ3……電気光学装置、１０……画素部、Ｐ，Ｐ1……画素回路、１１，１２……トランジスタ、１５……ＯＬＥＤ素子、２０……パルス出力回路、２１……シフトレジスタ、２２……ＡＮＤ回路、３２，３３，３４２，３７１，３７２……インバータ、３５……出力インバータ、３４……ラッチ回路、３０……データ出力制御回路、４０……信号線、４５……データ線、５１……陽極側電源線、５３……陰極側電源線、Ｇ1……トランスミッションゲート、Ｇ2……トランスミッションゲート、Ｃ，Ｃ1，Ｃa，Ｃb，Ｃc……キャパシタ、３６……ＯＲ回路、３７……遅延回路、３４１，３８……クロックドインバータ。

Claims (13)

1. 複数のデータ線の各々に対応する電気光学素子が発光すべき階調が当該データ線の電圧に応じて制御される電気光学装置を駆動する駆動回路であって、
   各々が順番にアクティブレベルとなる複数のサンプリングパルスを出力するパルス出力回路と、
   前記パルス出力回路から複数のサンプリングパルスが供給される複数の単位回路と、
   各電気光学素子の階調を順次に指定する階調信号が供給される信号線と、を具備し、
   前記複数の単位回路の各々には、前記複数のサンプリングパルスのうち対応する一のサンプリングパルスが供給され、
   前記各単位回路は、
   前記信号線に供給される階調信号を前記パルス出力回路からのサンプリングパルスに応じてサンプリングする第１のスイッチング素子と、
   前記第１のスイッチング素子と前記データ線との間に介挿され、サンプリングされた前記階調信号の前記データ線への出力の許否を切換るために設けられ、前記第１のスイッチング素子によるサンプリングの開始から所定の期間が経過するまでオフ状態となる第２のスイッチング素子と、
   前記第２のスイッチング素子の出力端子の電圧を保持する保持容量と
   を有し、
   前記第２のスイッチング素子がオン状態になることで、前記階調信号に応じた電圧が前記データ線に出力されることを特徴とする駆動回路。
2. 前記保持容量は、前記第２のスイッチング素子の出力端子に一端が接続された容量素子である
   ことを特徴とする請求項１に記載の駆動回路。
3. 各々に別個の電位が供給される第１および第２の電位供給線と、
   前記第１の電位供給線と前記第２の電位供給線との間に介挿された平滑用容量とを具備し、
   前記保持容量の他端は、前記平滑用容量の一端に接続される
   ことを特徴とする請求項２に記載の駆動回路。
4. 前記第２のスイッチング素子と前記データ線との間に介挿された出力バッファを具備し、
   前記第１および第２の電位供給線は、前記出力バッファに電源電位を供給する配線である
   ことを特徴とする請求項３に記載の駆動回路。
5. 前記パルス出力回路は、各パルス信号がアクティブレベルとなる期間とその次のパルス信号がアクティブレベルとなる期間とが相互に重複するように複数のパルス信号を順次に生成するシフトレジスタと、各々がひとつのパルス信号とその次のパルス信号との論理積をサンプリングパルスとして出力する論理積回路とを有し、
   前記各単位回路の第２のスイッチング素子は、前記シフトレジスタから出力されるパルス信号によって開閉が制御される
   ことを特徴とする請求項１に記載の駆動回路。
6. 前記各単位回路は、当該単位回路に入力されるサンプリングパルスと当該単位回路の前段の単位回路に入力されるサンプリングパルスとの論理和に相当する信号を出力する論理和回路を有し、
   前記第２のスイッチング素子は、前記論理和回路から出力される信号によって開閉が制御される
   ことを特徴とする請求項１に記載の駆動回路。
7. 前記各単位回路は、前記信号線と前記第１のスイッチング素子との間に介挿された遅延素子を有し、
   前記各単位回路の第２のスイッチング素子は、前記パルス出力回路から出力されるサンプリングパルスによって開閉が制御される
   ことを特徴とする請求項１に記載の駆動回路。
8. 前記第２のスイッチング素子は、トランスミッションゲートである
   ことを特徴とする請求項１に記載の駆動回路。
9. 前記第２のスイッチング素子は、オフ状態において出力端子がハイインピーダンス状態となり、オン状態においてインバータとして機能するクロックドインバータである
   ことを特徴とする請求項１に記載の駆動回路。
10. 複数のデータ線の各々に対応するように配置されて当該データ線の電圧に応じた階調で発光する複数の電気光学素子と、
    各々が順番にアクティブレベルとなる複数のサンプリングパルスを出力するパルス出力回路と、
    前記パルス出力回路から複数のサンプリングパルスが供給される複数の単位回路と、
    各電気光学素子の階調を順次に指定する階調信号が供給される信号線と、を具備し、
    前記複数の単位回路の各々には、前記複数のサンプリングパルスのうち対応する一のサンプリングパルスが供給され、
    前記各単位回路は、
    前記信号線に供給される階調信号を前記パルス出力回路からのサンプリングパルスに応じてサンプリングする第１のスイッチング素子と、
    前記第１のスイッチング素子と前記データ線との間に介挿され、サンプリングされた前記階調信号の前記データ線への出力の許否を切換るために設けられ、前記第１のスイッチング素子によるサンプリングの開始から所定の期間が経過するまでオフ状態となる第２のスイッチング素子と、
    前記第２のスイッチング素子の出力端子の電圧を保持する保持容量と
    を有し、
    前記第２のスイッチング素子がオン状態になることで、前記階調信号に応じた電圧が前記データ線に出力される
    ことを特徴とする電気光学装置。
11. 前記電気光学素子は、第１の電位を有する第１の電源線と該第１の電位とは異なる第２の電位を有する第２の電源線との間に介挿され、
    前記保持容量は、一端が前記第２のスイッチング素子の出力端に接続されるとともに他端が前記第１の電源線に接続された第１の容量素子と、一端が前記第２のスイッチング素子の出力端に接続されるとともに他端が前記第２の電源線に接続された第２の容量素子とを含む
    ことを特徴とする請求項１０に記載の電気光学装置。
12. 各々が前記電気光学素子を有する複数の画素回路を具備し、
    前記各画素回路は、前記データ線を介してゲート電極に印加された電圧に応じて前記電気光学素子に印加される電圧を制御するトランジスタを含み、
    前記保持容量は、前記トランジスタのゲート容量である
    ことを特徴とする請求項１０に記載の電気光学装置。
13. 請求項１０から請求項１２のうち何れか１項に記載の電気光学装置を具備する電子機器。

Images